一種空調(diào)器及其步進(jìn)電機(jī)驅(qū)動(dòng)電路的制作方法
【專利摘要】本實(shí)用新型屬于電機(jī)驅(qū)動(dòng)【技術(shù)領(lǐng)域】，提供了一種空調(diào)器及其步進(jìn)電機(jī)驅(qū)動(dòng)電路。本實(shí)用新型通過(guò)在具有主控芯片以及一個(gè)或多個(gè)復(fù)合晶體管芯片的步進(jìn)電機(jī)驅(qū)動(dòng)電路中采用移位寄存模塊，移位寄存模塊的一個(gè)或多個(gè)時(shí)鐘控制端、一個(gè)或多個(gè)數(shù)據(jù)輸入端及一個(gè)或多個(gè)鎖存控制端分別連接主控芯片的一個(gè)或多個(gè)時(shí)鐘信號(hào)管腳、一個(gè)或多個(gè)數(shù)據(jù)信號(hào)管腳及一個(gè)或多個(gè)鎖存信號(hào)管腳，由移位寄存模塊根據(jù)主控芯片輸出的時(shí)鐘信號(hào)和鎖存信號(hào)對(duì)主控芯片輸出的數(shù)據(jù)信號(hào)進(jìn)行移位寄存處理后輸出多路驅(qū)動(dòng)信號(hào)以使一個(gè)或多個(gè)復(fù)合晶體管芯片驅(qū)動(dòng)一個(gè)或多個(gè)步進(jìn)電機(jī)進(jìn)行工作，減少了對(duì)主控芯片的管腳資源的占用，在同時(shí)驅(qū)動(dòng)多個(gè)步進(jìn)電機(jī)時(shí)可以有效地提高主控芯片的管腳資源利用率。
【專利說(shuō)明】
【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型屬于電機(jī)驅(qū)動(dòng)【技術(shù)領(lǐng)域】，尤其涉及一種空調(diào)器及其步進(jìn)電機(jī)驅(qū)動(dòng)電 路。 一種空調(diào)器及其步進(jìn)電機(jī)驅(qū)動(dòng)電路

【背景技術(shù)】
[0002] 目前，對(duì)于四相八拍的步進(jìn)電機(jī)，普遍采用復(fù)合晶體管芯片（如ULN2003)對(duì)其實(shí) 現(xiàn)驅(qū)動(dòng)，由一個(gè)復(fù)合晶體管芯片驅(qū)動(dòng)一個(gè)步進(jìn)電機(jī)。以ULN2003驅(qū)動(dòng)步進(jìn)電機(jī)為例，如圖1 所示，IC1為ULN2003芯片，Ml為步進(jìn)電機(jī)，IC1的四個(gè)輸入端IN1?IN4分別對(duì)應(yīng)四個(gè)輸 出端0UT1?0UT4, IC1的四個(gè)輸入端IN1?IN4分別連接主控芯片MCU的四個(gè)驅(qū)動(dòng)信號(hào)輸 出管腳C0NR1?C0NR4, IC1的四個(gè)輸出端0UT1?0UT4分別連接Ml的第二控制端2、第四 控制端4、第三控制端3及第五控制端5，M1的公共端1與IC1的電源端VDD共接于直流電 源VCC，IC1的四個(gè)輸入端IN1?IN4從MCU接收四路驅(qū)動(dòng)信號(hào)，并通過(guò)IC1的四個(gè)輸出端 0UT1?0UT4輸出該四路驅(qū)動(dòng)信號(hào)至M1，該四路驅(qū)動(dòng)信號(hào)按照下表并結(jié)合圖2所示的邏輯 控制圖對(duì)Ml進(jìn)行驅(qū)動(dòng)控制。 控制端標(biāo)號(hào) T拍順序 PI I Ρ2 | Ρ3 | Ρ4 | Ρ5 | Ρ6 | Ρ7 | Ρ8 1__+ + + + + + + +
[0003] 2 - - 3 ___- - -_____ 4 -- -- 一 5 1 - 1 - I -
[0004] 當(dāng)Ml工作于第一拍點(diǎn)Ρ1時(shí)，IC1的第一通道（即ΙΝ1至0UT1的通道）導(dǎo)通，Ml 的第二控制端2獲得驅(qū)動(dòng)信號(hào)（即圖2中的高電平）；當(dāng)Ml工作于第二拍點(diǎn)P2時(shí)，IC1的 第一通道（即IN1至0UT1的通道）和第二通道（即IN2至0UT2的通道）均導(dǎo)通，Ml的第 二控制端2和第四控制端4均獲得驅(qū)動(dòng)信號(hào)；當(dāng)Ml工作于第三拍點(diǎn)P3時(shí)，IC1的第二通道 導(dǎo)通，Ml的第三控制端3獲得驅(qū)動(dòng)信號(hào)；當(dāng)Ml工作于第四拍點(diǎn)P4時(shí)，IC1的第二通道和第 三通道（即IN3至0UT3的通道）均導(dǎo)通，Ml的第三控制端3和第四控制端4均獲得驅(qū)動(dòng) 信號(hào)，如此循環(huán)，使Ml正常工作。
[0005] 從上述內(nèi)容可知，IC1的輸入與輸出是 對(duì)應(yīng)，即需要輸出的驅(qū)動(dòng)信號(hào)的路數(shù)對(duì) 應(yīng)IC1的輸入端與輸出端的對(duì)數(shù)，而IC1的多個(gè)輸入端又是一一對(duì)應(yīng)地分別連接MCU的多 個(gè)驅(qū)動(dòng)信號(hào)輸出管腳，這樣就會(huì)過(guò)多地占用MCU的管腳資源，造成主控芯片的管腳資源利 用率低的問(wèn)題。特別是在需要同時(shí)驅(qū)動(dòng)多個(gè)步進(jìn)電機(jī)工作時(shí)（如圖3所示，以驅(qū)動(dòng)2個(gè)步進(jìn) 電機(jī)為例），MCU需要通過(guò)八個(gè)驅(qū)動(dòng)信號(hào)輸出端（C0NR1?C0NR8)輸出八路驅(qū)動(dòng)信號(hào)至IC1 和IC2以分別驅(qū)動(dòng)Ml和M2,由此可知，這樣會(huì)造成主控芯片的管腳資源愈發(fā)緊缺。
[0006] 綜上所述，現(xiàn)有技術(shù)存在主控芯片的管腳資源利用率低的問(wèn)題。 實(shí)用新型內(nèi)容
[0007] 本實(shí)用新型的目的在于提供一種步進(jìn)電機(jī)驅(qū)動(dòng)電路，旨在解決現(xiàn)有技術(shù)所存在的 主控芯片的管腳資源利用率低的問(wèn)題。
[0008] 本實(shí)用新型是這樣實(shí)現(xiàn)的，一種步進(jìn)電機(jī)驅(qū)動(dòng)電路，包括主控芯片以及一個(gè)或多 個(gè)復(fù)合晶體管芯片，所述一個(gè)或多個(gè)復(fù)合晶體管芯片的多個(gè)輸出端分別一一對(duì)應(yīng)地連接一 個(gè)或多個(gè)步進(jìn)電機(jī)的多個(gè)控制端；
[0009] 所述步進(jìn)電機(jī)驅(qū)動(dòng)電路還包括移位寄存模塊，所述移位寄存模塊的一個(gè)或多個(gè)時(shí) 鐘控制端、一個(gè)或多個(gè)數(shù)據(jù)輸入端及一個(gè)或多個(gè)鎖存控制端分別連接所述主控芯片的一個(gè) 或多個(gè)時(shí)鐘信號(hào)管腳、一個(gè)或多個(gè)數(shù)據(jù)信號(hào)管腳及一個(gè)或多個(gè)鎖存信號(hào)管腳，在對(duì)所述一 個(gè)或多個(gè)步進(jìn)電機(jī)進(jìn)行驅(qū)動(dòng)時(shí)，所述主控芯片輸出一路或多路時(shí)鐘信號(hào)、一路或多路數(shù)據(jù) 信號(hào)及一路或多路鎖存信號(hào)，所述移位寄存模塊根據(jù)所述一路或多路時(shí)鐘信號(hào)和所述一路 或多路鎖存信號(hào)對(duì)所述一路或多路數(shù)據(jù)信號(hào)進(jìn)行移位寄存處理后輸出多路驅(qū)動(dòng)信號(hào)，所述 一個(gè)或多個(gè)復(fù)合晶體管芯片根據(jù)所述多路驅(qū)動(dòng)信號(hào)驅(qū)動(dòng)所述一個(gè)或多個(gè)步進(jìn)電機(jī)進(jìn)行工 作。
[0010] 本實(shí)用新型的另一目的還在于提供一種空調(diào)器，其具有一個(gè)或多個(gè)步進(jìn)電機(jī)，且 還包括上述步進(jìn)電機(jī)驅(qū)動(dòng)電路。
[0011] 本實(shí)用新型通過(guò)在具有主控芯片以及一個(gè)或多個(gè)復(fù)合晶體管芯片的步進(jìn)電機(jī)驅(qū) 動(dòng)電路中采用移位寄存模塊，移位寄存模塊的一個(gè)或多個(gè)時(shí)鐘控制端、一個(gè)或多個(gè)數(shù)據(jù)輸 入端及一個(gè)或多個(gè)鎖存控制端分別連接主控芯片的一個(gè)或多個(gè)時(shí)鐘信號(hào)管腳、一個(gè)或多個(gè) 數(shù)據(jù)信號(hào)管腳及一個(gè)或多個(gè)鎖存信號(hào)管腳，由移位寄存模塊根據(jù)主控芯片輸出的時(shí)鐘信號(hào) 和鎖存信號(hào)對(duì)主控芯片輸出的數(shù)據(jù)信號(hào)進(jìn)行移位寄存處理后輸出多路驅(qū)動(dòng)信號(hào)以使一個(gè) 或多個(gè)復(fù)合晶體管芯片驅(qū)動(dòng)一個(gè)或多個(gè)步進(jìn)電機(jī)進(jìn)行工作，減少了對(duì)主控芯片的管腳資源 的占用，在同時(shí)驅(qū)動(dòng)多個(gè)步進(jìn)電機(jī)時(shí)可以有效地提高主控芯片的管腳資源利用率，解決了 現(xiàn)有技術(shù)所存在的主控芯片的管腳資源利用率低的問(wèn)題。

【專利附圖】

【附圖說(shuō)明】
[0012] 圖1是【背景技術(shù)】涉及的步進(jìn)電機(jī)驅(qū)動(dòng)電路的不意圖；
[0013] 圖2是圖1所示的步進(jìn)電機(jī)驅(qū)動(dòng)電路的邏輯控制圖；
[0014] 圖3是【背景技術(shù)】涉及的另一步進(jìn)電機(jī)驅(qū)動(dòng)電路的不意圖；
[0015] 圖4是本實(shí)用新型實(shí)施例提供的步進(jìn)電機(jī)驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；
[0016] 圖5是本實(shí)用新型實(shí)施例提供的步進(jìn)電機(jī)驅(qū)動(dòng)電路的不例電路結(jié)構(gòu)圖；
[0017] 圖6是本實(shí)用新型另一實(shí)施例提供的步進(jìn)電機(jī)驅(qū)動(dòng)電路的不例電路結(jié)構(gòu)圖；
[0018] 圖7是本實(shí)用新型實(shí)施例提供的步進(jìn)電機(jī)驅(qū)動(dòng)電路的不例電路結(jié)構(gòu)圖；
[0019] 圖8是本實(shí)用新型另一實(shí)施例提供的步進(jìn)電機(jī)驅(qū)動(dòng)電路的不例電路結(jié)構(gòu)圖；
[0020] 圖9是本實(shí)用新型其他實(shí)施例提供的步進(jìn)電機(jī)驅(qū)動(dòng)電路的不例電路結(jié)構(gòu)圖。

【具體實(shí)施方式】
[0021] 為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施 例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋 本實(shí)用新型，并不用于限定本實(shí)用新型。
[0022] 圖4示出了本實(shí)用新型實(shí)施例提供的步進(jìn)電機(jī)驅(qū)動(dòng)電路的示意結(jié)構(gòu)，為了便于說(shuō) 明，僅示出了與本實(shí)用新型相關(guān)的部分，詳述如下：
[0023] 本實(shí)用新型實(shí)施例提供的步進(jìn)電機(jī)驅(qū)動(dòng)電路包括主控芯片MCU以及一個(gè)或多個(gè) 復(fù)合晶體管芯片（IC1或IC1?ICn)，一個(gè)或多個(gè)復(fù)合晶體管芯片（IC1或IC1?ICn)的多 個(gè)輸出端分別--對(duì)應(yīng)地連接一個(gè)或多個(gè)步進(jìn)電機(jī)（Ml或Ml?Μη)的多個(gè)控制端；上述的 復(fù)合晶體管芯片可以是型號(hào)為ULN2003的集成達(dá)林頓管驅(qū)動(dòng)芯片。
[0024] 步進(jìn)電機(jī)驅(qū)動(dòng)電路還包括移位寄存模塊100,移位寄存模塊100的一個(gè)或多個(gè)時(shí) 鐘控制端、一個(gè)或多個(gè)數(shù)據(jù)輸入端及一個(gè)或多個(gè)鎖存控制端分別連接主控芯片MCU的一個(gè) 或多個(gè)時(shí)鐘信號(hào)管腳（CLK1或CLK1?CLKm)、一個(gè)或多個(gè)數(shù)據(jù)信號(hào)管腳（DATA1或DATA1? DATAm)及一個(gè)或多個(gè)鎖存信號(hào)管腳（STR1或STR1?STRm)，在對(duì)步進(jìn)電機(jī)進(jìn)行驅(qū)動(dòng)時(shí)，主 控芯片MCU輸出一個(gè)或多個(gè)時(shí)鐘信號(hào)、一個(gè)或多個(gè)數(shù)據(jù)信號(hào)及一個(gè)或多個(gè)鎖存信號(hào)，移位 寄存模塊100根據(jù)該一個(gè)或多個(gè)時(shí)鐘信號(hào)和一個(gè)或多個(gè)鎖存信號(hào)對(duì)一個(gè)或多個(gè)數(shù)據(jù)信號(hào) 進(jìn)行移位寄存處理后輸出多路驅(qū)動(dòng)信號(hào)，一個(gè)或多個(gè)復(fù)合晶體管芯片（IC1或IC1?ICn) 根據(jù)該多路驅(qū)動(dòng)信號(hào)驅(qū)動(dòng)一個(gè)或多個(gè)步進(jìn)電機(jī)（Ml或Ml?Μη)進(jìn)行工作。
[0025] 其中，移位寄存模塊100包括一個(gè)或多個(gè)移位寄存器。
[0026] 當(dāng)移位寄存模塊100具有一個(gè)時(shí)鐘控制端、一個(gè)數(shù)據(jù)輸入端及一個(gè)鎖存控制端 時(shí)，如圖5所示，移位寄存模塊100的時(shí)鐘控制端、數(shù)據(jù)輸入端及鎖存控制端分別連接主控 芯片MCU的時(shí)鐘信號(hào)管腳CLK1、數(shù)據(jù)信號(hào)管腳DATA1及鎖存信號(hào)管腳STR1 ;此時(shí)，移位寄存 模塊100只包括一個(gè)移位寄存器U1，移位寄存器U1的時(shí)鐘引腳CLOCK、數(shù)據(jù)輸入引腳DATA 及鎖存引腳STROBE分別為移位寄存模塊100的時(shí)鐘控制端、數(shù)據(jù)輸入端及鎖存控制端，移 位寄存器U1的接地引腳GND接電源地Vss，移位寄存器U1的并行輸出使能引腳0E與電源 引腳VDD共接于直流電源VCC，移位寄存器U1的第一串行輸出引腳QS和第二串行輸出引腳 Q'S均空接，移位寄存器U1的第一輸出引腳Q1至第八輸出引腳Q8輸出八路驅(qū)動(dòng)信號(hào)至第 一復(fù)合晶體管芯片IC1和第二復(fù)合晶體管芯片IC2以分別驅(qū)動(dòng)第一步進(jìn)電機(jī)Ml和第二步 進(jìn)電機(jī)M2進(jìn)行工作。
[0027] 在圖5中，移位寄存器U1的第一輸出引腳Q1至第四輸出引腳Q4分別與第一復(fù)合 晶體管芯片IC1的第一輸入端IN1至第四輸入端IN4連接，移位寄存器U1的第五輸出引腳 Q5至第八輸出引腳Q8分別與第二復(fù)合晶體管芯片IC2的第一輸入端IN1至第四輸入端IN4 連接；第一復(fù)合晶體管芯片IC1的第一輸出端0UT1、第二輸出端0UT2、第三輸出端0UT3及 第四輸出端0UT4分別連接第一步進(jìn)電機(jī)Ml的第二控制端2、第四控制端4、第三控制端3 及第五控制端5,第一復(fù)合晶體管芯片IC1的電源端VDD與第一步進(jìn)電機(jī)Ml的公共端1共 接于直流電源VCC，第一復(fù)合晶體管芯片IC1的電源地端VSS接電源地Vss ;第二復(fù)合晶體 管芯片IC2的第一輸出端0UT1、第二輸出端0UT2、第三輸出端0UT3及第四輸出端0UT4分 別連接第二步進(jìn)電機(jī)M2的第二控制端2、第四控制端4、第三控制端3及第五控制端5,第二 復(fù)合晶體管芯片IC2的電源端VDD與第二步進(jìn)電機(jī)M2的公共端1共接于直流電源VCC，第 二復(fù)合晶體管芯片IC2的電源地端VSS接電源地Vss。
[0028] 另外，在本實(shí)用新型另一實(shí)施例中，如圖6所示，移位寄存器U1的第一輸出引腳Q1 至第七輸出引腳Q7分別與第一復(fù)合晶體管芯片IC1的第一輸入端IN1至第七輸入端IN7 連接，移位寄存器U1的第八輸出引腳Q8與第二復(fù)合晶體管芯片IC2的第一輸入端IN1連 接；第一復(fù)合晶體管芯片IC1的第一輸出端0UT1、第二輸出端0UT2、第三輸出端0UT3及第 四輸出端0UT4分別連接第一步進(jìn)電機(jī)Ml的第二控制端2、第四控制端4、第三控制端3及 第五控制端5,第一復(fù)合晶體管芯片IC1的電源端VDD與第一步進(jìn)電機(jī)Ml的公共端1共接 于直流電源VCC，第一復(fù)合晶體管芯片IC1的電源地端VSS接電源地Vss，第一復(fù)合晶體管 芯片IC1的第五輸出端0UT5、第六輸出端0UT6及第七輸出端0UT7分別連接第二步進(jìn)電機(jī) M2的第二控制端2、第四控制端4及第三控制端3,第二復(fù)合晶體管芯片IC2的第一輸出端 0UT1連接第二步進(jìn)電機(jī)M2的第五控制端5,第二復(fù)合晶體管芯片IC2的電源端VDD與第二 步進(jìn)電機(jī)M2的公共端1共接于直流電源VCC，第二復(fù)合晶體管芯片IC2的電源地端VSS接 電源地Vss。
[0029] 在圖5和圖6所不的步進(jìn)電機(jī)驅(qū)動(dòng)電路中，移位寄存器U1具體可以是型號(hào)為 ⑶4094的移位寄存芯片。
[0030] 以下結(jié)合工作原理對(duì)圖5和圖6所示步進(jìn)電機(jī)驅(qū)動(dòng)電路作進(jìn)一步說(shuō)明：
[0031] 例如，移位寄存器U1是型號(hào)為⑶4094的移位寄存芯片，第一復(fù)合晶體管芯片IC1 和第二復(fù)合晶體管芯片IC2是型號(hào)為ULN2003的集成達(dá)林頓管驅(qū)動(dòng)芯片。在對(duì)第一步進(jìn)電 機(jī)Ml和第二步進(jìn)電機(jī)M2進(jìn)行驅(qū)動(dòng)時(shí)，移位寄存器U1的并行輸出使能引腳0E因從直流電源 VDD得電而被設(shè)置成高電平，根據(jù)移位寄存芯片CD4094的屬性，移位寄存器U1在主控芯片 MCU所輸出時(shí)鐘信號(hào)的上升沿被觸發(fā)，每觸發(fā)一次就是對(duì)主控芯片MCU輸出的驅(qū)動(dòng)數(shù)據(jù)進(jìn) 行一次移位，所以在經(jīng)過(guò)8個(gè)時(shí)鐘信號(hào)后即可對(duì)驅(qū)動(dòng)數(shù)據(jù)完成移位；主控芯片MCU每輸出一 次鎖存信號(hào)至移位寄存器U1，則移位寄存器U1內(nèi)部的鎖存功能會(huì)開(kāi)啟一次，并將輸出從暫 存區(qū)傳輸至緩存區(qū)，由于移位寄存器U1的并行輸出使能引腳0E保持高電平，所以移位寄存 器U1每接收到一次鎖存信號(hào)就直接輸出驅(qū)動(dòng)信號(hào)，從而完成一次對(duì)步進(jìn)電機(jī)的驅(qū)動(dòng)控制， 如此循環(huán)，根據(jù)固定頻率的時(shí)鐘信號(hào)對(duì)驅(qū)動(dòng)數(shù)據(jù)進(jìn)行移位寄存處理后輸出相應(yīng)的驅(qū)動(dòng)信號(hào) 至第一復(fù)合晶體管芯片IC1和第二復(fù)合晶體管芯片IC2,以完成對(duì)第一步進(jìn)電機(jī)Ml和第二 步進(jìn)電機(jī)M2的驅(qū)動(dòng)動(dòng)作。因此，通過(guò)主控芯片MCU的三個(gè)管腳（時(shí)鐘信號(hào)管腳CLK1、數(shù)據(jù) 信號(hào)管腳DATA1及鎖存信號(hào)管腳STR1)就能完成現(xiàn)有技術(shù)當(dāng)中需要8個(gè)管腳才能實(shí)現(xiàn)的控 制功能，達(dá)到擴(kuò)展主控芯片MCU的管腳資源的目的，提高了主控芯片MCU的管腳資源的利用 率。
[0032] 當(dāng)移位寄存模塊100具有多個(gè)時(shí)鐘控制端、多個(gè)數(shù)據(jù)輸入端及多個(gè)鎖存控制端 時(shí)，如圖7所示，移位寄存模塊100的多個(gè)時(shí)鐘控制端、多個(gè)數(shù)據(jù)輸入端及多個(gè)鎖存控制端 可分別連接主控芯片MCU的多個(gè)時(shí)鐘信號(hào)管腳（CLK1?CLKm)、數(shù)據(jù)信號(hào)管腳（DATA1? DATAm)及鎖存信號(hào)管腳（STR1?STRm)，此時(shí)，移位寄存模塊100包括m個(gè)移位寄存器 (U1?Um)，m為大于1的正整數(shù)，m個(gè)移位寄存器（U1?Um)的時(shí)鐘引腳CLOCK分別為移 位寄存模塊100的多個(gè)時(shí)鐘控制端，m個(gè)移位寄存器（U1?Um)的鎖存引腳STROBE分別為 移位寄存模塊1〇〇的多個(gè)鎖存控制端，m個(gè)移位寄存器（U1?Um)的的數(shù)據(jù)輸入引腳DATA 分別為移位寄存模塊1〇〇的多個(gè)數(shù)據(jù)輸入端；從第1個(gè)移位寄存器U1至第m個(gè)移位寄存器 Um中，每個(gè)移位寄存器的接地引腳VSS接電源地Vss，每個(gè)移位寄存器的并行輸出使能引腳 0E與電源引腳VCC共接于直流電源VDD，每個(gè)移位寄存器的第一串行輸出引腳QS和第二串 行輸出引腳Q' S均空接，每個(gè)移位寄存器的第一輸出引腳Q1至第八輸出引腳Q8輸出八路 驅(qū)動(dòng)信號(hào)至兩個(gè)復(fù)合晶體管芯片以驅(qū)動(dòng)兩個(gè)步進(jìn)電機(jī)進(jìn)行工作。
[0033] 如圖7所示，上述m個(gè)移位寄存器（U1?Um)中的每個(gè)移位寄存器與復(fù)合晶體管 芯片的連接關(guān)系和工作原理與圖5所示的相同，因此不再贅述。另外，在本實(shí)用新型另一實(shí) 施例中，如圖8所示，上述m個(gè)移位寄存器（U1?Um)中的每個(gè)移位寄存器與復(fù)合晶體管芯 片的連接關(guān)系和工作原理還可以與圖6所示的相同，同樣不再贅述。
[0034] 此外，在本實(shí)用新型其他實(shí)施例中，上述m個(gè)移位寄存器（U1?Um)中的每個(gè)移位 寄存器與復(fù)合晶體管芯片的連接關(guān)系還可以如圖9所示，即對(duì)每個(gè)復(fù)合晶體管芯片的管腳 均得到充分利用，不出現(xiàn)管腳空接的情況，從而提高管腳利用率。
[0035] 在圖7、圖8及圖9所示的步進(jìn)電機(jī)驅(qū)動(dòng)電路中，m個(gè)移位寄存器（U1?Um)具體 可以是型號(hào)為⑶4094的移位寄存芯片。
[0036] 基于圖4至圖9所示的步進(jìn)電機(jī)驅(qū)動(dòng)電路，本實(shí)用新型實(shí)施例還提供了一種空調(diào) 器，其具有一個(gè)或多個(gè)步進(jìn)電機(jī)，且還包括上述的步進(jìn)電機(jī)驅(qū)動(dòng)電路。
[0037] 綜上所述，本實(shí)用新型實(shí)施例通過(guò)在具有主控芯片以及一個(gè)或多個(gè)復(fù)合晶體管芯 片的步進(jìn)電機(jī)驅(qū)動(dòng)電路中采用移位寄存模塊，移位寄存模塊的一個(gè)或多個(gè)時(shí)鐘控制端、一 個(gè)或多個(gè)數(shù)據(jù)輸入端及一個(gè)或多個(gè)鎖存控制端分別連接主控芯片的一個(gè)或多個(gè)時(shí)鐘信號(hào) 管腳、一個(gè)或多個(gè)數(shù)據(jù)信號(hào)管腳及一個(gè)或多個(gè)鎖存信號(hào)管腳，由移位寄存模塊根據(jù)主控芯 片輸出的時(shí)鐘信號(hào)和鎖存信號(hào)對(duì)主控芯片輸出的數(shù)據(jù)信號(hào)進(jìn)行移位寄存處理后輸出多路 驅(qū)動(dòng)信號(hào)以使一個(gè)或多個(gè)復(fù)合晶體管芯片驅(qū)動(dòng)一個(gè)或多個(gè)步進(jìn)電機(jī)進(jìn)行工作，減少了對(duì)主 控芯片的管腳資源的占用，在同時(shí)驅(qū)動(dòng)多個(gè)步進(jìn)電機(jī)時(shí)可以有效地提高主控芯片的管腳資 源利用率，解決了現(xiàn)有技術(shù)所存在的主控芯片的管腳資源利用率低的問(wèn)題。
[0038] 以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本 實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型 的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1. 一種步進(jìn)電機(jī)驅(qū)動(dòng)電路，包括主控芯片以及一個(gè)或多個(gè)復(fù)合晶體管芯片，所述一個(gè) 或多個(gè)復(fù)合晶體管芯片的多個(gè)輸出端分別一一對(duì)應(yīng)地連接一個(gè)或多個(gè)步進(jìn)電機(jī)的多個(gè)控 制端；其特征在于： 所述步進(jìn)電機(jī)驅(qū)動(dòng)電路還包括移位寄存模塊，所述移位寄存模塊的一個(gè)或多個(gè)時(shí)鐘控 制端、一個(gè)或多個(gè)數(shù)據(jù)輸入端及一個(gè)或多個(gè)鎖存控制端分別連接所述主控芯片的一個(gè)或多 個(gè)時(shí)鐘信號(hào)管腳、一個(gè)或多個(gè)數(shù)據(jù)信號(hào)管腳及一個(gè)或多個(gè)鎖存信號(hào)管腳，在對(duì)所述一個(gè)或 多個(gè)步進(jìn)電機(jī)進(jìn)行驅(qū)動(dòng)時(shí)，所述主控芯片輸出一路或多路時(shí)鐘信號(hào)、一路或多路數(shù)據(jù)信號(hào) 及一路或多路鎖存信號(hào)，所述移位寄存模塊根據(jù)所述一路或多路時(shí)鐘信號(hào)和所述一路或多 路鎖存信號(hào)對(duì)所述一路或多路數(shù)據(jù)信號(hào)進(jìn)行移位寄存處理后輸出多路驅(qū)動(dòng)信號(hào)，所述一個(gè) 或多個(gè)復(fù)合晶體管芯片根據(jù)所述多路驅(qū)動(dòng)信號(hào)驅(qū)動(dòng)所述一個(gè)或多個(gè)步進(jìn)電機(jī)進(jìn)行工作。
2. 如權(quán)利要求1所述的步進(jìn)電機(jī)驅(qū)動(dòng)電路，其特征在于，當(dāng)所述移位寄存模塊具有一 個(gè)時(shí)鐘控制端、一個(gè)數(shù)據(jù)輸入端及一個(gè)鎖存控制端時(shí)，所述移位寄存模塊包括一個(gè)移位寄 存器，所述移位寄存器的時(shí)鐘引腳、數(shù)據(jù)輸入引腳及鎖存引腳分別為所述移位寄存模塊的 時(shí)鐘控制端、數(shù)據(jù)輸入端及鎖存控制端，所述移位寄存器的接地引腳接電源地，所述移位寄 存器的并行輸出使能引腳與電源引腳共接于直流電源，所述移位寄存器的第一串行輸出引 腳和第二串行輸出引腳均空接，所述移位寄存器的第一輸出引腳至第八輸出引腳輸出八路 驅(qū)動(dòng)信號(hào)至第一復(fù)合晶體管芯片和第二復(fù)合晶體管芯片以分別驅(qū)動(dòng)第一步進(jìn)電機(jī)和第二 步進(jìn)電機(jī)進(jìn)行工作。
3. 如權(quán)利要求2所述的步進(jìn)電機(jī)驅(qū)動(dòng)電路，其特征在于，所述移位寄存器是型號(hào)為 CD4094的移位寄存芯片；所述第一復(fù)合晶體管芯片和所述第二復(fù)合晶體管芯片是型號(hào)為 ULN2003的集成達(dá)林頓管驅(qū)動(dòng)芯片。
4. 如權(quán)利要求1所述的步進(jìn)電機(jī)驅(qū)動(dòng)電路，其特征在于，當(dāng)所述移位寄存模塊具有多 個(gè)時(shí)鐘控制端、多個(gè)數(shù)據(jù)輸入端及多個(gè)鎖存控制端時(shí)，所述移位寄存模塊包括m個(gè)移位寄 存器，m為大于1的正整數(shù)，所述m個(gè)移位寄存器的時(shí)鐘引腳分別為所述移位寄存模塊的多 個(gè)時(shí)鐘控制端，所述m個(gè)移位寄存器的鎖存引腳分別為所述移位寄存模塊的多個(gè)鎖存控制 端，所述m個(gè)移位寄存器的數(shù)據(jù)輸入引腳分別為所述移位寄存模塊的多個(gè)數(shù)據(jù)輸入端；從 所述第1個(gè)移位寄存器至所述第m個(gè)移位寄存器中，每個(gè)移位寄存器的接地引腳接電源地， 每個(gè)移位寄存器的并行輸出使能引腳與電源引腳共接于直流電源，每個(gè)移位寄存器的第一 串行輸出引腳和第二串行輸出引腳均空接，每個(gè)移位寄存器的第一輸出引腳至第八輸出引 腳輸出八路驅(qū)動(dòng)信號(hào)至兩個(gè)復(fù)合晶體管芯片以驅(qū)動(dòng)兩個(gè)步進(jìn)電機(jī)進(jìn)行工作。
5. 如權(quán)利要求4所述的步進(jìn)電機(jī)驅(qū)動(dòng)電路，其特征在于，所述m個(gè)移位寄存器是型號(hào) 為CD4094的移位寄存芯片；所述復(fù)合晶體管芯片是型號(hào)為ULN2003的集成達(dá)林頓管驅(qū)動(dòng)芯 片。
6. -種空調(diào)器，具有一個(gè)或多個(gè)步進(jìn)電機(jī)，其特征在于，所述空調(diào)器還包括如權(quán)利要求 1至5任一項(xiàng)所述的步進(jìn)電機(jī)驅(qū)動(dòng)電路。
【文檔編號(hào)】H02P8/00GK203911824SQ201420217007
【公開(kāi)日】2014年10月29日 申請(qǐng)日期:2014年4月29日 優(yōu)先權(quán)日:2014年4月29日
【發(fā)明者】余圩錢 申請(qǐng)人:美的集團(tuán)股份有限公司