一種空調(diào)器及其步進(jìn)電機(jī)驅(qū)動電路的制作方法
【專利摘要】本實用新型屬于電機(jī)驅(qū)動【技術(shù)領(lǐng)域】，提供了一種空調(diào)器及其步進(jìn)電機(jī)驅(qū)動電路。本實用新型通過在具有主控芯片以及一個或多個復(fù)合晶體管芯片的步進(jìn)電機(jī)驅(qū)動電路中采用移位寄存模塊，移位寄存模塊的時鐘控制端、數(shù)據(jù)輸入端及鎖存控制端分別連接主控芯片的時鐘信號管腳、數(shù)據(jù)信號管腳及鎖存信號管腳，由移位寄存模塊根據(jù)主控芯片輸出的時鐘信號和鎖存信號對主控芯片輸出的數(shù)據(jù)信號進(jìn)行移位寄存處理后輸出多路驅(qū)動信號以使一個或多個復(fù)合晶體管芯片驅(qū)動一個或多個步進(jìn)電機(jī)進(jìn)行工作，減少了對主控芯片的管腳資源的占用，在同時驅(qū)動多個步進(jìn)電機(jī)時可以有效地提高主控芯片的管腳資源利用率，解決了現(xiàn)有技術(shù)所存在的主控芯片的管腳資源利用率低的問題。
【專利說明】一種空調(diào)器及其步進(jìn)電機(jī)驅(qū)動電路

【技術(shù)領(lǐng)域】
[0001] 本實用新型屬于電機(jī)驅(qū)動【技術(shù)領(lǐng)域】，尤其涉及一種空調(diào)器及其步進(jìn)電機(jī)驅(qū)動電 路。

【背景技術(shù)】
[0002] 目前，對于四相八拍的步進(jìn)電機(jī)，普遍采用復(fù)合晶體管芯片（如ULN2003)對其實 現(xiàn)驅(qū)動，由一個復(fù)合晶體管芯片驅(qū)動一個步進(jìn)電機(jī)。以ULN2003驅(qū)動步進(jìn)電機(jī)為例，如圖1 所示，IC1為ULN2003芯片，Ml為步進(jìn)電機(jī)，IC1的四個輸入端IN1?IN4分別對應(yīng)四個輸 出端0UT1?0UT4, IC1的四個輸入端IN1?IN4分別連接主控芯片MCU的四個驅(qū)動信號輸 出管腳C0NR1?C0NR4, IC1的四個輸出端0UT1?0UT4分別連接Ml的第二控制端2、第四 控制端4、第三控制端3及第五控制端5，M1的公共端1與IC1的電源端VDD共接于直流電 源VCC，IC1的四個輸入端IN1?IN4從MCU接收四路驅(qū)動信號，并通過IC1的四個輸出端 0UT1?0UT4輸出該四路驅(qū)動信號至M1，該四路驅(qū)動信號按照下表并結(jié)合圖2所示的邏輯 控制圖對Ml進(jìn)行驅(qū)動控制。 控制端標(biāo)號 T拍順序 PI I Ρ2 | Ρ3 | Ρ4 | Ρ5 | Ρ6 | Ρ7 | Ρ8 1__+ + + + + + + +
[0003] 2 - - 3 ___- - -_____ 4 -- -- 一 5 1 - 1 - I -
[0004] 當(dāng)Ml工作于第一拍點Ρ1時，IC1的第一通道（即ΙΝ1至0UT1的通道）導(dǎo)通，Ml 的第二控制端2獲得驅(qū)動信號（即圖2中的高電平）；當(dāng)Ml工作于第二拍點P2時，IC1的 第一通道（即IN1至0UT1的通道）和第二通道（即IN2至0UT2的通道）均導(dǎo)通，Ml的第 二控制端2和第四控制端4均獲得驅(qū)動信號；當(dāng)Ml工作于第三拍點P3時，IC1的第二通道 導(dǎo)通，Ml的第三控制端3獲得驅(qū)動信號；當(dāng)Ml工作于第四拍點P4時，IC1的第二通道和第 三通道（即IN3至0UT3的通道）均導(dǎo)通，Ml的第三控制端3和第四控制端4均獲得驅(qū)動 信號，如此循環(huán)，使Ml正常工作。
[0005] 從上述內(nèi)容可知，IC1的輸入與輸出是 對應(yīng)，即需要輸出的驅(qū)動信號的路數(shù)對 應(yīng)IC1的輸入端與輸出端的對數(shù)，而IC1的多個輸入端又是一一對應(yīng)地分別連接MCU的多 個驅(qū)動信號輸出管腳，這樣就會過多地占用MCU的管腳資源，造成主控芯片的管腳資源利 用率低的問題。特別是在需要同時驅(qū)動多個步進(jìn)電機(jī)工作時（如圖3所示，以驅(qū)動2個步進(jìn) 電機(jī)為例），MCU需要通過八個驅(qū)動信號輸出端（C0NR1?C0NR8)輸出八路驅(qū)動信號至IC1 和IC2以分別驅(qū)動Ml和M2,由此可知，這樣會造成主控芯片的管腳資源愈發(fā)緊缺。
[0006] 綜上所述，現(xiàn)有技術(shù)存在主控芯片的管腳資源利用率低的問題。 實用新型內(nèi)容
[0007] 本實用新型的目的在于提供一種步進(jìn)電機(jī)驅(qū)動電路，旨在解決現(xiàn)有技術(shù)所存在的 主控芯片的管腳資源利用率低的問題。
[0008] 本實用新型是這樣實現(xiàn)的，一種步進(jìn)電機(jī)驅(qū)動電路，包括主控芯片以及一個或多 個復(fù)合晶體管芯片，所述一個或多個復(fù)合晶體管芯片的多個輸出端分別一一對應(yīng)地連接一 個或多個步進(jìn)電機(jī)的多個控制端；
[0009] 所述步進(jìn)電機(jī)驅(qū)動電路還包括移位寄存模塊，所述移位寄存模塊的時鐘控制端、 數(shù)據(jù)輸入端及鎖存控制端分別連接所述主控芯片的時鐘信號管腳、數(shù)據(jù)信號管腳及鎖存 信號管腳，在對所述步進(jìn)電機(jī)進(jìn)行驅(qū)動時，所述主控芯片輸出時鐘信號、數(shù)據(jù)信號及鎖存信 號，所述移位寄存模塊根據(jù)所述時鐘信號和所述鎖存信號對所述數(shù)據(jù)信號進(jìn)行移位寄存處 理后輸出多路驅(qū)動信號，所述一個或多個復(fù)合晶體管芯片根據(jù)所述多路驅(qū)動信號驅(qū)動所述 一個或多個步進(jìn)電機(jī)進(jìn)行工作。
[0010] 本實用新型的另一目的還在于提供一種空調(diào)器，其具有一個或多個步進(jìn)電機(jī)，且 還包括上述步進(jìn)電機(jī)驅(qū)動電路。
[0011] 本實用新型通過在具有主控芯片以及一個或多個復(fù)合晶體管芯片的步進(jìn)電機(jī)驅(qū) 動電路中采用移位寄存模塊，移位寄存模塊的時鐘控制端、數(shù)據(jù)輸入端及鎖存控制端分別 連接主控芯片的時鐘信號管腳、數(shù)據(jù)信號管腳及鎖存信號管腳，由移位寄存模塊根據(jù)主控 芯片輸出的時鐘信號和鎖存信號對主控芯片輸出的數(shù)據(jù)信號進(jìn)行移位寄存處理后輸出多 路驅(qū)動信號以使一個或多個復(fù)合晶體管芯片驅(qū)動一個或多個步進(jìn)電機(jī)進(jìn)行工作，減少了對 主控芯片的管腳資源的占用，在同時驅(qū)動多個步進(jìn)電機(jī)時可以有效地提高主控芯片的管腳 資源利用率，解決了現(xiàn)有技術(shù)所存在的主控芯片的管腳資源利用率低的問題。

【專利附圖】

【附圖說明】
[0012] 圖1是【背景技術(shù)】涉及的步進(jìn)電機(jī)驅(qū)動電路的不意圖；
[0013] 圖2是圖1所示的步進(jìn)電機(jī)驅(qū)動電路的邏輯控制圖；
[0014] 圖3是【背景技術(shù)】涉及的另一步進(jìn)電機(jī)驅(qū)動電路的不意圖；
[0015] 圖4是本實用新型實施例提供的步進(jìn)電機(jī)驅(qū)動電路的結(jié)構(gòu)示意圖；
[0016] 圖5是本實用新型實施例提供的步進(jìn)電機(jī)驅(qū)動電路的不例電路結(jié)構(gòu)圖；
[0017] 圖6是本實用新型另一實施例提供的步進(jìn)電機(jī)驅(qū)動電路的不例電路結(jié)構(gòu)圖；
[0018] 圖7是本實用新型實施例提供的步進(jìn)電機(jī)驅(qū)動電路的不例電路結(jié)構(gòu)圖；
[0019] 圖8是本實用新型另一實施例提供的步進(jìn)電機(jī)驅(qū)動電路的不例電路結(jié)構(gòu)圖；
[0020] 圖9是本實用新型其他實施例提供的步進(jìn)電機(jī)驅(qū)動電路的不例電路結(jié)構(gòu)圖。

【具體實施方式】
[0021] 為了使本實用新型的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施 例，對本實用新型進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋 本實用新型，并不用于限定本實用新型。
[0022] 圖4示出了本實用新型實施例提供的步進(jìn)電機(jī)驅(qū)動電路的示意結(jié)構(gòu)，為了便于說 明，僅示出了與本實用新型相關(guān)的部分，詳述如下：
[0023] 本實用新型實施例提供的步進(jìn)電機(jī)驅(qū)動電路包括主控芯片MCU以及一個或多個 復(fù)合晶體管芯片（IC1或IC1?ICn)，一個或多個復(fù)合晶體管芯片（IC1或IC1?ICn)的多 個輸出端分別--對應(yīng)地連接一個或多個步進(jìn)電機(jī)（Ml或Ml?Μη)的多個控制端；上述的 復(fù)合晶體管芯片可以是型號為ULN2003的集成達(dá)林頓管驅(qū)動芯片。
[0024] 步進(jìn)電機(jī)驅(qū)動電路還包括移位寄存模塊100,移位寄存模塊100的時鐘控制端、數(shù) 據(jù)輸入端及鎖存控制端分別連接主控芯片MCU的時鐘信號管腳CLK、數(shù)據(jù)信號管腳DATA及 鎖存信號管腳STR，在對步進(jìn)電機(jī)進(jìn)行驅(qū)動時，主控芯片MCU輸出時鐘信號、數(shù)據(jù)信號及鎖 存信號，移位寄存模塊1〇〇根據(jù)該時鐘信號和鎖存信號對數(shù)據(jù)信號進(jìn)行移位寄存處理后輸 出多路驅(qū)動信號，一個或多個復(fù)合晶體管芯片（IC1或IC1?ICn)根據(jù)該多路驅(qū)動信號驅(qū) 動一個或多個步進(jìn)電機(jī)（Ml或Ml?Μη)進(jìn)行工作。
[0025] 其中，移位寄存模塊100包括一個或多個移位寄存器，當(dāng)移位寄存模塊100包括多 個移位寄存器時，該多個移位寄存器以級聯(lián)方式連接。
[0026] 如圖5所示，移位寄存模塊100只包括一個移位寄存器U1，移位寄存器U1的時鐘 引腳CLOCK、數(shù)據(jù)輸入引腳DATA及鎖存引腳STROBE分別為移位寄存模塊100的時鐘控制 端、數(shù)據(jù)輸入端及鎖存控制端，移位寄存器U1的接地引腳GND接電源地Vss，移位寄存器U1 的并行輸出使能引腳0E與電源引腳VDD共接于直流電源VCC，移位寄存器U1的第一串行輸 出引腳QS和第二串行輸出引腳Q'S均空接，移位寄存器U1的第一輸出引腳Q1至第八輸出 引腳Q8輸出八路驅(qū)動信號至第一復(fù)合晶體管芯片IC1和第二復(fù)合晶體管芯片IC2以分別 驅(qū)動第一步進(jìn)電機(jī)Ml和第二步進(jìn)電機(jī)M2進(jìn)行工作。
[0027] 在圖5中，移位寄存器U1的第一輸出引腳Q1至第四輸出引腳Q4分別與第一復(fù)合 晶體管芯片IC1的第一輸入端IN1至第四輸入端IN4連接，移位寄存器U1的第五輸出引腳 Q5至第八輸出引腳Q8分別與第二復(fù)合晶體管芯片IC2的第一輸入端IN1至第四輸入端IN4 連接；第一復(fù)合晶體管芯片IC1的第一輸出端0UT1、第二輸出端0UT2、第三輸出端0UT3及 第四輸出端0UT4分別連接第一步進(jìn)電機(jī)Ml的第二控制端2、第四控制端4、第三控制端3 及第五控制端5,第一復(fù)合晶體管芯片IC1的電源端VDD與第一步進(jìn)電機(jī)Ml的公共端1共 接于直流電源VCC，第一復(fù)合晶體管芯片IC1的電源地端VSS接電源地Vss ;第二復(fù)合晶體 管芯片IC2的第一輸出端0UT1、第二輸出端0UT2、第三輸出端0UT3及第四輸出端0UT4分 別連接第二步進(jìn)電機(jī)M2的第二控制端2、第四控制端4、第三控制端3及第五控制端5,第二 復(fù)合晶體管芯片IC2的電源端VDD與第二步進(jìn)電機(jī)M2的公共端1共接于直流電源VCC，第 二復(fù)合晶體管芯片IC2的電源地端VSS接電源地Vss。
[0028] 另外，在本實用新型另一實施例中，如圖6所示，移位寄存器U1的第一輸出引腳Q1 至第七輸出引腳Q7分別與第一復(fù)合晶體管芯片IC1的第一輸入端IN1至第七輸入端IN7 連接，移位寄存器U1的第八輸出引腳Q8與第二復(fù)合晶體管芯片IC2的第一輸入端IN1連 接；第一復(fù)合晶體管芯片IC1的第一輸出端0UT1、第二輸出端0UT2、第三輸出端0UT3及第 四輸出端0UT4分別連接第一步進(jìn)電機(jī)Ml的第二控制端2、第四控制端4、第三控制端3及 第五控制端5,第一復(fù)合晶體管芯片IC1的電源端VDD與第一步進(jìn)電機(jī)Ml的公共端1共接 于直流電源VCC，第一復(fù)合晶體管芯片IC1的電源地端VSS接電源地Vss，第一復(fù)合晶體管 芯片IC1的第五輸出端0UT5、第六輸出端0UT6及第七輸出端0UT7分別連接第二步進(jìn)電機(jī) M2的第二控制端2、第四控制端4及第三控制端3,第二復(fù)合晶體管芯片IC2的第一輸出端 0UT1連接第二步進(jìn)電機(jī)M2的第五控制端5,第二復(fù)合晶體管芯片IC2的電源端VDD與第二 步進(jìn)電機(jī)M2的公共端1共接于直流電源VCC，第二復(fù)合晶體管芯片IC2的電源地端VSS接 電源地Vss。
[0029] 在圖5和圖6所不的步進(jìn)電機(jī)驅(qū)動電路中，移位寄存器U1具體可以是型號為 ⑶4094的移位寄存芯片。
[0030] 以下結(jié)合工作原理對圖5和圖6所示步進(jìn)電機(jī)驅(qū)動電路作進(jìn)一步說明：
[0031] 例如，移位寄存器U1是型號為⑶4094的移位寄存芯片，第一復(fù)合晶體管芯片IC1 和第二復(fù)合晶體管芯片IC2是型號為ULN2003的集成達(dá)林頓管驅(qū)動芯片。在對第一步進(jìn)電 機(jī)Ml和第二步進(jìn)電機(jī)M2進(jìn)行驅(qū)動時，移位寄存器U1的并行輸出使能引腳0E因從直流電源 VDD得電而被設(shè)置成高電平，根據(jù)移位寄存芯片CD4094的屬性，移位寄存器U1在主控芯片 MCU所輸出時鐘信號的上升沿被觸發(fā)，每觸發(fā)一次就是對主控芯片MCU輸出的驅(qū)動數(shù)據(jù)進(jìn) 行一次移位，所以在經(jīng)過8個時鐘信號后即可對驅(qū)動數(shù)據(jù)完成移位；主控芯片MCU每輸出一 次鎖存信號至移位寄存器U1，則移位寄存器U1內(nèi)部的鎖存功能會開啟一次，并將輸出從暫 存區(qū)傳輸至緩存區(qū)，由于移位寄存器U1的并行輸出使能引腳0E保持高電平，所以移位寄存 器U1每接收到一次鎖存信號就直接輸出驅(qū)動信號，從而完成一次對步進(jìn)電機(jī)的驅(qū)動控制， 如此循環(huán)，根據(jù)固定頻率的時鐘信號對驅(qū)動數(shù)據(jù)進(jìn)行移位寄存處理后輸出相應(yīng)的驅(qū)動信號 至第一復(fù)合晶體管芯片IC1和第二復(fù)合晶體管芯片IC2,以完成對第一步進(jìn)電機(jī)Ml和第二 步進(jìn)電機(jī)M2的驅(qū)動動作。因此，通過主控芯片MCU的三個管腳（時鐘信號管腳CLK、數(shù)據(jù)信 號管腳DATA及鎖存信號管腳STR)就能完成現(xiàn)有技術(shù)當(dāng)中需要8個管腳才能實現(xiàn)的控制功 能，達(dá)到擴(kuò)展主控芯片MCU的管腳資源的目的，提高了主控芯片MCU的管腳資源的利用率。
[0032] 當(dāng)移位寄存模塊100包括多個移位寄存器時，如圖7所示，移位寄存模塊100包括 m個移位寄存器（U1?Um)，m為大于1的正整數(shù)，m個移位寄存器（U1?Um)的時鐘引腳 CLOCK共接所形成的共接點為移位寄存模塊100的時鐘控制端，m個移位寄存器（U1?Um) 的鎖存引腳STROBE共接所形成的共接點為移位寄存模塊100的鎖存控制端，第1個移位寄 存器U1的數(shù)據(jù)輸入引腳DATA為移位寄存模塊100的數(shù)據(jù)輸入端；從第2個移位寄存器U2 開始，按照第2個移位寄存器U2的數(shù)據(jù)輸入引腳DATA連接第1個移位寄存器U1的第一串 行輸出引腳QS的方式依次逐級連接至第m個移位寄存器Um ;從第1個移位寄存器U1至第 m個移位寄存器Um中，每個移位寄存器的接地引腳VSS接電源地Vss，每個移位寄存器的并 行輸出使能引腳0E與電源引腳VCC共接于直流電源VDD，每個移位寄存器的第二串行輸出 引腳Q'S空接，第m個移位寄存器Um的第一串行輸出引腳QS空接，每個移位寄存器的第一 輸出引腳Q1至第八輸出引腳Q8輸出八路驅(qū)動信號至兩個復(fù)合晶體管芯片以驅(qū)動兩個步進(jìn) 電機(jī)進(jìn)行工作。
[0033] 如圖7所示，上述m個移位寄存器（U1?Um)中的每個移位寄存器與復(fù)合晶體管 芯片的連接關(guān)系和工作原理與圖5所示的相同，因此不再贅述。另外，在本實用新型另一實 施例中，如圖8所示，上述m個移位寄存器（U1?Um)中的每個移位寄存器與復(fù)合晶體管芯 片的連接關(guān)系和工作原理還可以與圖6所示的相同，同樣不再贅述。
[0034] 此外，在本實用新型其他實施例中，上述m個移位寄存器（U1?Um)中的每個移位 寄存器與復(fù)合晶體管芯片的連接關(guān)系還可以如圖9所示，即對每個復(fù)合晶體管芯片的管腳 均得到充分利用，不出現(xiàn)管腳空接的情況，從而提高管腳利用率。
[0035] 在圖7、圖8及圖9所示的步進(jìn)電機(jī)驅(qū)動電路中，m個移位寄存器（U1?Um)具體 可以是型號為⑶4094的移位寄存芯片。
[0036] 基于圖4至圖9所示的步進(jìn)電機(jī)驅(qū)動電路，本實用新型實施例還提供了一種空調(diào) 器，其具有一個或多個步進(jìn)電機(jī)，且還包括上述的步進(jìn)電機(jī)驅(qū)動電路。
[0037] 綜上所述，本實用新型實施例通過在具有主控芯片以及一個或多個復(fù)合晶體管芯 片的步進(jìn)電機(jī)驅(qū)動電路中采用移位寄存模塊，移位寄存模塊的時鐘控制端、數(shù)據(jù)輸入端及 鎖存控制端分別連接主控芯片的時鐘信號管腳、數(shù)據(jù)信號管腳及鎖存信號管腳，由移位寄 存模塊根據(jù)主控芯片輸出的時鐘信號和鎖存信號對主控芯片輸出的數(shù)據(jù)信號進(jìn)行移位寄 存處理后輸出多路驅(qū)動信號以使一個或多個復(fù)合晶體管芯片驅(qū)動一個或多個步進(jìn)電機(jī)進(jìn) 行工作，減少了對主控芯片的管腳資源的占用，在同時驅(qū)動多個步進(jìn)電機(jī)時可以有效地提 高主控芯片的管腳資源利用率，解決了現(xiàn)有技術(shù)所存在的主控芯片的管腳資源利用率低的 問題。
[0038] 以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本 實用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實用新型 的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1. 一種步進(jìn)電機(jī)驅(qū)動電路，包括主控芯片以及一個或多個復(fù)合晶體管芯片，所述一個 或多個復(fù)合晶體管芯片的多個輸出端分別一一對應(yīng)地連接一個或多個步進(jìn)電機(jī)的多個控 制端；其特征在于： 所述步進(jìn)電機(jī)驅(qū)動電路還包括移位寄存模塊，所述移位寄存模塊的時鐘控制端、數(shù)據(jù) 輸入端及鎖存控制端分別連接所述主控芯片的時鐘信號管腳、數(shù)據(jù)信號管腳及鎖存信號管 腳，在對所述步進(jìn)電機(jī)進(jìn)行驅(qū)動時，所述主控芯片輸出時鐘信號、數(shù)據(jù)信號及鎖存信號，所 述移位寄存模塊根據(jù)所述時鐘信號和所述鎖存信號對所述數(shù)據(jù)信號進(jìn)行移位寄存處理后 輸出多路驅(qū)動信號，所述一個或多個復(fù)合晶體管芯片根據(jù)所述多路驅(qū)動信號驅(qū)動所述一個 或多個步進(jìn)電機(jī)進(jìn)行工作。
2. 如權(quán)利要求1所述的步進(jìn)電機(jī)驅(qū)動電路，其特征在于，所述移位寄存模塊包括一個 移位寄存器，所述移位寄存器的時鐘引腳、數(shù)據(jù)輸入引腳及鎖存引腳分別為所述移位寄存 模塊的時鐘控制端、數(shù)據(jù)輸入端及鎖存控制端，所述移位寄存器的接地引腳接電源地，所述 移位寄存器的并行輸出使能引腳與電源引腳共接于直流電源，所述移位寄存器的第一串行 輸出引腳和第二串行輸出引腳均空接，所述移位寄存器的第一輸出引腳至第八輸出引腳輸 出八路驅(qū)動信號至第一復(fù)合晶體管芯片和第二復(fù)合晶體管芯片以分別驅(qū)動第一步進(jìn)電機(jī) 和第二步進(jìn)電機(jī)進(jìn)行工作。
3. 如權(quán)利要求2所述的步進(jìn)電機(jī)驅(qū)動電路，其特征在于，所述移位寄存器是型號為 CD4094的移位寄存芯片；所述第一復(fù)合晶體管芯片和所述第二復(fù)合晶體管芯片是型號為 ULN2003的集成達(dá)林頓管驅(qū)動芯片。
4. 如權(quán)利要求1所述的步進(jìn)電機(jī)驅(qū)動電路，其特征在于，所述移位寄存模塊包括m個移 位寄存器，m為大于1的正整數(shù)，所述m個移位寄存器的時鐘引腳共接所形成的共接點為所 述移位寄存模塊的時鐘控制端，所述m個移位寄存器的鎖存引腳共接所形成的共接點為所 述移位寄存模塊的鎖存控制端，第1個移位寄存器的數(shù)據(jù)輸入引腳為所述移位寄存模塊的 數(shù)據(jù)輸入端；從第2個移位寄存器開始，按照所述第2個移位寄存器的數(shù)據(jù)輸入引腳連接所 述第1個移位寄存器的第一串行輸出引腳的方式依次逐級連接至第m個移位寄存器；從所 述第1個移位寄存器至所述第m個移位寄存器中，每個移位寄存器的接地引腳接電源地，每 個移位寄存器的并行輸出使能引腳與電源引腳共接于直流電源，每個移位寄存器的第二串 行輸出引腳空接，所述第m個移位寄存器的第一串行輸出引腳空接，每個移位寄存器的第 一輸出引腳至第八輸出引腳輸出八路驅(qū)動信號至兩個復(fù)合晶體管芯片以驅(qū)動兩個步進(jìn)電 機(jī)進(jìn)行工作。
5. 如權(quán)利要求4所述的步進(jìn)電機(jī)驅(qū)動電路，其特征在于，所述m個移位寄存器是型號 為CD4094的移位寄存芯片；所述復(fù)合晶體管芯片是型號為ULN2003的集成達(dá)林頓管驅(qū)動芯 片。
6. -種空調(diào)器，具有一個或多個步進(jìn)電機(jī)，其特征在于，所述空調(diào)器還包括如權(quán)利要求 1至5任一項所述的步進(jìn)電機(jī)驅(qū)動電路。
【文檔編號】H02P8/00GK203911825SQ201420217010
【公開日】2014年10月29日 申請日期:2014年4月29日 優(yōu)先權(quán)日:2014年4月29日
【發(fā)明者】余圩錢 申請人:美的集團(tuán)股份有限公司