可降低輸入諧波含量的功率因素校正電路的制作方法
【專利摘要】本實(shí)用新型公開了一種可降低輸入諧波含量的功率因素校正電路，包括PFC芯片、電感、MOS管、二極管、第一電容、第二電容、電阻，其中，功率因素校正電路的輸入端連接所述電感的初級(jí)線圈的一端，所述電感的初級(jí)線圈的另一端通過正向的所述二極管連接功率因素校正電路的輸出端，所述PFC芯片的ZCD引腳通過所述電感的次級(jí)線圈接地，還通過第一電容接地，CS引腳通過所述電阻接地，GD引腳連接所述MOS管的柵極，所述MOS管的漏極連接所述二極管的正極，源極連接所述CS引腳，所述二極管的負(fù)極還通過所述第二電容接地。本實(shí)用新型解決了高電壓輸入時(shí)諧波含量太高的問題，且成本低廉。
【專利說明】
【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型涉及功率因素校正電路【技術(shù)領(lǐng)域】，尤其涉及一種可降低輸入諧波含量 的功率因素校正電路。 可降低輸入諧波含量的功率因素校正電路

【背景技術(shù)】
[0002] 國標(biāo)GB17625. 1-2012規(guī)定，針對(duì)輸入功率大于75W的電器，輸入諧波的總諧波 失真（Total Harmonic Distortion, THD)不得超出15%。諧波產(chǎn)生的根本原因是由于電 力線路呈現(xiàn)一定阻抗，等效為電阻、電容和電感構(gòu)成的無源網(wǎng)絡(luò)，由于非線性負(fù)載產(chǎn)生的 非正弦電流，造成電路中電流和電壓畸變?，F(xiàn)有技術(shù)中，采用零電流偵測(cè)（Zero Current Detector, ZO))控制臨界導(dǎo)電模式的功率因數(shù)校正（Power Factor Correction, PFC)電路， 在高電壓輸入，低負(fù)載輸出的情況下是難以滿足這個(gè)要求。
[0003] 為降低THD，現(xiàn)有技術(shù)采用如下方法：在電源輸入端增加無源LC濾波，如圖1所 示，即在輸入端Vin串聯(lián)差模電感L，在輸入端Vin的零火線間并聯(lián)濾波電容C。通過LC 濾波電路抑制高頻諧波電流分量。但是其主要缺點(diǎn)是成本高，只能對(duì)特定階次的諧波進(jìn)行 濾波補(bǔ)償，同時(shí)受輸出功率影響較大，不能適應(yīng)全功率范圍。因?yàn)長C濾波器的截止頻率為 ^ 1 / = 即當(dāng)諧波頻率高于截止頻率時(shí)可以被濾除，但是當(dāng)諧波頻率低于截止頻率 時(shí)就會(huì)通過。因此如果要將諧波含量盡可能多的濾除，就需要將截止頻率降到很低，那么電 感量L和電容量C都需要做到很大，如此成本會(huì)提高，而且會(huì)導(dǎo)致電源的體積非常大。其次， LC濾波電路是串接在功率回路上的，對(duì)其器件的要求很高，如電感L的線徑，材料的耐壓等 級(jí)等，必然再次造成成本的大幅上升。再次，電感L是有寄生阻抗的，當(dāng)輸出功率較大，輸入 電流增大，電感L會(huì)增加損耗。
[0004] 申請(qǐng)?zhí)枮?01120559192. 1的實(shí)用新型公開了一種功率因素校正電路，包括AC/DC 轉(zhuǎn)換電路、升壓電感、二極管、PFC芯片、第一電阻、第二電阻及電解電容，所述升壓電感包括 第一電感線圈和第二電感線圈，所述AC/DC轉(zhuǎn)換電路輸出端的正極經(jīng)第一電感線圈與二極 管的陽極連接，所述二極管的陰極經(jīng)第一電阻與PFC芯片的FB引腳連接，所述AC/DC轉(zhuǎn)換 電路輸出端的負(fù)極經(jīng)第二電感線圈及第二電阻與PFC芯片的ZCD引腳連接，所述電解電容 連接于二極管的陰極與地之間，該功率因素校正電路還包括電解電容保護(hù)電路，所述電解 電容保護(hù)電路連接于PFC芯片的FB引腳及C0MP引腳之間。該實(shí)用新型主要解決在故障情 況下PFC芯片的FB引腳與ZCD引腳短路時(shí)損壞該電路中的電解電容的問題，并沒有解決輸 入諧波含量較高的問題。 實(shí)用新型內(nèi)容
[0005] 本實(shí)用新型提供了一種功率因素校正電路，其目的在于解決高電壓輸入時(shí)諧波含 量太高的問題，且成本低廉。
[0006] 為解決以上技術(shù)問題，本實(shí)用新型提供了一種可降低輸入諧波含量的功率因素校 正電路，包括PFC芯片、電感、MOS管、二極管、第一電容、第二電容、電阻，其中，功率因素校 正電路的輸入端連接所述電感的初級(jí)線圈的一端，所述電感的初級(jí)線圈的另一端通過正向 的所述二極管連接功率因素校正電路的輸出端，所述PFC芯片的ZCD引腳通過所述電感的 次級(jí)線圈接地，還通過第一電容接地，CS引腳通過所述電阻接地，GD引腳連接所述M0S管的 柵極，所述M0S管的漏極連接所述二極管的正極，源極連接所述CS引腳，所述二極管的負(fù)極 還通過所述第二電容接地。
[0007] 進(jìn)一步的，所述PFC芯片的Z⑶引腳通過所述輸入端與所述電感的初級(jí)線圈的連 接點(diǎn)的異名端接入所述電感的次級(jí)線圈。
[0008] 進(jìn)一步的，所述第一電容為瓷片電容，所述第二電容為電解電容。
[0009] 與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是：本實(shí)用新型在PFC芯片的ZCD引腳連 接一個(gè)容量小且無極性的瓷片電容，從而有效的降低高輸入電壓時(shí)的輸入諧波含量，并且 因?yàn)殡娙萘孔銐蛐∏覠o極性，不影響電路的正常性能。另外，本實(shí)用新型中的瓷片電容是在 控制回路中用于濾波，對(duì)于容量耐壓等要求都很低，因此成本低廉。最后本實(shí)用新型采用的 通過瓷片電容接地的方法，容易實(shí)現(xiàn)，而且實(shí)用性更廣。

【專利附圖】

【附圖說明】
[0010] 為了更清楚地說明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例 或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅 是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還 可以根據(jù)這些附圖獲得其他的附圖。
[0011] 圖1是現(xiàn)有技術(shù)中降低諧波含量的電路的電路圖；
[0012] 圖2是本實(shí)用新型實(shí)施例提供的可降低輸入諧波含量的功率校正因素電路的電 路圖；
[0013] 圖3是現(xiàn)有技術(shù)中高壓輸入時(shí)ZCD引腳電壓的畸變波形示意圖；
[0014] 圖4是圖2所示電路在高壓輸入時(shí)Z⑶引腳電壓的波形示意圖。

【具體實(shí)施方式】
[0015] 下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行 清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的 實(shí)施例。基于本實(shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下 所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0016] 本實(shí)用新型實(shí)施例提供了一種可降低輸入諧波含量的功率因素校正電路，如圖2 所示，包括PFC芯片U1、電感LI、M0S管Q1、二極管D1、第一電容C1、第二電容E1、電阻R1， 其中，功率因素校正電路的輸入端Vin連接所述電感L1的初級(jí)線圈的一端，另一端通過正 向的所述二極管D1連接輸出端Vout，所述PFC芯片U1的Z⑶引腳通過所述電感L1的次 級(jí)線圈接地，還通過第一電容C1接地，CS引腳通過所述電阻R1接地，GD引腳連接所述M0S 管Q1的柵極，所述M0S管Q1的漏極連接所述二極管D1的正極，源極連接所述CS引腳，所 述二極管D1的負(fù)極還通過所述第二電容E1接地。
[0017] 進(jìn)一步的，所述PFC芯片U1的Z⑶引腳通過所述輸入端Vin與所述電感L1的初 級(jí)線圈的連接點(diǎn)的異名端接入所述電感L1的次級(jí)線圈。
[0018] 進(jìn)一步的，所述第一電容C1為瓷片電容，所述第二電容E1為電解電容，為有極性 電容，具體的連接電路中，二極管D1的負(fù)極連接第二電容E1的正極，第二電容E1的負(fù)極接 地。
[0019] 本實(shí)用新型的工作原理為：當(dāng)M0S管Q1導(dǎo)通時(shí)，電感L1的初級(jí)線圈通過電阻R1 接地，導(dǎo)致電感L1的初級(jí)線圈與輸入端Vin的連接點(diǎn)電壓VI高于與M0S管Q1的連接點(diǎn)電 壓V2,電感L1的原邊電流線性上升，電壓V3為低電壓。當(dāng)M0S管Q1關(guān)斷時(shí)，電感L1的原 邊電流線性下降，電壓V3為高電壓，當(dāng)電感L1原邊電流降到零時(shí)，電壓V3也降為零，PFC 芯片U1的Z⑶引腳檢測(cè)到零電壓后，會(huì)通過⑶腳輸出另一個(gè)驅(qū)動(dòng)脈沖，使M0S管Q1再次 導(dǎo)通。因此，電感L1電流下降到零后馬上再次上升，即PFC電路實(shí)現(xiàn)了臨界導(dǎo)通工作模式。 二極管D1的作用是當(dāng)M0S管Q1開通時(shí)防止第二電容E1通過M0S管Q1和電阻R1對(duì)地放 電，流失能量。第二電容E1的作用是給輸出端Vout的輸出電壓進(jìn)行濾波和儲(chǔ)存能量。
[0020] 但是，如果沒有第一電容C1，因?yàn)镸0S管Q1的反復(fù)開通和截止，會(huì)使電壓V3產(chǎn)生 畸變，即ZCD引腳電壓產(chǎn)生畸變，ZCD引腳電壓的波形中會(huì)包含紋波，如圖3所示。電壓V3 與輸出端輸入端電壓差成正比，即V3 = N(Vout-Vin)，其中N為電感L1的初級(jí)線圈和次級(jí) 線圈的匝數(shù)比，那么當(dāng)輸入端Vin電壓較低時(shí)，電壓V3會(huì)較大，幅值也較大，因此較小的紋 波對(duì)于整個(gè)電路幾乎沒有影響。但是當(dāng)輸入端Vin電壓較高時(shí)，電壓V3會(huì)比較小，因此，這 些紋波的電壓下降很可能被Z⑶引腳過早檢測(cè)到，導(dǎo)致PFC芯片U1過早輸出下一個(gè)驅(qū)動(dòng)脈 沖，使M0S管Q1出現(xiàn)二次導(dǎo)通，進(jìn)而導(dǎo)致PFC電路工作不穩(wěn)定，引起輸入電流畸變，諧波含 量增加。
[0021] 因此本實(shí)用新型在Z⑶引腳加入了第一電容C1，當(dāng)M0S管Q1關(guān)斷后，電感L1的次 級(jí)線圈輸出的電流先給第一電容C1充電，因此ZCD引腳電壓上升會(huì)較之前緩慢。因?yàn)榈谝?電容C1足夠小，而且PFC芯片U1主要是檢測(cè)下降電壓，所以這個(gè)變化不影響性能，但是第 一電容C1會(huì)將如圖3的波形在波谷處的畸變電壓過濾。PFC芯片U1沒有檢測(cè)到下降低電 平，因此不會(huì)輸出下一個(gè)驅(qū)動(dòng)脈沖，也不會(huì)使M0S管Q1出現(xiàn)二次導(dǎo)通。從而，糾正了高電壓 輸入時(shí)諧波含量太高的問題。
[0022] 與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是：本實(shí)用新型在PFC芯片的ZCD引腳連 接一個(gè)容量小且無極性的瓷片電容，從而有效的降低高輸入電壓時(shí)的輸入諧波含量，并且 因?yàn)殡娙萘孔銐蛐∏覠o極性，不影響電路的正常性能。另外，本實(shí)用新型中的瓷片電容是在 控制回路中用于濾波，對(duì)于容量耐壓等要求都很低，因此成本低廉。最后本實(shí)用新型采用的 通過瓷片電容接地的方法，容易實(shí)現(xiàn)，而且實(shí)用性更廣。
[0023] 以上所揭露的僅為本實(shí)用新型一種較佳實(shí)施例而已，當(dāng)然不能以此來限定本實(shí)用 新型之權(quán)利范圍，因此依本實(shí)用新型權(quán)利要求所作的等同變化，仍屬本實(shí)用新型所涵蓋的 范圍。
【權(quán)利要求】
1. 一種可降低輸入諧波含量的功率因素校正電路，其特征在于，包括PFC芯片、電感、 MOS管、二極管、第一電容、第二電容、電阻，其中，功率因素校正電路的輸入端連接所述電感 的初級(jí)線圈的一端，所述電感的初級(jí)線圈的另一端通過正向的所述二極管連接功率因素校 正電路的輸出端，所述PFC芯片的ZCD引腳通過所述電感的次級(jí)線圈接地，還通過第一電容 接地，CS引腳通過所述電阻接地，GD引腳連接所述MOS管的柵極，所述MOS管的漏極連接所 述二極管的正極，源極連接所述CS引腳，所述二極管的負(fù)極還通過所述第二電容接地。
2. 如權(quán)利要求1所述的可降低輸入諧波含量的功率因素校正電路，其特征在于，所述 PFC芯片的ZCD引腳通過所述輸入端與所述電感的初級(jí)線圈的連接點(diǎn)的異名端接入所述電 感的次級(jí)線圈。
3. 如權(quán)利要求1所述的可降低輸入諧波含量的功率因素校正電路，其特征在于，所述 第一電容為瓷片電容。
4. 如權(quán)利要求1所述的可降低輸入諧波含量的功率因素校正電路，其特征在于，所述 第二電容為電解電容。
【文檔編號(hào)】H02M1/12GK203896180SQ201420282745
【公開日】2014年10月22日 申請(qǐng)日期:2014年5月29日 優(yōu)先權(quán)日:2014年5月29日
【發(fā)明者】胡鋒, 何文煥 申請(qǐng)人:廣州視源電子科技股份有限公司