一種現(xiàn)場(chǎng)可編程邏輯門陣列的供電電路的制作方法
【專利摘要】本實(shí)用新型提供了一種現(xiàn)場(chǎng)可編程邏輯門陣列的供電電路，其包括三通道降壓型的開關(guān)電源集成電路芯片，所述三通道降壓型的開關(guān)電源集成電路芯片分別包括第一電路、第二電路、第三電路和第四電路。本實(shí)用新型的現(xiàn)場(chǎng)可編程邏輯門陣列的供電電路可以輸出4個(gè)通道的可調(diào)節(jié)電壓，替代四片獨(dú)立的電源轉(zhuǎn)換芯片，相較于多個(gè)電源芯片的FPGA供電電路，此FPGA供電電路故障發(fā)生的風(fēng)險(xiǎn)大大降低；使得PCB板的布局變得簡(jiǎn)潔小巧，從而實(shí)現(xiàn)產(chǎn)品的結(jié)構(gòu)體積大大縮?。粌r(jià)格低于多種電源芯片的FPGA供電電路，節(jié)約了成本。
【專利說明】—種現(xiàn)場(chǎng)可編程邏輯門陣列的供電電路

【技術(shù)領(lǐng)域】
[0001 ] 本實(shí)用新型涉及供電電路，特別涉及一種現(xiàn)場(chǎng)可編程邏輯門陣列的供電電路。

【背景技術(shù)】
[0002]隨著芯片技術(shù)的發(fā)展，應(yīng)用產(chǎn)品的硬件架構(gòu)也跟著發(fā)生很大變化。以FPGA(現(xiàn)場(chǎng)可編程邏輯門陣列)芯片的發(fā)展為例，各行各業(yè)在進(jìn)行產(chǎn)品設(shè)計(jì)時(shí)紛紛采用像FPGA這樣的可重新編程芯片，因其提供了高性能、低成本、強(qiáng)維護(hù)性并且還可以縮短產(chǎn)品上市時(shí)間等很多優(yōu)點(diǎn)。在這些產(chǎn)品的硬件架構(gòu)中使用這種可重新編程芯片作為其主控電路的同時(shí)，也使得產(chǎn)品的電源系統(tǒng)變得較為復(fù)雜。圖1為現(xiàn)有技術(shù)中典型的FPGA供電電路，使用多種電源轉(zhuǎn)換芯片進(jìn)行供電。這樣往往會(huì)帶來一系列問題，首先會(huì)導(dǎo)致PCB(Printed Circuit Board印刷電路板)的布局空間擴(kuò)大化，產(chǎn)品體積不容易縮??；其次過多的芯片數(shù)量將容易受制于芯片供應(yīng)商并且導(dǎo)致設(shè)計(jì)成本的上升，同時(shí)也會(huì)增大故障發(fā)生的風(fēng)險(xiǎn)。另外值得一提的是電源設(shè)計(jì)的質(zhì)量問題。電源在一個(gè)典型系統(tǒng)中擔(dān)當(dāng)著非常重要的角色，從某種程度上，可以看成是系統(tǒng)的心臟。因此，電源系統(tǒng)應(yīng)該得到應(yīng)有的重視。
實(shí)用新型內(nèi)容
[0003]本實(shí)用新型的目的在于提供一種簡(jiǎn)單的FPGA的供電電路，從而實(shí)現(xiàn)使用FPGA作為主控電路的產(chǎn)品的質(zhì)量提升、體積縮小以及成本降低。
[0004]為了實(shí)現(xiàn)上述目的，本實(shí)用新型采用了以下技術(shù)方案:
[0005]一種現(xiàn)場(chǎng)可編程邏輯門陣列的供電電路，其包括:三通道降壓型的開關(guān)電源集成電路芯片，所述三通道降壓型的開關(guān)電源集成電路芯片分別包括第一電路、第二電路和第三電路，所述第一電路中的開關(guān)電源集成電路芯片的引腳SWl通過電感LI連接到電源輸出端口 V0UT1，該引腳SWl還連接二極管Dl的陰極并通過Dl的陽(yáng)極接地，所述第一電路中的開關(guān)電源集成電路芯片的引腳FBl連接電阻Rl并通過電阻Rl連接到電源輸出端口 V0UT1，該引腳FBI還連接電阻R2并通過電阻R2接地，所述第一電路中的電源輸出端口 VOUTI連接電容Cl并通過電容Cl接地；所述第二電路中的開關(guān)電源集成電路芯片的引腳SW2通過電感L2連接到電源輸出端口 V0UT2，該引腳SW2還連接二極管D2的陰極并通過D2的陽(yáng)極接地，所述第二電路中的開關(guān)電源集成電路芯片的引腳FB2連接電阻R3并通過電阻R3連接到電源輸出端口 V0UT2，該引腳FB2還連接電阻R4并通過電阻R4接地，所述第二電路中的電源輸出端口 V0UT2連接電容C2并通過電容C2接地；所述第三電路中的開關(guān)電源集成電路芯片的引腳SW3通過電感L3連接到電源輸出端口 V0UT3，該引腳SW3還連接二極管D3的陰極并通過D3的陽(yáng)極接地，所述第三電路中的開關(guān)電源集成電路芯片的引腳FB3連接電阻R5并通過電阻R5連接到電源輸出端口 V0UT3，該引腳FB3還連接電阻R6并通過電阻R6接地，所述第三電路中的電源輸出端口 V0UT3連接電容C3并通過電容C3接地。
[0006]優(yōu)選的，所述三通道降壓型的開關(guān)電源集成電路芯片還包括第四電路，所述第四電路中的開關(guān)電源集成電路芯片引腳BIAS連接三極管Ql的基極，所述第四電路中的開關(guān)電源集成電路芯片引腳FB4連接電阻R7并通過電阻R7連接三極管Ql的發(fā)射極，該引腳FB4還連接電阻R8并通過電阻R8接地，所述第四電路中的Ql的集電極連接電源輸出端口VOUTl連接電源輸出端口 V0UT4，所述第四電路中的電源輸出端口 V0UT4連接電容C4并通過電容C4接地。
[0007]本實(shí)用新型的現(xiàn)場(chǎng)可編程邏輯門陣列的供電電路可以輸出4個(gè)通道的可調(diào)節(jié)電壓，替代四片獨(dú)立的電源轉(zhuǎn)換芯片，相較于多個(gè)電源芯片的FPGA供電電路，此FPGA供電電路故障發(fā)生的風(fēng)險(xiǎn)大大降低；使得PCB板的布局變得簡(jiǎn)潔小巧，從而實(shí)現(xiàn)產(chǎn)品的結(jié)構(gòu)體積大大縮??；價(jià)格低于多種電源芯片的FPGA供電電路，節(jié)約了成本。

【專利附圖】

【附圖說明】
[0008]圖1為現(xiàn)有技術(shù)中FPGA供電電路的示意圖。
[0009]圖2為本實(shí)用新型的FPGA供電電路的示意圖。

【具體實(shí)施方式】
[0010]下面結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)描述，所給實(shí)施例僅是用于說明具體實(shí)施和具有的有益效果，并非用于限制本實(shí)用新型的保護(hù)范圍。
[0011]如圖2所示，一種現(xiàn)場(chǎng)可編程邏輯門陣列的供電電路，其包括=LINEAR公司的LT3507AEUHF的三通道降壓型的開關(guān)電源集成電路芯片，所述三通道降壓型的開關(guān)電源集成電路芯片分別包括第一電路、第二電路、第三電路和第四電路，所述第一電路中的開關(guān)電源集成電路芯片的引腳SWl通過電感LI連接到電源輸出端口 V0UT1，該引腳SWl還連接二極管Dl的陰極并通過Dl的陽(yáng)極接地，所述第一電路中的開關(guān)電源集成電路芯片的引腳FBl連接電阻Rl并通過電阻Rl連接到電源輸出端口 V0UT1，該引腳FBl還連接電阻R2并通過電阻R2接地，所述第一電路中的電源輸出端口 VOUTI連接電容Cl并通過電容Cl接地；所述第二電路中的開關(guān)電源集成電路芯片的引腳SW2通過電感L2連接到電源輸出端口 V0UT2，該引腳SW2還連接二極管D2的陰極并通過D2的陽(yáng)極接地，所述第二電路中的開關(guān)電源集成電路芯片的引腳FB2連接電阻R3并通過電阻R3連接到電源輸出端口 V0UT2，該引腳FB2還連接電阻R4并通過電阻R4接地，所述第二電路中的電源輸出端口 V0UT2連接電容C2并通過電容C2接地；所述第三電路中的開關(guān)電源集成電路芯片的引腳SW3通過電感L3連接到電源輸出端口 V0UT3，該引腳SW3還連接二極管D3的陰極并通過D3的陽(yáng)極接地，所述第三電路中的開關(guān)電源集成電路芯片的引腳FB3連接電阻R5并通過電阻R5連接到電源輸出端口 V0UT3，該引腳FB3還連接電阻R6并通過電阻R6接地，所述第三電路中的電源輸出端口 V0UT3連接電容C3并通過電容C3接地；所述第四電路中的開關(guān)電源集成電路芯片引腳BIAS連接三極管Ql的基極，所述第四電路中的開關(guān)電源集成電路芯片引腳FB4連接電阻R7并通過電阻R7連接三極管Ql的發(fā)射極，該引腳FB4還連接電阻R8并通過電阻R8接地，所述第四電路中的Ql的集電極連接電源輸出端口 VOUTl連接電源輸出端口 V0UT4，所述第四電路中的電源輸出端口 V0UT4連接電容C4并通過電容C4接地。
[0012]本實(shí)施例LT3507AEUHF的電源輸入范圍VIN為6-36V，總共輸出4個(gè)通道的可調(diào)節(jié)電壓，輸出可調(diào)節(jié)電壓計(jì)算公式VOUTl = [ (R1 X 0.8) /R2] +0.8, V0UT2 = [(R3X0.8)/R4] +0.8，V0UT3 = [(R5X0.8)/R6]+0.8，V0UT4 = [(R7X0.8)/R8]+0.8，可以分別轉(zhuǎn)換出VOUTl = 3.3V、V0UT3 = 1.2V、V0UT4 = 2.5V這三組FPGA所需供電電壓，并分別通過電容C1、C3、C4進(jìn)行濾波，保證輸出極小的紋波電壓。本實(shí)施例輸出紋波電壓范圍1mv左右。此外可以轉(zhuǎn)換出V0UT2 = 5V還可以用來給外部I/O模塊電路進(jìn)行供電。電流驅(qū)動(dòng)能力VOUTl達(dá)到 2.7A、V0UT2 達(dá)到 1.8A、V0UT3 達(dá)到 1.8A、V0UT4 (LDO)達(dá)到 300mA，充分滿足 FPGA 的供電需求。LT3507AEUHF開關(guān)電源集成電路芯片為QFN封裝(5mm x7mm)，體積非常小，整個(gè)電源模塊所占PCB面積只有約2cm2。
【權(quán)利要求】
1.一種現(xiàn)場(chǎng)可編程邏輯門陣列的供電電路，其特征在于，包括:三通道降壓型的開關(guān)電源集成電路芯片，所述三通道降壓型的開關(guān)電源集成電路芯片分別包括第一電路、第二電路和第二電路，其中， 所述第一電路中的開關(guān)電源集成電路芯片的引腳SWl通過電感LI連接到電源輸出端口 V0UT1，該引腳SWl還連接二極管Dl的陰極并通過Dl的陽(yáng)極接地，所述第一電路中的開關(guān)電源集成電路芯片的引腳FBl連接電阻Rl并通過電阻Rl連接到電源輸出端口 VOUTl，該引腳FBl還連接電阻R2并通過電阻R2接地，所述第一電路中的電源輸出端口 VOUTl連接電容Cl并通過電容Cl接地； 所述第二電路中的開關(guān)電源集成電路芯片的引腳SW2通過電感L2連接到電源輸出端口 V0UT2，該引腳SW2還連接二極管D2的陰極并通過D2的陽(yáng)極接地，所述第二電路中的開關(guān)電源集成電路芯片的引腳FB2連接電阻R3并通過電阻R3連接到電源輸出端口 V0UT2，該引腳FB2還連接電阻R4并通過電阻R4接地，所述第二電路中的電源輸出端口 V0UT2連接電容C2并通過電容C2接地； 所述第三電路中的開關(guān)電源集成電路芯片的引腳SW3通過電感L3連接到電源輸出端口 V0UT3，該引腳SW3還連接二極管D3的陰極并通過D3的陽(yáng)極接地，所述第三電路中的開關(guān)電源集成電路芯片的引腳FB3連接電阻R5并通過電阻R5連接到電源輸出端口 V0UT3，該引腳FB3還連接電阻R6并通過電阻R6接地，所述第三電路中的電源輸出端口 V0UT3連接電容C3并通過電容C3接地。
2.如權(quán)利要求1所述的供電電路，其特征在于:所述三通道降壓型的開關(guān)電源集成電路芯片還包括第四電路，其中， 所述第四電路中的開關(guān)電源集成電路芯片引腳BIAS連接三極管Ql的基極，所述第四電路中的開關(guān)電源集成電路芯片引腳FB4連接電阻R7并通過電阻R7連接三極管Ql的發(fā)射極，該引腳FB4還連接電阻R8并通過電阻R8接地，所述第四電路中的Ql的集電極連接電源輸出端口 VOUTl連接電源輸出端口 V0UT4，所述第四電路中的電源輸出端口 V0UT4連接電容C4并通過電容C4接地。
【文檔編號(hào)】H02M3/00GK203984240SQ201420377797
【公開日】2014年12月3日 申請(qǐng)日期:2014年7月9日 優(yōu)先權(quán)日:2014年7月9日
【發(fā)明者】潘祥, 喬曉葳, 黃迪, 朱志浩, 樊留群, 黃云鷹 申請(qǐng)人:沈陽(yáng)機(jī)床(集團(tuán))設(shè)計(jì)研究院有限公司上海分公司