一種基于lvds交換系統(tǒng)的電力自動(dòng)化裝置的硬件架構(gòu)的制作方法
【專利摘要】本實(shí)用新型公開一種基于LVDS交換系統(tǒng)的電力自動(dòng)化裝置的硬件架構(gòu)，包括CPU板和多個(gè)智能插件板，智能插件板與CPU板之間通過總線板耦接，CPU板用于電力監(jiān)控的邏輯控制和對(duì)智能插件板數(shù)據(jù)進(jìn)行處理；CPU板和至少部分智能插件板包括FPGA，各FPGA具有對(duì)不同智能插件板均通用的LVDS接口，所述智能插件板端與所述CPU板端基于總線板通過兩端的LVDS接口進(jìn)行數(shù)據(jù)交換；基于通用的LVDS接口，可根據(jù)用戶需求配置不同的智能插件板。基于本實(shí)用新型的硬件架構(gòu)，電力自動(dòng)化裝置使用時(shí)用戶更換不同功能的智能插件板，通過人機(jī)交互界面將更換智能插件板事件通知到CPU，由于數(shù)據(jù)交換的LVDS接口是通用的，省了復(fù)雜的接口設(shè)計(jì)，增加了使用的靈活性和通用性，并且保證了系統(tǒng)實(shí)時(shí)性。
【專利說明】—種基于LVDS交換系統(tǒng)的電力自動(dòng)化裝置的硬件架構(gòu)

【技術(shù)領(lǐng)域】
[0001 ] 本實(shí)用新型涉及電力自動(dòng)化，尤其涉及一種基于LVDS交換系統(tǒng)的電力自動(dòng)化裝置的硬件架構(gòu)。

【背景技術(shù)】
[0002]我國(guó)的智能變電站是基于IEC61850標(biāo)準(zhǔn)建設(shè)的數(shù)字化變電站，其要求電力自動(dòng)化裝置及其內(nèi)部插件板具有較強(qiáng)的可互換性。各變電站不同的組網(wǎng)方式，以及各種經(jīng)濟(jì)技術(shù)因素導(dǎo)致的站內(nèi)電氣接線方式的差異，要求實(shí)現(xiàn)相同核心控制功能的電力自動(dòng)化裝置具備多種可以選擇的電氣和通信接口。例如:DI/D0 (數(shù)據(jù)輸入/數(shù)據(jù)輸出)既可以通過傳統(tǒng)的弱電電纜，也可以通過IEC61850-GooSe通信報(bào)文，進(jìn)行監(jiān)視和控制；各種交/直流模擬量即可以通過電纜，也可以通過IEC61850-SMV通信報(bào)文來獲取。
[0003]由于智能化變電站二次系統(tǒng)(二次系統(tǒng):由繼電保護(hù)、安全自動(dòng)控制、系統(tǒng)通信、調(diào)度自動(dòng)化、DCS自動(dòng)控制系統(tǒng)等組成的系統(tǒng)，實(shí)現(xiàn)人與一次系統(tǒng)的聯(lián)系監(jiān)視、控制，使一次系統(tǒng)能安全經(jīng)濟(jì)地運(yùn)行)的多樣化，以及考慮到IEC61850標(biāo)準(zhǔn)仍在不斷變化中，提出一種滿足電力自動(dòng)化裝置要求且實(shí)施成本低廉的硬件設(shè)計(jì)架構(gòu)，具有很高的價(jià)值。
[0004]目前智能變電站的自動(dòng)化裝置的典型硬件架構(gòu)如圖1所示，核心插件板(即CPU板)與其它功能插件板通過總線板100’耦接在一起，所述其它功能插件板包括傳統(tǒng)插件板和智能插件板，在總線板100’上，具有多個(gè)插槽，所述CPU板、智能插件板和傳統(tǒng)插件板一一插在插槽中，通過總線板實(shí)現(xiàn)數(shù)據(jù)交換，從而組成一套電力自動(dòng)化裝置:各種電力監(jiān)控邏輯和核心數(shù)據(jù)處理流程由CPU板實(shí)現(xiàn)。所述傳統(tǒng)插件板是指主要用于完成各種強(qiáng)弱電功能轉(zhuǎn)化的功能板，其與CPU板的連接通過固定連線實(shí)現(xiàn)，所以相對(duì)位置一般是固定的，即不同功能的傳統(tǒng)插件板只能插在相應(yīng)的插槽內(nèi)，更換插槽將導(dǎo)致該傳統(tǒng)插件板的功能無法實(shí)現(xiàn)；所述智能插件板是根據(jù)電力自動(dòng)化裝置的智能化功能要求進(jìn)行配置，其與所述CPU板的數(shù)據(jù)交換需要通過特定的通信接口，所以位置是可以變化的。但是現(xiàn)有的電力自動(dòng)化裝置內(nèi)部插件板連接方式存在一些缺點(diǎn):1)RS485或RS422總線連接，此種連接采用輪詢機(jī)制，數(shù)據(jù)交換率低；任意板件接點(diǎn)故障會(huì)導(dǎo)致系統(tǒng)整體崩潰；2)canbus等現(xiàn)場(chǎng)總線連接，數(shù)據(jù)帶寬10kbps?數(shù)Mbps，無法滿足數(shù)字化變電站數(shù)據(jù)傳輸帶寬要求；且由于共享總線帶寬，90%以上的數(shù)據(jù)傳輸需要采用輪詢方式；3)自定義的二次總線——通過硬件緩沖和寄存器邏輯芯片，將CPU總線擴(kuò)展至總線板:抗擾度低；只適合D1、D0等數(shù)據(jù)量較低的應(yīng)用工況；4)采用SPI連接:抗擾度低；采用輪詢方式，且對(duì)各功能板件的響應(yīng)速度有嚴(yán)格要求。


【發(fā)明內(nèi)容】

[0005]本實(shí)用新型的主要目的在于提出一種基于LVDS交換系統(tǒng)的電力自動(dòng)化裝置的硬件架構(gòu)，以解決現(xiàn)有的硬件架構(gòu)存在的因智能插件板與CPU板之間通信的接口不通用導(dǎo)致的使用受限問題。
[0006]本實(shí)用新型的技術(shù)方案如下:
[0007]一種基于LVDS交換系統(tǒng)的電力自動(dòng)化裝置的硬件架構(gòu)，包括CPU板和多個(gè)智能插件板，所述智能插件板與所述CPU板之間通過總線板耦接，所述CPU板用于電力監(jiān)控的邏輯控制和對(duì)所述智能插件板的數(shù)據(jù)進(jìn)行處理；所述CPU板和至少部分所述智能插件板均包括有FPGA，各FPGA具有對(duì)不同智能插件板均通用的LVDS接口，所述智能插件板端與所述CPU板端基于所述總線板，通過所述LVDS接口相互對(duì)接以形成數(shù)據(jù)交換通道。本方案提供的硬件架構(gòu)，可根據(jù)用戶需求配置不同的智能插件板，智能插件板與CPU板之間的進(jìn)行數(shù)據(jù)交換的接口是通用的，而且完全由FPGA硬件實(shí)現(xiàn)。如此一來，CPU板對(duì)智能插件板進(jìn)行訪問時(shí)，智能插件板的功能模塊的數(shù)據(jù)通過智能插件板上的LVDS接口，經(jīng)總線板到達(dá)CPU板上的LVDS接口，再傳輸?shù)紺PU，此種訪問是透明的，即直接訪問，與訪問傳統(tǒng)的直連式功能板件無操作區(qū)別，無需考慮通信的實(shí)現(xiàn)過程，從而帶來以下優(yōu)點(diǎn):在電力自動(dòng)化裝置使用過程中，用戶更換不同功能的智能插件板時(shí)，通過人機(jī)交互界面將更換智能插件板事件通知到CPU，由于數(shù)據(jù)交換的LVDS接口是通用的，無需進(jìn)行接口的重新定義，省了復(fù)雜的接口設(shè)計(jì)，增加了使用的靈活性和通用性，并且保證了系統(tǒng)實(shí)時(shí)性。
[0008]優(yōu)選地，還包括多個(gè)傳統(tǒng)插件板，通過所述總線板耦接至所述CPU板，用于完成強(qiáng)弱電轉(zhuǎn)換和/或信號(hào)轉(zhuǎn)換。
[0009]優(yōu)選地，還包括電源板，耦接至所述總線板，以通過所述總線板給所述CPU板、所述智能插件板和所述傳統(tǒng)插件板提供電源。
[0010]優(yōu)選地，所述LVDS接口采用全雙工通信，所述LVDS接口包括LVDS收發(fā)器，所述LVDS收發(fā)器同時(shí)具有接收端和發(fā)送端。
[0011]優(yōu)選地，所述接收端的差分線之間并聯(lián)有匹配電阻以避免信號(hào)反射。
[0012]優(yōu)選地，所述匹配電阻為100歐姆。
[0013]綜上，本實(shí)用新型提供的基于LVDS交換系統(tǒng)的電力自動(dòng)化裝置的硬件架構(gòu)，通過在CPU板和智能插件板(即數(shù)據(jù)傳輸?shù)膬啥?都設(shè)計(jì)FPGA，通過FPGA的LVDS接口設(shè)計(jì)實(shí)現(xiàn)CPU板和各智能插件板之間數(shù)據(jù)交換的通用接口，在硬件鏈路上，CPU板和智能插件板進(jìn)行數(shù)據(jù)交互是經(jīng)過CPU板上的CPU模塊、FPGA芯片，再到智能插件板上的FPGA芯片、功能模塊，即CPU板和智能插件板之間是通過FPGA的LVDS接口、并以總線板為通信橋梁進(jìn)行數(shù)據(jù)交換，因此相比現(xiàn)有技術(shù)，至少具有以下有益效果:通過本方案實(shí)現(xiàn)了通用的LVDS接口之后，CPU端和智能插件板端均具有通用的LVDS接口，兩端的LVDS接口通信對(duì)于CPU來說是透明的，則無需去關(guān)注LVDS通信的具體實(shí)現(xiàn)過程，即設(shè)計(jì)基于FPGA的通用LVDS接口并不影響數(shù)據(jù)交互過程，不增加數(shù)據(jù)處理環(huán)節(jié)，更重要的是，智能插件板在總線板上的位置可隨意更換卻不影響使用，智能插件板的更換無需進(jìn)行接口的再定義，真正實(shí)現(xiàn)了 “一口多用”。
[0014]另，采用基于LVDS交換接口的插件板連接方式，具有以下優(yōu)點(diǎn):
[0015]I)滿足主控插件和功能插件的傳輸數(shù)據(jù)帶寬:智能化變電站的間隔層和過程層組網(wǎng)采用10Mbps光纖以太網(wǎng)，其中以模擬量報(bào)文SMV的占用帶寬最高，為了確保以太網(wǎng)的實(shí)時(shí)性，現(xiàn)場(chǎng)應(yīng)用帶寬均控制在20%以內(nèi)?？紤]到裝置的可靠性和各功能模塊的獨(dú)立性，每塊插件的以太網(wǎng)口數(shù)目在4?6個(gè)范圍內(nèi)，因此數(shù)據(jù)帶寬在200Mbps范圍內(nèi)。而LVDS在19英寸標(biāo)準(zhǔn)機(jī)箱，只要PCB滿足簡(jiǎn)單的差分等長(zhǎng)布線要求，即可達(dá)到400Mbps以上的傳輸帶寬。
[0016]2)差分信號(hào)傳輸抗干擾能力強(qiáng):電力系統(tǒng)自動(dòng)化裝置的總線板不可避免地存在各種交直流模擬信號(hào)，LVDS差分信號(hào)相對(duì)SP1、PCI等基于直流電平信號(hào)的總線具有更強(qiáng)的抗干擾能力，使裝置更易滿足電力行業(yè)的電磁兼容抗擾度指標(biāo)。
[0017]3)對(duì)總線板連接器沒有特殊要求:電力自動(dòng)化裝置的總線板一般采用焊接式歐式連接器，對(duì)于以多種類中小批量生產(chǎn)為主的電力設(shè)備企業(yè)來說，可以有效控制設(shè)備投入和其它生產(chǎn)成本，且經(jīng)實(shí)踐證明對(duì)回路電流較大的模擬信號(hào)傳輸是有利的。對(duì)于當(dāng)前已相對(duì)較成熟的Rapid1系統(tǒng)，其由于傳輸速率高達(dá)2.5Gbps，其在總線板設(shè)計(jì)、連接器選型和冷壓工藝方面均有很高要求，而且對(duì)模擬量的傳輸影響也需要評(píng)估和驗(yàn)證，所以并不適合電力設(shè)備制造行業(yè)。

【專利附圖】

【附圖說明】
[0018]圖1是現(xiàn)有的電力自動(dòng)化裝置的典型硬件架構(gòu)圖；
[0019]圖2是本實(shí)用新型具體實(shí)施例提供的一種基于LVDS交換系統(tǒng)的電力自動(dòng)化裝置的硬件架構(gòu)圖；
[0020]圖3是圖2的硬件架構(gòu)中LVDS的硬件設(shè)計(jì)圖；
[0021]圖4是一種全雙工的LVDS接口硬件電路圖。

【具體實(shí)施方式】
[0022]下面對(duì)照附圖并結(jié)合優(yōu)選的實(shí)施方式對(duì)本實(shí)用新型作進(jìn)一步說明。
[0023]本實(shí)用新型的具體實(shí)施例提供的一種基于LVDS交換系統(tǒng)的電力自動(dòng)化裝置的硬件架構(gòu)，用于智能化變電站中進(jìn)行電力系統(tǒng)的自動(dòng)化控制。如圖2所示，所述硬件架構(gòu)包括CPU板200和多個(gè)智能插件板300、400、500等，還可包括傳統(tǒng)插件板(圖2中未示出)，所述智能插件板(如圖2中的智能插件板300、400、500等)與所述CPU板200之間通過總線板100耦接，所述CPU板200用于電力監(jiān)控的邏輯控制和對(duì)各所述智能插件板、各所述傳統(tǒng)插件板的數(shù)據(jù)進(jìn)行處理；所述CPU板200和至少部分所述智能插件板各自設(shè)有一個(gè)FPGA (Field — Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列)芯片，各FPGA具有對(duì)不同智能插件板均通用的LVDS (Low-Voltage Differential Signaling,低電壓差分信號(hào))接口，各所述智能插件板與CPU板200進(jìn)行數(shù)據(jù)交互時(shí)，數(shù)據(jù)從智能插件板的功能模塊經(jīng)FPGA芯片由該FPGA芯片的LVDS接口經(jīng)總線板100上的總線到達(dá)CPU板200，經(jīng)CPU板200的FPGA芯片的LVDS接口傳輸?shù)紺PU，而從CPU到智能插件板之間傳輸數(shù)據(jù)則為前述傳輸?shù)哪嫘?。所述智能插件板端與所述CPU板端基于所述總線板，通過兩端(即CPU板端和智能插件板端)的所述LVDS接口進(jìn)行數(shù)據(jù)交換；基于通用的LVDS接口，可根據(jù)用戶需求配置不同的智能插件板。
[0024]以圖2為例:在CPU板200上設(shè)有一個(gè)FPGA芯片202，使得CPU板200的CPU模塊201通過FPGA芯片202與其他功能插件板進(jìn)行數(shù)據(jù)交互；在智能插件板300、400、500等上也分別設(shè)有一個(gè)FPGA芯片，以智能插件板300為例，智能插件板300的功能模塊(例如，具有功能I的功能模塊301)與CPU板200之間數(shù)據(jù)交互也要通過FPGA芯片302。在兩端的FPGA芯片202、302上，均具有LVDS接口，LVDS接口的硬件設(shè)計(jì)如圖3所示，由于每個(gè)LVDS接口的硬件設(shè)計(jì)基本相同，因此下面以FPGA芯片302為例進(jìn)行說明:
[0025]如圖3所示，F(xiàn)PGA芯片302具有LVDS收發(fā)器，為全雙工通信，LVDS收發(fā)器包括接收接口 3021和發(fā)送接口 3022，且接收接口 3021和發(fā)送接口 3022例如均是與CPU板進(jìn)行通信，則接收接口 3021耦接至CPU板200的FPGA芯片202的發(fā)送端202a，而發(fā)送接口 3022則耦接至FPGA芯片202的接收端202b。當(dāng)CPU模塊201訪問智能插件板300時(shí)，智能插件板300的功能模塊，例如功能模塊301的數(shù)據(jù)通過FPGA芯片302的發(fā)送接口 3022以低壓差分信號(hào)txout+、txout-通過總線板100上的總線發(fā)送出去，在CPU板的FPGA芯片202的接收端202b接收到低壓差分信號(hào)rxin+、rxin-, FPGA芯片202再將信號(hào)傳遞至CPU模塊201，為了避免接收信號(hào)處的信號(hào)反射，在接收端202b處的兩根差分信號(hào)線之間并聯(lián)匹配電阻R，R的值可以設(shè)置為100歐姆，也可以是其他阻值，根據(jù)具體情況和傳輸線上的特性阻抗來確定該匹配電阻，只要是通過設(shè)置匹配電阻來達(dá)到避免接收端信號(hào)反射目的的設(shè)計(jì)都在本實(shí)用新型的保護(hù)范圍內(nèi)。而如果CPU板200向智能插件板300傳輸數(shù)據(jù)，則數(shù)據(jù)從CPU模塊201經(jīng)FPGA芯片202的發(fā)送端202a輸出低壓差分信號(hào)txout+、txout_，通過總線板200上的總線發(fā)送出去，在智能插件板300的FPGA芯片302的接收接口 3021處接收到低壓差分信號(hào)rxin+、rxin-，F(xiàn)PGA芯片302再將信號(hào)傳遞至功能模塊301等，同樣，在接收接口 3021處的兩個(gè)差分信號(hào)線之間也并聯(lián)有匹配電阻R，相應(yīng)地設(shè)置為100歐姆。
[0026]圖3所示的LVDS接口的硬件電路可以如圖4所示，圖4中展示的是每個(gè)FPGA同時(shí)具有兩組接收和兩組發(fā)送，圖中Tx_P相當(dāng)于前述的txout+,Tx_N相當(dāng)于前述的txout-,Rx_P相當(dāng)于前述的rxin+，Rx_N相當(dāng)于前述的rxin-。利用FPGA的LVDS接口傳輸，其傳輸速率能夠達(dá)到640Mbit/s，全雙工通信。當(dāng)然，也可以是半雙工通信；數(shù)據(jù)傳輸?shù)男问娇梢允遣⑿谢虼小Ｈ鐖D3所示，在傳輸線上設(shè)置有特性阻抗Rl?R4(阻值50歐姆)，在實(shí)際硬件設(shè)備中即為PCB板上的銅線。因此，設(shè)置了前述的匹配電阻R，達(dá)到阻抗匹配作用。
[0027]基于前述提供的硬件架構(gòu)，在電力自動(dòng)化裝置的使用過程中，用戶可以根據(jù)實(shí)際使用需求靈活配置不同的智能插件板，例如:用戶欲將現(xiàn)有的具備視頻顯示功能的智能插件板更換為網(wǎng)口擴(kuò)展功能的智能插件板，只需將視頻顯示的智能插件板拔出，然后插入網(wǎng)口擴(kuò)展的智能插件板，再在電力自動(dòng)化裝置的人機(jī)交互端，通知CPU相應(yīng)的插槽處已更換為網(wǎng)口擴(kuò)展的智能插件板，如此，網(wǎng)口擴(kuò)展的智能插件板與CPU板之間即可進(jìn)行數(shù)據(jù)交互。若需要增加新的智能插件板，可以對(duì)總線板上的總線進(jìn)行擴(kuò)展，增加新的插槽即可，只要在新的智能插件板上也設(shè)計(jì)有FPGA，同時(shí)設(shè)計(jì)如圖3和圖4所示的LVDS接口即可。
[0028]在前述提供的硬件架構(gòu)中，可以通過將電源板與總線板耦接，再通過總線板按照各板件的電源需求，提供電源，電源板可以給CPU板、智能插件板和傳統(tǒng)插件板提供相應(yīng)的電源。例如:將電源板的電源出線連接到總線板，在總線板上，根據(jù)各個(gè)待供電的模塊的電壓需求，設(shè)置相應(yīng)的電壓轉(zhuǎn)換模塊，從而分別提供電源。
[0029]以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對(duì)本實(shí)用新型所作的進(jìn)一步詳細(xì)說明，不能認(rèn)定本實(shí)用新型的具體實(shí)施只局限于這些說明。對(duì)于本實(shí)用新型所屬【技術(shù)領(lǐng)域】的技術(shù)人員來說，在不脫離本實(shí)用新型構(gòu)思的前提下，還可以做出若干等同替代或明顯變型，而且性能或用途相同，都應(yīng)當(dāng)視為屬于本實(shí)用新型的保護(hù)范圍。
【權(quán)利要求】
1.一種基于LVDS交換系統(tǒng)的電力自動(dòng)化裝置的硬件架構(gòu)，包括CPU板和多個(gè)智能插件板，其特征在于:所述智能插件板與所述CPU板之間通過總線板耦接，所述CPU板用于電力監(jiān)控的邏輯控制和對(duì)所述智能插件板的數(shù)據(jù)進(jìn)行處理；所述CPU板和至少部分所述智能插件板包括有FPGA，各FPGA具有對(duì)不同智能插件板均通用的LVDS接口，所述智能插件板與所述CPU板基于所述總線板，通過所述LVDS接口相互對(duì)接以形成數(shù)據(jù)交換通道。
2.如權(quán)利要求1所述的硬件架構(gòu)，其特征在于:還包括多個(gè)傳統(tǒng)插件板，通過所述總線板耦接至所述CPU板，用于完成強(qiáng)弱電轉(zhuǎn)換和/或信號(hào)轉(zhuǎn)換。
3.如權(quán)利要求2所述的硬件架構(gòu)，其特征在于:還包括電源板，耦接至所述總線板，以通過所述總線板給所述CPU板、所述智能插件板和所述傳統(tǒng)插件板提供電源。
4.如權(quán)利要求3所述的硬件架構(gòu)，其特征在于:所述LVDS接口采用全雙工通信，所述LVDS接口包括LVDS收發(fā)器，所述LVDS收發(fā)器同時(shí)具有接收端和發(fā)送端。
5.如權(quán)利要求4所述的硬件架構(gòu)，其特征在于:所述接收端的差分線之間并聯(lián)有匹配電阻以避免信號(hào)反射。
6.如權(quán)利要求5所述的硬件架構(gòu)，其特征在于:所述匹配電阻為100歐姆。
【文檔編號(hào)】H02J13/00GK204168006SQ201420627295
【公開日】2015年2月18日 申請(qǐng)日期:2014年10月24日 優(yōu)先權(quán)日:2014年10月24日
【發(fā)明者】梁俊滔, 林捷, 劉彬彬 申請(qǐng)人:深圳市國(guó)立智能電力科技有限公司