能夠降低開關(guān)噪聲的緩沖器裝置制造方法
【專利摘要】本實(shí)用新型公開了一種能夠降低開關(guān)噪聲的緩沖器裝置。緩沖器裝置包括第一PMOS管、第一NMOS管、第一反相器、第二PMOS管、第二反相器、第二NMOS管、第一電容、第三PMOS管和第三NMOS管。利用本實(shí)用新型提供的緩沖器裝置能夠降低開關(guān)噪聲。
【專利說明】能夠降低開關(guān)噪聲的緩沖器裝置
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及緩沖器，尤其涉及到能夠降低開關(guān)噪聲的緩沖器裝置。
【背景技術(shù)】
[0002]在驅(qū)動(dòng)電路中，由于輸出管的開關(guān)狀態(tài)時(shí)會(huì)有噪聲，干擾輸出，使得輸出有毛刺現(xiàn)象，為了降低這個(gè)開關(guān)噪聲造成的影響就需要設(shè)計(jì)能夠降低噪聲的輸出結(jié)構(gòu)的緩沖器裝置。
【發(fā)明內(nèi)容】
[0003]本實(shí)用新型旨在解決現(xiàn)有技術(shù)的不足，提供一種能夠降低開關(guān)噪聲的緩沖器裝置。
[0004]緩沖器裝置，包括第一 PMOS管、第一 NMOS管、第一反相器、第二 PMOS管、第二反相器、第二 NMOS管、第一電容、第三PMOS管和第三NMOS管:
[0005]所述第一 PMOS管的柵極接輸入信號(hào)IN，源極接電源，漏極接所述第一 NMOS管的漏極和所述第一反相器的輸入端和所述第二反相器的輸入端和所述第二 PMOS管的漏極和所述第二 NMOS管的漏極和所述第一電容的一端和所述第三PMOS管的柵極和所述第三NMOS管的柵極；
[0006]所述第一 NMOS管的柵極接輸入信號(hào)IN，源極接地，漏極接所述第一 PMOS管的漏極和所述第一反相器的輸入端和所述第二反相器的輸入端和所述第二 PMOS管的漏極和所述第二 NMOS管的漏極和所述第一電容的一端和所述第三PMOS管的柵極和所述第三NMOS管的柵極；
[0007]所述第一反相器的輸入端接所述由所述第一 PMOS管和所述第一 NMOS管組成的反相器的輸出端，輸出端接所述第二 PMOS管的柵極；
[0008]所述第二 PMOS管的柵極接所述第一反相器的輸出端，源極接電源，漏極接由所述第一 PMOS管和所述第一 NMOS管組成的反相器的輸出端和所述第三PMOS管的柵極和所述第三NMOS管的柵極和所示第一電容的一端；
[0009]所述第二反相器接所述由所述第一 PMOS管和所述第一 NMOS管組成的反相器的輸出端，輸出端接所述第二 NMOS管的柵極；
[0010]所述第二 NMOS管的柵極接所述第二反相器的輸出端，源極接地，漏極接由所述第一 PMOS管和所述第一 NMOS管組成的反相器的輸出端和所述第三PMOS管的柵極和所述第三NMOS管的柵極和所示第一電容的一端；
[0011]所述第一電容的一端接由所述第一 PMOS管和所述第一 NMOS管組成的反相器的輸出端和所述第一反相器的輸入端和所述第二反相器的輸入端，另一端接地；
[0012]所述第三PMOS管的柵極接所述由所述第一 PMOS管和所述第一 NMOS管組成的反相器的輸出端和所述第一反相器的輸入端和所述第二反相器的輸入端和所述第一電容的一端，源極接電源，漏極接所述第三NMOS管的漏極并作為整個(gè)緩沖器的輸出；
[0013]所述第三NMOS管的柵極接所述由所述第一 PMOS管和所述第一 NMOS管組成的反相器的輸出端和所述第一反相器的輸入端和所述第二反相器的輸入端和所述第一電容的一端，源極接地，漏極接所述第三PMOS管的漏極并作為整個(gè)緩沖器的輸出。
[0014]由所述第一 PMOS管和所述第一 NMOS管組成的反相器和由所述第三PMOS管和所述第三NMOS管組成的反相器構(gòu)成緩沖器的主要組成部分。
[0015]由所述第一反相器、所述第二 PMOS管、所述第二反相器、所述第二 NMOS管和所述第一電容構(gòu)成降低緩沖器噪聲的部分。
[0016]當(dāng)輸入信號(hào)IN為低電平時(shí)，所述第一 PMOS管導(dǎo)通，所述第一 NMOS管截止，使得所述第一反相器和所述第二反相器的輸入為高電平，此時(shí)對(duì)所述第一電容充電，由于所述第一電容的電壓不能突變，所以所述第三PMOS管的柵極和所述第三NMOS管的柵極電壓緩慢上升，這樣就不會(huì)使得輸出有毛刺出現(xiàn)，由于所述第一反相器的輸入為高電平，所述第二PMOS管導(dǎo)通，也有電流流出，和所述第一 PMOS管的電流進(jìn)行疊加對(duì)所述第一電容充電，起到調(diào)節(jié)所述第一電容上電壓上升時(shí)間的作用。
[0017]當(dāng)輸入信號(hào)IN為高電平時(shí)，所述第一 PMOS管截止，所述第一 NMOS管導(dǎo)通，使得所述第一反相器和所述第二反相器的輸入為低高電平，此時(shí)對(duì)所述第一電容放電，由于所述第一電容的電壓不能突變，所以所述第三PMOS管的柵極和所述第三NMOS管的柵極電壓緩慢下降，這樣就不會(huì)使得輸出有毛刺出現(xiàn)，由于所述第二反相器的輸入為低電平，所述第二NMOS管導(dǎo)通，也有電流流出到地，和所述第一 NMOS管電流進(jìn)行疊加對(duì)所述第一電容放電，起到調(diào)節(jié)所述第一電容上電壓下降時(shí)間的作用。
[0018]要調(diào)節(jié)所述第二 PMOS管104的充電電流可以通過調(diào)節(jié)其寬長比來達(dá)到，要調(diào)節(jié)所述第二 NMOS管106的下拉電流可以通過調(diào)節(jié)其寬長比來達(dá)到。
【專利附圖】
【附圖說明】
[0019]圖1為本實(shí)用新型的能夠降低開關(guān)噪聲的緩沖器裝置的電路圖。
【具體實(shí)施方式】
[0020]以下結(jié)合附圖對(duì)本實(shí)用新型內(nèi)容進(jìn)一步說明。
[0021]緩沖器裝置，如圖1所示，包括第一PMOS管101、第一NMOS管102、第一反相器103、第二 PMOS管104、第二反相器105、第二 NMOS管106、第一電容107、第三PMOS管108和第三NMOS 管 109:
[0022]所述第一 PMOS管101的柵極接輸入信號(hào)IN，源極接電源VCC，漏極接所述第一NMOS管102的漏極和所述第一反相器103的輸入端和所述第二反相器105的輸入端和所述第二 PMOS管104的漏極和所述第二 NMOS管106的漏極和所述第一電容107的一端和所述第三PMOS管108的柵極和所述第三NMOS管109的柵極；
[0023]所述第一 NMOS管102的柵極接輸入信號(hào)IN，源極接地，漏極接所述第一 PMOS管101的漏極和所述第一反相器103的輸入端和所述第二反相器105的輸入端和所述第二PMOS管104的漏極和所述第二 NMOS管106的漏極和所述第一電容107的一端和所述第三PMOS管108的柵極和所述第三NMOS管109的柵極；
[0024]所述第一反相器103的輸入端接所述由所述第一 PMOS管101和所述第一 NMOS管102組成的反相器的輸出端，輸出端接所述第二 PMOS管104的柵極；
[0025]所述第二 PMOS管104的柵極接所述第一反相器103的輸出端，源極接電源VCC，漏極接由所述第一 PMOS管101和所述第一 NMOS管102組成的反相器的輸出端和所述第三PMOS管108的柵極和所述第三NMOS管109的柵極和所示第一電容107的一端；
[0026]所述第二反相器105接所述由所述第一 PMOS管101和所述第一 NMOS管102組成的反相器的輸出端，輸出端接所述第二 NMOS管106的柵極；
[0027]所述第二 NMOS管106的柵極接所述第二反相器105的輸出端，源極接地，漏極接由所述第一 PMOS管101和所述第一 NMOS管102組成的反相器的輸出端和所述第三PMOS管108的柵極和所述第三NMOS管109的柵極和所示第一電容107的一端；
[0028]所述第一電容107的一端接由所述第一 PMOS管101和所述第一 NMOS管102組成的反相器的輸出端和所述第一反相器103的輸入端和所述第二反相器105的輸入端，另一端接地；
[0029]所述第三PMOS管108的柵極接所述由所述第一 PMOS管101和所述第一 NMOS管102組成的反相器的輸出端和所述第一反相器103的輸入端和所述第二反相器105的輸入端和所述第一電容107的一端，源極接電源VCC，漏極接所述第三NMOS管109的漏極并作為整個(gè)緩沖器的輸出；
[0030]所述第三NMOS管109的柵極接所述由所述第一 PMOS管101和所述第一 NMOS管102組成的反相器的輸出端和所述第一反相器103的輸入端和所述第二反相器105的輸入端和所述第一電容107的一端，源極接地，漏極接所述第三PMOS管108的漏極并作為整個(gè)緩沖器的輸出。
[0031]由所述第一 PMOS管101和所述第一 NMOS管102組成的反相器和由所述第三PMOS管108和所述第三NMOS管109組成的反相器構(gòu)成緩沖器的主要組成部分。
[0032]由所述第一反相器103、所述第二 PMOS管104、所述第二反相器105、所述第二NMOS管106和所述第一電容107構(gòu)成降低緩沖器噪聲的部分。
[0033]當(dāng)輸入信號(hào)IN為低電平時(shí)，所述第一 PMOS管101導(dǎo)通，所述第一 NMOS管102截止，使得所述第一反相器103和所述第二反相器105的輸入為高電平，此時(shí)對(duì)所述第一電容107充電，由于所述第一電容107的電壓不能突變，所以所述第三PMOS管108的柵極和所述第三NMOS管109的柵極電壓緩慢上升，這樣就不會(huì)使得輸出有毛刺出現(xiàn)，由于所述第一反相器103的輸入為高電平，所述第二 PMOS管104導(dǎo)通，也有電流流出，和所述第一 PMOS管101的電流進(jìn)行疊加對(duì)所述第一電容107充電，起到調(diào)節(jié)所述第一電容107上電壓上升時(shí)間的作用。
[0034]當(dāng)輸入信號(hào)IN為高電平時(shí)，所述第一 PMOS管101截止，所述第一 NMOS管102導(dǎo)通，使得所述第一反相器103和所述第二反相器105的輸入為低高電平，此時(shí)對(duì)所述第一電容107放電，由于所述第一電容107的電壓不能突變，所以所述第三PMOS管108的柵極和所述第三NMOS管109的柵極電壓緩慢下降，這樣就不會(huì)使得輸出有毛刺出現(xiàn)，由于所述第二反相器105的輸入為低電平，所述第二 NMOS管106導(dǎo)通，也有電流流出到地，和所述第一NMOS管102的電流進(jìn)行疊加對(duì)所述第一電容107放電，起到調(diào)節(jié)所述第一電容107上電壓下降時(shí)間的作用。
【權(quán)利要求】
1.能夠降低開關(guān)噪聲的緩沖器裝置，其特征在于包括第一 PMOS管、第一 NMOS管、第一反相器、第二 PMOS管、第二反相器、第二 NMOS管、第一電容、第三PMOS管和第三NMOS管:所述第一 PMOS管的柵極接輸入信號(hào)IN，源極接電源，漏極接所述第一 NMOS管的漏極和所述第一反相器的輸入端和所述第二反相器的輸入端和所述第二 PMOS管的漏極和所述第二 NMOS管的漏極和所述第一電容的一端和所述第三PMOS管的柵極和所述第三NMOS管的柵極； 所述第一 NMOS管的柵極接輸入信號(hào)IN，源極接地，漏極接所述第一 PMOS管的漏極和所述第一反相器的輸入端和所述第二反相器的輸入端和所述第二 PMOS管的漏極和所述第二 NMOS管的漏極和所述第一電容的一端和所述第三PMOS管的柵極和所述第三NMOS管的柵極； 所述第一反相器的輸入端接所述由所述第一 PMOS管和所述第一 NMOS管組成的反相器的輸出端，輸出端接所述第二 PMOS管的柵極； 所述第二 PMOS管的柵極接所述第一反相器的輸出端，源極接電源，漏極接由所述第一PMOS管和所述第一 NMOS管組成的反相器的輸出端和所述第三PMOS管的柵極和所述第三NMOS管的柵極和所示第一電容的一端； 所述第二反相器接所述由所述第一 PMOS管和所述第一 NMOS管組成的反相器的輸出端，輸出端接所述第二 NMOS管的柵極； 所述第二 NMOS管的柵極接所述第二反相器的輸出端，源極接地，漏極接由所述第一PMOS管和所述第一 NMOS管組成的反相器的輸出端和所述第三PMOS管的柵極和所述第三NMOS管的柵極和所示第一電容的一端； 所述第一電容的一端接由所述第一 PMOS管和所述第一 NMOS管組成的反相器的輸出端和所述第一反相器的輸入端和所述第二反相器的輸入端，另一端接地； 所述第三PMOS管的柵極接所述由所述第一 PMOS管和所述第一 NMOS管組成的反相器的輸出端和所述第一反相器的輸入端和所述第二反相器的輸入端和所述第一電容的一端，源極接電源，漏極接所述第三NMOS管的漏極并作為整個(gè)緩沖器的輸出； 所述第三NMOS管的柵極接所述由所述第一 PMOS管和所述第一 NMOS管組成的反相器的輸出端和所述第一反相器的輸入端和所述第二反相器的輸入端和所述第一電容的一端，源極接地，漏極接所述第三PMOS管的漏極并作為整個(gè)緩沖器的輸出。
【文檔編號(hào)】H02M1/34GK204244066SQ201420724074
【公開日】2015年4月1日 申請(qǐng)日期:2014年11月27日 優(yōu)先權(quán)日:2014年11月27日
【發(fā)明者】王文建 申請(qǐng)人:浙江商業(yè)職業(yè)技術(shù)學(xué)院