以下一般涉及電子電路，更具體地但并非排他地涉及前饋偏置電路。

背景

一些電子應(yīng)用采用延遲電路或電路系統(tǒng)，其中希望具有恒定的信號延遲。例如，在通信設(shè)備中，延遲電路可被用于補償由于信號穿過通信信道和前端模擬電路而被施予該信號的大定時偏斜。一般而言，如果被施予信號的延遲保持相對恒定，而不管工藝、電壓和溫度(PVT)的變動(其本會影響電路的操作)，則可以達(dá)成更高性能。在這些應(yīng)用的一些應(yīng)用中，還希望電路系統(tǒng)具有快速的導(dǎo)通和關(guān)斷時間以及低開銷(例如，在等待時間和功耗方面)。例如，在采用突發(fā)模式的高速串行通信電路中，該電路可在通信突發(fā)期間被導(dǎo)通，并且否則被斷開。鑒于上述情況，希望用于電路(諸如延遲電路)的一些應(yīng)用具有(1)對PVT變動的高容限、(2)低功耗以及(3)快速導(dǎo)通時間。

圖1解說了采用固定尾偏置電流IB1和IB2以用于PVT補償?shù)某Ｒ?guī)延遲電路100。此處，差分輸入信號IN_P和IN_N驅(qū)動第一晶體管對102，結(jié)果導(dǎo)致由第二晶體管對104生成經(jīng)延遲差分輸出信號OUT_P和OUT_N。然而，因為輸入和輸出信號因電流源106和負(fù)載電阻108而不會在軌到軌之間擺動，所以延遲電路100不是真正的數(shù)字邏輯單元。此外，每當(dāng)延遲電路100被上電時，片上電源流106被校準(zhǔn)。電流源106的結(jié)果所得校準(zhǔn)時間增加了與延遲電路100相關(guān)聯(lián)的開銷。

圖2解說了采用反饋環(huán)路202進(jìn)行PVT補償?shù)牧硪怀Ｒ?guī)延遲電路200。反饋環(huán)路202控制NMOS和PMOS晶體管對(例如，晶體管206)的背柵極(也稱為體偏置端子(例如，體偏置端子204))處的直流(DC)電壓電平以調(diào)整由該NMOS和PMOS晶體管施予輸入時鐘CLK_REF的延遲。在延遲電路200中，比較器208將輸入時鐘CLK_REF與輸出(經(jīng)延遲)時鐘OUT進(jìn)行比較，并生成與此延遲成比例的信號。基于這一信號，解碼器210與偏置生成器212協(xié)作以生成被反饋至該NMOS和PMOS晶體管的體偏置端子204的偏置電壓Vbp和Vbn。然而，在實踐中，反饋環(huán)路202具有有限帶寬。因此，延遲電路200具有相對較長的導(dǎo)通時間和關(guān)斷時間。另外，由于使用比較器208、解碼器210和偏置生成器212，因此該反饋電路具有相對較高的功耗。

其他類型的常規(guī)延遲電路采用諸如系統(tǒng)校準(zhǔn)之類的片上延遲校準(zhǔn)。然而，系統(tǒng)級校準(zhǔn)一般針對特定角、溫度和電壓(例如，Vdd)條件進(jìn)行校準(zhǔn)。而且，每次延遲電路被導(dǎo)通時，這些延遲電路就被校準(zhǔn)。因此，這些類型的延遲電路不提供足夠快(例如，足以用于高速突發(fā)模式通信)的導(dǎo)通和關(guān)斷時間并且具有相對較高的開銷。因此，需要用于延遲電路及其他類型電路的改進(jìn)型PVT補償。

一些示例的簡要概述

以下概述本公開的一些方面以提供對此類方面的基本理解。此概述不是本公開的所有構(gòu)想到的特征的詳盡綜覽，并且既非旨在標(biāo)識出本公開的所有方面的關(guān)鍵性或決定性要素亦非試圖界定本公開的任何或所有方面的范圍。其唯一目的是以概述形式給出本公開的一個或多個方面的一些概念，作為稍后給出的更詳細(xì)描述之序言。

本公開的各個方面提供了一種前饋偏置電路，其將另一電路的晶體管的體偏置端子偏置以補償PVT變動。例如，該前饋偏置電路可被用于偏置延遲電路，以使得該延遲電路在不同的PTV條件上呈現(xiàn)相對恒定的延遲特性。在一些方面，該前饋偏置電路通過在不同的角條件下生成不同偏置信號來補償電路中的晶體管工藝角。

在一些方面，前饋偏置電路包括低壓差(LDO)穩(wěn)壓器、第一和第二電流鏡電路、以及電壓跟隨器電路。LDO穩(wěn)壓器提供穩(wěn)定電源電壓，其被提供給第一電流鏡電路。電壓跟隨器電路將第一電流鏡電路耦合至第二電流鏡電路，以使得第一和第二電流鏡電路提供用于延遲電路或某種其他類型的電路的晶體管的體偏置端子的偏置信號Vbp和Vbn。

本公開的進(jìn)一步的方面提供了一種裝置，其包括：第一電流鏡電路，用于基于第一電流信號來生成第一偏置信號；電耦合至第一電流鏡電路的電壓跟隨器電路，用于基于第一偏置信號來生成第一電壓；以及電耦合至電壓跟隨器電路的第二電流鏡電路，用于基于第一電壓來生成第二偏置信號。

本公開的更進(jìn)一步的方面提供了一種用于基于第一電流信號來生成第一前饋偏置信號；基于第一前饋偏置信號來生成第一電壓；以及基于第一電壓來生成第二前饋偏置信號的方法。

本公開的附加方面提供了一種裝備，其包括：用于基于第一電流信號來生成第一前饋偏置信號的裝置；用于基于第一前饋偏置信號來生成第一電壓的裝置；以及用于基于第一電壓來生成第二前饋偏置信號的裝置。

以下是與以上裝置和方法有關(guān)的本公開的其它方面的示例。在一些方面，該裝置進(jìn)一步包括：第一晶體管，其包括：電耦合至第一電流鏡電路以接收第一偏置信號的第一體偏置端子；以及電耦合至第一晶體管并包括電耦合至第二電流鏡電路以接收第二偏置信號的第二體偏置端子的第二晶體管。在一些方面，第一晶體管是p溝道晶體管并包括第一漏極端子；而第二晶體管是n溝道晶體管并包括電耦合至第一漏極端子的第二漏極端子。

在一些方面，第一和第二電流鏡電路被配置成響應(yīng)于該裝置處的溫度變動或該裝置處的電壓變動中的至少一者來調(diào)整第一和第二偏置信號。在一些方面，第一和第二電流鏡電路被配置成針對不同工藝角生成處于不同電平的第一和第二偏置信號。在一些方面，第一電流鏡電路具有至少2:1的傳遞比；而第二電流鏡電路具有至少3:1的傳遞比。在一些方面，該裝置進(jìn)一步包括電耦合至第一電流鏡電路以向第一電流鏡電路提供電源電壓的低壓差穩(wěn)壓器。在一些方面，該裝置進(jìn)一步包括采用第一晶體管和第二晶體管的延遲電路。

在一些方面，電壓跟隨器電路包括第一晶體管以提供第一電壓。在一些方面，第一電流鏡電路包括：第二晶體管，用于向第一晶體管提供第一電流信號；以及電耦合至第二晶體管以向第一晶體管提供第一偏置信號的第三晶體管。在一些方面，第二電流鏡電路包括：第四晶體管，用于接收來自第一晶體管的第一電壓；以及電耦合至第四晶體管以提供第二偏置信號的第五晶體管。

本公開的進(jìn)一步的方面提供一種裝置，其包括：前饋偏置信號生成器，用于生成多個偏置信號；以及包括多個晶體管的電路，每個晶體管包括電耦合至該前饋偏置信號生成器以接收這些偏置信號中的相應(yīng)一個偏置信號的體偏置端子。

本公開的更進(jìn)一步的方面提供一種用于生成多個前饋偏置信號；以及基于這些前饋偏置信號來調(diào)整多個晶體管的多個體偏置的方法。

本公開的附加方面提供一種裝備，其包括：用于生成多個前饋偏置信號的裝置；以及用于基于這些前饋偏置信號來調(diào)整多個晶體管的多個體偏置的裝置。

以下是與以上裝備和方法有關(guān)的本公開的其它方面的示例。在一些方面，這些偏置信號包括第一偏置信號和第二偏置信號；這些晶體管包括第一晶體管和第二晶體管；第一晶體管是p溝道晶體管且包括第一體偏置端子以接收第一偏置信號；而第二晶體管是n溝道晶體管且包括第二體偏置端子以接收第二偏置信號。在一些方面，該電路是被配置成基于偏置信號來延遲輸入信號的的延遲電路。在一些方面，前饋偏置信號生成器包括電流鏡電路系統(tǒng)以生成偏置信號。在一些方面，該前饋偏置信號生成器包括：第一電流鏡電路，用于生成這些偏置信號中的第一偏置信號；和第二電流鏡電路，用于生成這些偏置信號中的第二偏置信號。在一些方面，該前饋偏置信號生成器進(jìn)一步包括電壓跟隨器電路，用于將第一電流鏡電路電耦合至第二電流鏡電路。在一些方面，該裝置是收發(fā)機。

本公開的進(jìn)一步的方面提供一種裝置，其包括：第一對柵極耦合晶體管，用于基于第一電流信號來生成第一偏置信號；電耦合至第一對柵極耦合晶體管以基于第一偏置信號來生成第一電壓的第一晶體管；以及電耦合至第一晶體管的第二對柵極耦合晶體管，用基于第一電壓來生成第二偏置信號。

以下是與以上裝置有關(guān)的本公開的其它方面的示例。在一些方面，第一對柵極耦合晶體管包括：第二晶體管，其包括第一漏極端子以提供第一電流信號；以及第三晶體管，其包括第二漏極端子以提供第一偏置信號。在一些方面，第二對柵極耦合晶體管包括第四晶體管，其包括電耦合至第一晶體管以接收第一電壓的第一柵極端子；第二對柵極耦合晶體管包括第五晶體管，其包括電耦合至第一柵極端子的第二柵極端子；且第五晶體管包括第三漏極端子以提供第二偏置信號。

在一些方面，第一晶體管包括：電耦合至第一對柵極耦合晶體管以接收第一電流信號的第一漏極端子；電耦合至第一對柵極耦合晶體管以接收第一偏置信號的第一柵極端子；以及電耦合至第二對柵極耦合晶體管以提供第一電壓信號的第一源極端子。

在一些方面，第一對柵極耦合晶體管包括第二晶體管和第三晶體管；第二晶體管包括第二柵極端子、第二源極端子和第二漏極端子；而第三晶體管包括第三柵極端子、第三源極端子和第三漏極端子；第二源極端子和第三源極端子被電耦合至電源電壓源；第二柵極端子被電耦合至第三柵極端子和第二漏極端子；第二漏極端子被電耦合至第一漏極端子以向第一晶體管提供第一電流信號；以及第三漏極端子被電耦合至第一柵極端子以向第一晶體管提供第一偏置信號。

在一些方面，第二對柵極耦合晶體管包括第二晶體管和第三晶體管；第二晶體管包括第二柵極端子、第二源極端子和第二漏極端子；而第三晶體管包括第三柵極端子、第三源極端子和第三漏極端子；第二源極端子和第三源極端子被電耦合；第二柵極端子被電耦合至第三柵極端子和第二漏極端子；第一源極端子被電耦合至第二漏極端子以向第二晶體管提供第一電壓；以及第三漏極端子被電耦合至第四晶體管以提供第二偏置信號。

本公開的這些和其他方面將在閱覽以下詳細(xì)描述后將得到更全面的理解。在結(jié)合附圖研讀了下文對本公開的具體實現(xiàn)的描述之后，本公開的其他方面、特征和實現(xiàn)對于本領(lǐng)域普通技術(shù)人員將是明顯的。盡管本公開的特征在以下可能是針對某些實現(xiàn)和附圖來討論的，但本公開的所有實現(xiàn)可包括本文所討論的有利特征中的一個或多個。換言之，盡管可能討論了一個或多個實現(xiàn)具有某些有利特征，但也可以根據(jù)本文討論的本公開的各種實現(xiàn)使用此類特征中的一個或多個特征。以類似方式，盡管示例性實現(xiàn)在下文可能是作為設(shè)備、系統(tǒng)或方法實現(xiàn)進(jìn)行討論的，但是應(yīng)該理解，此類實現(xiàn)可以在各種設(shè)備、系統(tǒng)、和方法中實現(xiàn)。

附圖簡述

圖1是解說常規(guī)延遲電路的示例的電路圖。

圖2是解說常規(guī)延遲電路的另一示例的電路圖。

圖3是解說根據(jù)本公開的一些方面的前饋偏置補償電路的示例的框圖。

圖4是解說根據(jù)本公開的一些方面的前饋偏置補償電路的示例的電路圖。

圖5是解說根據(jù)本公開的一些方面的前饋偏置信號生成器的示例的電路圖。

圖6是解說根據(jù)本公開的一些方面的包括低壓差穩(wěn)壓器的前饋偏置信號生成器的示例的電路圖。

圖7是解說根據(jù)本公開的一些方面的前饋偏置信號生成器的示例中的功能塊的電路圖。

圖8是解說根據(jù)本公開的一些方面的前饋偏置信號生成器的示例中的電流比的電路圖。

圖9是解說根據(jù)本公開的一些方面的包括n級延遲電路的前饋補償電路的示例的電路圖。

圖10是解說了根據(jù)本公開的一些方面的采用延遲塊的通信設(shè)備的示例的框圖。

圖11是解說根據(jù)本公開的一些方面的前饋偏置補償電路的示例的樣本組件的框圖。

圖12是解說根據(jù)本公開的一些方面的偏置信號生成方法的示例的流程圖。

圖13是解說根據(jù)本公開的一些方面的前饋偏置補償方法的示例的流程圖。

圖14是解說根據(jù)本公開的一些方面的前饋偏置補償電路的另一示例的樣本組件的框圖。

圖15是解說根據(jù)本公開的一些方面的前饋偏置補償方法的示例的流程圖。

圖16是解說根據(jù)本公開的一些方面的前饋偏置補償方法的示例的附加方面的流程圖。

詳細(xì)描述

以下結(jié)合附圖闡述的詳細(xì)描述旨在作為各種配置的描述，而無意表示可實踐本文所描述的概念的僅有配置。本詳細(xì)描述包括具體細(xì)節(jié)以提供對各種概念的透徹理解。然而，對于本領(lǐng)域技術(shù)人員將顯而易見的是，沒有這些具體細(xì)節(jié)也可實踐這些概念。在一些實例中，以框圖形式示出眾所周知的結(jié)構(gòu)和組件以便避免淡化此類概念。

圖3以簡化的方式解說了采用前饋偏置補償以補償電子電路302中PVT變動的電路300。前饋偏置信號生成器304生成控制電子電路302的諸晶體管310的體偏置端子308的偏置信號306。

在電路300由于制造工藝或由于操作條件而經(jīng)受PVT變動的情況下，在操作期間，前饋偏置信號生成器304以減輕PVT變動對晶體管310的操作的影響的方式來生成偏置信號306。例如，晶體管310將對輸入信號312施加延遲，藉此相應(yīng)的輸出信號314將相對于輸入信號312在時間上被延遲。如果在制造期間，諸晶體管310的不同物理實現(xiàn)經(jīng)受不同的工藝變動(例如，不同的半導(dǎo)體摻雜濃度)，則諸晶體管310的不同物理實現(xiàn)可具有不同的延遲特性。類似地，如果諸晶體管310的給定物理實現(xiàn)在一段時間上經(jīng)受不同的溫度和/或不同的電源電壓，則諸晶體管310在該時間段上可具有不同的延遲特性。

電子電路302和前饋偏置信號生成器304被一起制造(例如，在相同的集成電路管芯上)，并經(jīng)受相同的溫度和電壓操作條件。相應(yīng)地，前饋偏置信號生成器304經(jīng)受與晶體管310所經(jīng)受的相同的PVT變動。在有通常將引起由晶體管310所施予的延遲上的增加的PVT變動的情況下，前饋偏置信號生成器304以減少該延遲的方式來生成偏置信號306。相反地，在有通常將引起由晶體管310所施予的延遲上的減小的PVT變動的情況下，前饋偏置信號生成器304以增加該延遲的方式來生成偏置信號306。因此，通過使用前饋偏置信號306來保持由晶體管310施予的延遲相對恒定。

有利地，電路300不采用反饋環(huán)路來進(jìn)行PVT補償。相應(yīng)地，電路300是經(jīng)PVT補償?shù)?，但是并不遭受與反饋環(huán)路相關(guān)聯(lián)的相對較慢的導(dǎo)通和關(guān)斷時間以及相對高的功耗。此外，如下述更詳細(xì)地討論的，在操作期間，前饋偏置信號生成器304能以消耗非常低的功率的方式來被實現(xiàn)。因此，前饋偏置信號生成器304可簡單地保持被通電，即使它被用于偏置被上電或下電的電路。此外，前饋偏置信號生成器304生成處于真數(shù)字邏輯電平的信號。相應(yīng)地，與一些常規(guī)的PCT補償電路不同的是，該前饋偏置信號生成器304可被用在數(shù)字邏輯實現(xiàn)中。此外，前饋偏置信號生成器304不使用校準(zhǔn)來確保生成恰適的偏置信號。相應(yīng)地，前饋偏置信號生成器304可準(zhǔn)確地跟蹤PVT上的變動，而沒有與常規(guī)設(shè)計相關(guān)聯(lián)的等待時間、功耗、以及信令問題。

圖4在電路級解說了采用前饋偏置補償來補償電子電路402中的PVT上的變動的電路400的示例。電子電路402是圖3的電子電路302的示例。類似地，前饋偏置信號生成器404是圖3的前饋偏置信號生成器304的示例。

在圖4的示例中，前饋偏置信號生成器404生成第一偏置信號Vbp和第二偏置信號Vbn。值得注意的是，前饋偏置信號生成器404在不使用到電子電路402的反饋環(huán)路的情況下，生成第一和第二偏置信號Vbp和Vbn。

在這一經(jīng)簡化的示例中，電子電路402包括第一晶體管M8和第二晶體管M9。第一和第二晶體管M8和M9形成延遲輸入信號IN以提供經(jīng)延遲輸出信號OUT的延遲單元。如下文所討論的，電路(諸如電子電路402)在其他實現(xiàn)中可包括附加晶體管(例如，以提供附加延遲單元)。

第一和第二偏置信號Vbp和Vbn控制第一和第二晶體管M8和M9所施予輸入信號IN的延遲。為這一目的，第一偏置信號Vbp被耦合至第一晶體管M8的第一體偏置端子406，而第二偏置信號Vbn被耦合至第二晶體管M9的第二體偏置端子408。

因為第一晶體管M8是p溝道(PMOS)設(shè)備，所以第一偏置信號Vbp的值的增大(例如，更接近于正電源電壓Vdd的值)使第一晶體管M8施予輸入信號IN的延遲增大。例如，在存在較高體偏置電壓的情況下，在第一晶體管M8的柵極處需要較大的閾值電壓Vth以導(dǎo)通第一晶體管M8。因此，與偏置體電壓是否較低的情形相比，如果有較高的偏置體電壓，則第一晶體管M8將不會如此快地導(dǎo)通。

相反地，第一偏置信號Vbp的值的減小(例如，更接近于負(fù)電源電壓或接地Vss的值)使第一晶體管M8施予輸入信號IN的延遲減小。例如，在存在較低體偏置電壓的情況下，在第一晶體管M8的柵極處需要較小的閾值電壓Vth以導(dǎo)通第一晶體管M8。因此，與偏置體電壓是否較高的情形相比，如果有較低的偏置體電壓，則第一晶體管M8將更快地導(dǎo)通。

因為第二晶體管M9是n溝道(NMOS)設(shè)備，所以第二偏置信號Vbp的值的增大(例如，更接近于正電源電壓Vdd的值)使第二晶體管M9施予輸入信號IN的延遲減小。例如，在存在較高體偏置電壓的情況下，在第二晶體管M9的柵極處可以需要較小的閾值電壓Vth以導(dǎo)通第二晶體管M9。因此，與偏置體電壓是否較低的情形相比，如果有較高的偏置體電壓，則第二晶體管M9將更快地導(dǎo)通。

相反地，第二偏置信號Vbn的值的減小(例如，更接近于負(fù)電源電壓或接地Vss的值)使第二晶體管M9施予輸入信號IN的延遲增大。例如，在存在較低體偏置電壓的情況下，在第二晶體管M9的柵極處需要更大的閾值電壓Vth以導(dǎo)通第二晶體管M9。因此，與偏置體電壓是否較高的情形相比，如果有較低的偏置體電壓，則第二晶體管M9將不會如此快地導(dǎo)通。

表1解說了在五個標(biāo)準(zhǔn)角條件下由前饋偏置信號生成器404生成的偏置信號值的示例。這些角涉及典型(T)遷移(對于電子或電子空穴)、快(F)遷移和慢(S)遷移。通常，不同的遷移是由于導(dǎo)致不同管芯有不同摻雜濃度的工藝變動所致。對CMOS電路而言，對于p溝道器件(PMOS)和n溝道器件(NMOS)兩者來考慮這些角。在五個標(biāo)準(zhǔn)角條件TT、SS、FF、SF和FS中，第一個字母對應(yīng)于n溝道器件而第二個字母對應(yīng)于p溝道設(shè)備。因此，SF對應(yīng)于n溝道器件的慢遷移和p溝道器件的快遷移，而FS對應(yīng)于n溝道器件的快遷移和p溝道器件的慢遷移。

表1

如表1所指示的，對于典型角TT而言，在這一示例中第一偏置信號Vbp被設(shè)為0.7V而第二偏置信號Vbn被設(shè)為0.5V。對SS角而言，第一偏置信號Vbp從典型情形被降低至0.3V而第二偏置信號Vbn從典型情況被提升至0.7V，以減少第一和第二晶體管M8和M9(圖4的示例中的延遲單元)兩者的延遲。對于FF角而言，第一偏置信號Vbp從典型情形被提升至1.5V而第二偏置信號Vbn從典型情形被降低至0.1V，以增大第一和第二晶體管M8和M9兩者的延遲。對于SF角而言，第一偏置信號Vbp從典型情形被降低至0.6V而第二偏置信號Vbn從典型情形被降低至0.4V，以增大第一晶體管M8的延遲并減小第二晶體管M9的延遲。對于FS角而言，第一偏置信號Vbp被保持在與典型情形相同的0.7V而第二偏置信號Vbn從典型情況被降低至0.3V，以減小第一晶體管M8的延遲并增大第二晶體管M9的延遲。

表1還解說了根據(jù)本文的教導(dǎo)針對不具有PVT跟蹤的常規(guī)延遲單元和使用PVT跟蹤的延遲單元的模擬延遲。此處，可以看出，常規(guī)延遲單元相對于TT具有在30％數(shù)量級的延遲變動。與之形成對比的是，具有PVT跟蹤的延遲單元相對于TT具有在3％數(shù)量級的延遲變動。

將結(jié)合圖5來描述前饋偏置信號生成器404的操作。前饋偏置信號生成器404包括第一晶體管M14、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6和第七晶體管M7。第二和第七晶體管M2和M7被配置為電阻器。第五晶體管M5的漏極處的電壓Vp由緩沖器502緩沖以提供第一偏置信號Vbp。第六晶體管M6的漏極處的電壓Vn由緩沖器504緩沖以提供第一偏置信號Vbp。

如上文所討論的，前饋偏置信號生成器404以對五個MOSFET角TT、SS、FF、SF和FS敏感的方式來生成第一和第二偏置信號Vbp和Vbn。

例如，與典型角(TT)相比，在慢角(SS)處，所有晶體管M1-M7的閾值電壓(Vth)較高而所有晶體管M1-M7的跨導(dǎo)(gm)較低。因此，在這種情形中，偏置核心中的電流I1非常小(例如，小于100nA)。因為第三晶體管M3將處在電壓Vd2處的低電壓電平耦合至電壓Vd1，所以在這種條件下，第三晶體管還迫使核心電流I1為低。因此，與典型角相比，較低的第一偏置信號Vbp是由于低電流I2穿過第二晶體管M2的電阻而被生成。Vp處的低電壓電平經(jīng)由第三晶體管M3被耦合至Vd1。因此，在第六晶體管M6的柵極處給定了低Vd1的情況下，電流I4將也為低。因此，與典型角相比，較高的第二偏置信號Vbn是由于低電流I4穿過第七晶體管M7的電阻而在慢角處被生成。

與典型角(TT)相比，在快角(FF)處，所有晶體管M1-M7的閾值電壓(Vth)較低而所有晶體管M1-M7的跨導(dǎo)(gm)較高。因此，在這種情形中，由于相對較高的電壓被應(yīng)用于第一晶體管M1的相對較小的電阻，故而偏置核心電流I1較高(例如，在5uA-15uA的數(shù)量級)。因此，與典型角相比，由于較高電流I2穿過第二晶體管M2的電阻，故而生成較高的第一偏置信號Vbp。Vp處的高電壓電平經(jīng)由第三晶體管M3被耦合至Vd1。因此，在第六晶體管M6的柵極處給定了高電平的電壓Vd1的情況下，電流I4將也為較高。因此，與典型角相比，由于高電流I4穿過第七晶體管M7的電阻，故而在快角處生成較低的第二偏置信號Vbn。

現(xiàn)在參照圖6，在一些實現(xiàn)中，前饋偏置信號生成器600包括低壓差(LDO)穩(wěn)壓器602。例如，在一些情境中，電源電壓Vdd(圖5)可變動大于15％。由于偏置核心(例如，包括第一到第五晶體管M1-M5)對電源電壓上的變動敏感，因此LDO穩(wěn)壓器602被用于減少偏置核心的電源變動。

LDO穩(wěn)壓器602由偏置信號Vbias 604控制。例如，偏置信號Vbias 604可由相對精確的電壓源來設(shè)置。LDO穩(wěn)壓器602基于偏置信號Vbias 604的電平來在某一電平生成經(jīng)穩(wěn)壓的正電源電壓Vdd_LDO。LDO穩(wěn)壓器602具有相對較高的輸入阻抗和相對較低的輸出阻抗。以此方式，不管在不同的角條件下該前饋偏置信號生成器600的電流汲取(例如，電流I1和I2)上的變動如何，LDO穩(wěn)壓器602可在相對恒定的電壓電平提供電源電壓Vdd_LDO。在一些實現(xiàn)中，LDO穩(wěn)壓器602采用運算放大器(OP amp)以供提供電源電壓Vdd_LDO。

圖7解說了根據(jù)本文的教導(dǎo)構(gòu)造的前饋偏置信號生成器700的若干功能塊。如第一虛線框702所指示的，第三晶體管M3用作電壓跟隨器。亦即，第三晶體管M3確保電壓Vd1緊隨電壓Vp。因此，第三晶體管M3幫助維持第一和第二偏置信號Vbp和Vbn。

如第二虛線框704所指示的，第四和第五晶體管M4和M5處于電流鏡配置。因此，穿過第五晶體管M5的電流I2基于穿過第四晶體管M4的電流I1。即，電流I2的幅值取決于電流I1的幅值和框704的電流鏡的傳遞比(電流增益)。在一些實現(xiàn)中，框704的電流鏡的傳遞比大于2(例如，3)以確保在快角條件期間電壓Vp足夠高。

如第三虛線框706所指示的，第一和第六晶體管M1和M6處于電流鏡配置。通過第六晶體管M6的電流I4基于通過過第一晶體管M1的電流I3。因此，電流I4的幅值取決于電流I3的幅值以及框706的電流鏡的傳遞比。在一些實現(xiàn)中，框706的電流鏡的傳遞比大于3(例如，4)以確保在慢角條件期間電壓Vn足夠高。

圖8解說了前饋偏置信號生成器800中的晶體管尺寸制定的示例。前饋偏置信號生成器800的晶體管的尺寸被制定成為這些電流鏡提供期望的傳遞比以及為第二和第七晶體管M2和M7提供期望的電阻值。根據(jù)溝道寬度比溝道長度來制定晶體管的尺寸。因此，尺寸100n/100n(即，100納米比100納米)指示該溝道的長度和寬度相等。一般而言，對于給定的漏極到源極電壓(Vds)，較寬的晶體管(即，具有較大的相對寬度的晶體管)傳導(dǎo)導(dǎo)更多的電流。

如圖8中所指示的，第五晶體管M5是第四晶體管M4的3倍寬。因此，由第四和第五晶體管M4和M5形成的電流鏡具有3:1的傳遞比。因此，電流I2將大約是電流I1的三倍大。

第六晶體管M6是第一晶體管M1的四倍寬。因此，由第一和第六晶體管M1和M6形成的電流鏡具有4:1的傳遞比。因此，電流I4將是電流I3的四倍大。

第二晶體管M2具有非常窄的溝道(寬度＝1/10長度)。因此，第二晶體管M2具有非常的電阻(例如，大于100kΩ)。與之形成對比的是，第七晶體管M7具有較寬的溝道(寬度＝30/8倍長度)。因此，第七晶體管M7具有比第二晶體管M2低得多的電阻。

如上文所提及的，一些類型的延遲電路包括多個延遲單元。圖9解說了包括n級延遲電路902的前饋補償電路900。例如，延遲電路902可通過選擇性地使用一個或多個延遲單元來提供可編程延遲。此處，延遲單元包括PMOS和NMOS晶體管對。因此，延遲電路902包括第一延遲單元904A直到第n延遲單元904N。

如圖9中所指示的，偏置信號驅(qū)動所有延遲單元晶體管的體偏置端子。具體地，第一偏置信號Vbp驅(qū)動每個PMOS晶體管的體偏置端子，而第二偏置信號Vbn驅(qū)動每個NMOS晶體管的體偏置端子。相應(yīng)地，延遲電路的所有延遲單元得到針對PVT上的變動的補償。

可在各種電子電路和應(yīng)用中采用本文所教導(dǎo)的前饋偏置補償。圖10解說了通信設(shè)備1002納入包括這種前饋偏置補償?shù)难舆t塊1004的示例。通信設(shè)備1002包括經(jīng)由信令總線1012耦合的處理器1006、存儲器1008和收發(fā)機1010。收發(fā)機1010經(jīng)由至少一個天線1016傳送和接收射頻(RF)信號。例如，在一些實現(xiàn)中，收發(fā)機1010是用于高速移動數(shù)據(jù)通信的n相收發(fā)機。相應(yīng)地，由收發(fā)機1010處理的信號可遭受來自RF信道和/或來自收發(fā)機1010的前端模擬電路系統(tǒng)的大偏斜。

通過將如本文所教導(dǎo)的前饋偏置補償納入到延遲塊1004中，即使面對PVT變動，也可施予這些信號非常精確的延遲(例如，以捕獲定時)。因此，在溫度或電源電壓隨時間改變的情況下，延遲塊1004可對輸入至延遲塊1004的信號施予恒定的延遲。

再者，值得注意的是，工藝變動表現(xiàn)為在不同的延遲塊(例如，在不同的集成電路)中有不同延遲。本文中的教導(dǎo)使得單個電路設(shè)計能夠被用于針對工藝變動的自動補償，以使得即使因為制造工藝中的變動導(dǎo)致這些電路可能在不同的角(或非角)條件操作，不同的延遲塊仍將提供相當(dāng)?shù)难舆t。

現(xiàn)在轉(zhuǎn)到圖11，示出了解說根據(jù)本公開的至少一個示例的裝置1100的組件選集的框圖。裝置1100包括穩(wěn)壓器1102，其被配置成向第一電流鏡電路1106提供電源電壓1104。在一些實施例中，穩(wěn)壓器1102采用圖6的LDO穩(wěn)壓器602的形式。

第一電流鏡電路1106提供第一電流信號1108和第一偏置信號1110。在一些實現(xiàn)中，第一電流鏡電路1106采用由圖7的框704代表的電流鏡的形式。

電壓跟隨器電路1112基于第一偏置信號1110并在一些方面基于第一電流信號1108來生成第一電壓1114。在一些實現(xiàn)中，電壓跟隨器電路1112采用由圖7的框702代表的電壓跟隨器的形式。

第二電流鏡電路1116基于第一電壓1114來生成第二偏置信號1118。在一些實現(xiàn)中，第二電流鏡電路1116采用由圖7的框706代表的電流鏡的形式。

延遲電路1120包括第一體偏置電路1122(例如，晶體管)和第二體偏置電路1124(例如，晶體管)。第一體偏置電路1122處的偏置由第一偏置信號1110來控制。第二體偏置電路1124處的偏置由第二偏置信號1118來控制。在一些實現(xiàn)中，延遲電路1120采用圖9的延遲電路902的形式。在一些實現(xiàn)中，第一和第二體偏置電路1122和1124采用圖9的延遲單元904A-904N的形式。

圖12解說了根據(jù)本公開的一些方面的用于生成偏置信號的過程1200。過程1200可發(fā)生在偏置信號生成器304(圖3)內(nèi)，偏置信號生成器304可位于收發(fā)機或某種其他合適的裝置中。當(dāng)然，在本公開的范圍內(nèi)的各個方面中，過程1200可由能夠支持偏置操作的任何合適的裝置來實現(xiàn)。

在框1202，基于第一電流信號來生成第一前饋偏置信號。例如，參照圖5，可至少部分地基于電流I1來生成信號Vp。

在框1204，基于第一前饋偏置信號來生成第一電壓。例如，參照圖5，可至少部分地基于信號Vp來生成信號Vd1。

在框1206，基于第一電壓來生成第二前饋偏置信號。例如，參照圖5，可至少部分地基于電壓Vd1來生成信號Vn。

圖13解說了根據(jù)本公開的一些方面的用于基于在圖12處生成的偏置信號來延遲信號的過程1300。過程1300可發(fā)生在補償電路300(圖3)內(nèi)，該補償電路300可位于收發(fā)機或某種其他合適的裝置中。當(dāng)然，在本公開的范圍內(nèi)的各個方面，過程1300可由能夠支持偏置操作的任何合適的裝置來實現(xiàn)。

在框1302，提供低壓差經(jīng)穩(wěn)壓電源電壓。例如，參照圖6，LDO穩(wěn)壓器602可生成Vdd-LDO。

在框1304，生成第一和第二前饋偏置信號?？?304的操作相當(dāng)于圖12的操作。

在框1306，基于第一和第二前饋偏置信號來調(diào)整第一和第二體偏置。例如，參照圖4，第一和第二偏置信號Vbp和Vbn可分別控制在第一和第二體偏置端子406和408處的偏置。

在框1308，基于第一和第二前饋信號來延遲信號。例如，參照圖4，由電路402施予輸入信號IN以生成輸出信號OUT的延遲量可取決于在第一和第二體偏置端子406和408處的基于第一和第二偏置信號Vbp和Vbn的偏置。

現(xiàn)在轉(zhuǎn)向圖14，示出了解說根據(jù)本公開的至少一個示例的裝置1400的組件選集的框圖。裝置1400包括生成多個偏置信號1404的前饋偏置信號生成器1402。在一些實現(xiàn)中，前饋偏置信號生成器1402采用圖6的前饋偏置信號生成器600的形式。裝置1400還包括具有晶體管體偏置調(diào)整組件1408(例如，晶體管)的延遲電路1406。在一些實現(xiàn)中，延遲電路1406采用圖9的延遲電路902的形式。在一些實現(xiàn)中，晶體管體偏置調(diào)整組件1408采用為圖9的延遲單元904A-904N的形式。

圖15解說了根據(jù)本公開的一些方面的用于偏置補償?shù)倪^程1500。過程1500可發(fā)生在補償電路300(圖3)內(nèi)，該補償電路300可位于收發(fā)機或某種其他合適的裝置中。當(dāng)然，在本公開的范圍內(nèi)的各個方面中，過程1500可由能夠支持偏置操作的任何合適的裝置來實現(xiàn)。

在框1502，生成前饋偏置信號。例如，框1502的操作可對應(yīng)于圖12的操作。

在一些方面，前饋偏置信號的生成包括響應(yīng)于溫度變動或電壓變動中的至少一者而調(diào)整前饋偏置信號。例如，溫度改變可減少通過延遲電路的延遲(例如，由于載流子遷移率的增加)。相應(yīng)地，響應(yīng)于溫度的改變(例如，響應(yīng)于載流子遷移率的增加)，前饋偏置信號生成器可自動調(diào)整第一和第二偏置信號Vbp和Vbn的值(例如，在以上所討論的方向上)以增大通過延遲電路的延遲并且藉此保持恒定延遲。作為另一示例，電源電壓的改變可減少通過延遲電路的延遲(例如，由于載流子遷移率的增加)。因此，響應(yīng)于電源電壓的改變(例如，響應(yīng)于載流子遷移率的增加)，前饋偏置信號生成器可自動調(diào)整第一和第二偏置信號Vbp和Vbn的值(例如，在以上所討論的方向上)以增大通過延遲電路的延遲并且由此保持恒定延遲。

在框1504，基于這些前饋偏置信號來調(diào)整多個晶體管的體偏置。例如，參照圖4，第一和第二偏置信號Vbp和Vbn可分別控制在第一和第二體偏置端子406和408處的偏置。

圖16解說了根據(jù)本公開的一些方面的用于延遲信號的過程1600。過程1600可發(fā)生在補償電路300(圖3)內(nèi)，該補償電路300可位于收發(fā)機或某種其他合適的裝置中。當(dāng)然，在本公開的范圍內(nèi)的各個方面中，過程1600可由能夠支持偏置操作的任何合適的裝置來實現(xiàn)。

在框1602，基于第一經(jīng)鏡像電流來生成第一前饋偏置信號。例如，參照圖5，可至少部分地基于關(guān)于電流I1鏡像的電流I2來生成信號Vp。

在框1604，基于第一經(jīng)鏡像電流來生成第一電壓。例如，參照圖5，可至少部分地基于信號Vp來生成信號Vd1，信號Vp至少部分地基于電流I2。

在框1606，基于第一電壓和第二經(jīng)鏡像電流來生成第二前饋偏置信號。例如，參照圖5，可至少部分地基于電壓Vd1以及基于關(guān)于電流I3鏡像的電流I4來生成信號Vn。

在框1608，基于第一和第二前饋偏置信號來調(diào)整多個晶體管的體偏置。例如，參照圖4，第一和第二偏置信號Vbp和Vbn可分別控制在第一和第二體偏置端子406和408處的偏置。

在框1610，基于經(jīng)調(diào)整的體偏置來延遲輸入信號。例如，參照圖4，由電路402施予輸入信號IN以生成輸出信號OUT的延遲量可取決于在第一和第二體偏置端子406和408處的基于第一和第二偏置信號Vbp和Vbn的偏置。

附圖中解說的組件、步驟、特征和/或功能之中的一個或多個可以被重新編排和/或組合成單個組件、步驟、特征或功能，或可以實施在數(shù)個組件、步驟或功能中。還可添加附加的元件、組件、步驟、和/或功能而不會脫離本文中所公開的新穎特征。各附圖中所解說的裝置、設(shè)備和/或組件可以被配置成執(zhí)行本文所描述的一個或多個方法、特征、或步驟。本文中描述的新穎算法還可以高效地實現(xiàn)在軟件中和/或嵌入到硬件中。

應(yīng)該理解，所公開的方法中各步驟的具體次序或階層是示例性過程的解說?；谠O(shè)計偏好，應(yīng)該理解，可以重新編排這些方法中各步驟的具體次序或階層。所附方法權(quán)利要求以樣本次序呈現(xiàn)各種步驟的要素，且并不意味著被限定于所呈現(xiàn)的具體次序或階層，除非在本文中有特別敘述。附加的元件、組件、步驟、和/或功能也可被添加或不被利用，而不會脫離本公開。

盡管本公開的特征可能已經(jīng)針對某些實現(xiàn)和附圖作了討論，但本公開的所有實現(xiàn)可包括本文所討論的有利特征中的一個或多個。換言之，盡管可能討論了一個或多個實現(xiàn)具有某些有利特征，但也可以根據(jù)本文中討論的各種實現(xiàn)中的任一實現(xiàn)來使用此類特征中的一個或多個。以類似方式，盡管示例實現(xiàn)在本文中可能是作為設(shè)備、系統(tǒng)或方法實現(xiàn)來進(jìn)行討論的，但是應(yīng)該理解，此類示例實現(xiàn)可以在各種設(shè)備、系統(tǒng)、和方法中實現(xiàn)。

另外，注意到至少一些實現(xiàn)是作為被描繪為流圖、流程圖、結(jié)構(gòu)圖、或框圖的過程來描述的。盡管流程圖可能會把諸操作描述為順序過程，但是這些操作中有許多操作能夠并行或并發(fā)地執(zhí)行。另外，這些操作的次序可被重新安排。過程在其操作完成時終止。在一些方面，過程可對應(yīng)于方法、函數(shù)、規(guī)程、子例程、子程序等。當(dāng)過程對應(yīng)于函數(shù)時，它的終止對應(yīng)于該函數(shù)返回調(diào)用方函數(shù)或主函數(shù)。本文中描述的各種方法中的一種或多種方法可部分地或全部地由可存儲在機器可讀、計算機可讀和/或處理器可讀存儲介質(zhì)中并由一個或多個處理器、機器和/或設(shè)備執(zhí)行的編程(例如，指令和/或數(shù)據(jù))來實現(xiàn)。

本領(lǐng)域技術(shù)人員將可進(jìn)一步領(lǐng)會，結(jié)合本文中公開的實現(xiàn)描述的各種解說性邏輯框、模塊、電路、和算法步驟可被實現(xiàn)為硬件、軟件、固件、中間件、微代碼、或其任何組合。為了清楚地解說這種可互換性，以上已經(jīng)以其功能性的形式一般地描述了各種解說性組件、框、模塊、電路和步驟。此類功能性是被實現(xiàn)為硬件還是軟件取決于具體應(yīng)用和施加于整體系統(tǒng)的設(shè)計約束。

在本公開內(nèi)，措辭“示例性”用于表示“用作示例、實例或解說”。本文中描述為“示例性”的任何實現(xiàn)或方面不必被解釋為優(yōu)于或勝過本公開的其他方面。同樣，術(shù)語“方面”不要求本公開的所有方面都包括所討論的特征、優(yōu)點或操作模式。術(shù)語“耦合”在本文中被用于指兩個對象之間的直接或間接耦合。例如，如果對象A物理地接觸對象B，且對象B接觸對象C，則對象A和C可仍被認(rèn)為是彼此耦合的——即便它們并非彼此直接物理接觸。例如，第一管芯可以在封裝中耦合至第二管芯，即便第一管芯從不直接與第二管芯物理接觸。術(shù)語“電路”和“電路系統(tǒng)”被寬泛地使用且意在包括電子器件和導(dǎo)體的硬件實現(xiàn)以及信息和指令的軟件實現(xiàn)兩者，這些電子器件和導(dǎo)體在被連接和配置時使得能執(zhí)行本公開中描述的功能而在電子電路的類型上沒有限制，這些信息和指令在由處理器執(zhí)行時使得能執(zhí)行本公開中描述的功能。

如本文所使用的，術(shù)語“確定”涵蓋各種各樣的動作。例如，“確定”可包括演算、計算、處理、推導(dǎo)、研究、查找(例如，在表、數(shù)據(jù)庫或其他數(shù)據(jù)結(jié)構(gòu)中查找)、查明、及類似動作。而且，“確定”可包括接收(例如接收信息)、訪問(例如訪問存儲器中的數(shù)據(jù))、及類似動作。同樣，“確定”還可包括解析、選擇、選取、建立、及類似動作。

提供先前描述是為了使本領(lǐng)域任何技術(shù)人員均能夠?qū)嵺`本文中所描述的各種方面。對這些方面的各種改動將容易為本領(lǐng)域技術(shù)人員所明白，并且在本文中所定義的普適原理可被應(yīng)用于其他方面。因此，權(quán)利要求并非旨在被限定于本文中所示出的各方面，而是應(yīng)被授予與權(quán)利要求的語言相一致的全部范圍，其中對要素的單數(shù)形式的引述并非旨在表示“有且僅有一個”——除非特別如此聲明，而是旨在表示“一個或多個”。除非特別另外聲明，否則術(shù)語“一些”指的是一個或多個。引述一列項目中的“至少一個”的短語是指這些項目的任何組合，包括單個成員。作為示例，“a,b或c中的至少一個”旨在包括：a；b；c；a和b；a和c；b和c；以及a、b和c。本公開通篇描述的各種方面的要素為本領(lǐng)域普通技術(shù)人員當(dāng)前或今后所知的所有結(jié)構(gòu)上和功能上的等效方案通過引述被明確納入于此，且旨在被權(quán)利要求所涵蓋。此外，本文中所公開的任何內(nèi)容都并非旨在貢獻(xiàn)給公眾，無論這樣的公開是否在權(quán)利要求書中被顯式地敘述。權(quán)利要求的任何要素都不應(yīng)當(dāng)在35U.S.C.§112第六款的規(guī)定下來解釋，除非該要素是使用措辭“用于......的裝置”來明確敘述的或者在方法權(quán)利要求情形中該要素是使用措辭“用于……的步驟”來敘述的。

相應(yīng)地，與本文中所描述的和附圖中所示的示例相關(guān)聯(lián)的各種特征可實現(xiàn)在不同示例和實現(xiàn)中而不會脫離本公開的范圍。因此，盡管某些具體構(gòu)造和安排已被描述并在附圖中示出，但此類實現(xiàn)僅是解說性的并且不限制本公開的范圍，因為對所描述的實現(xiàn)的各種其他添加和修改、以及刪除對于本領(lǐng)域普通技術(shù)人員而言將是明顯的。因此，本公開的范圍僅由所附權(quán)利要求的字面語言及其法律等效來確定。