背景技術(shù)：

諸如電壓調(diào)節(jié)器和dc到dc轉(zhuǎn)換器的開關(guān)電源通常包括通過脈寬調(diào)制的開關(guān)控制信號操作的一個或多個開關(guān)器件。各種轉(zhuǎn)換器包括根據(jù)互補pwm信號以交替方式切換的高側(cè)晶體管和低側(cè)晶體管。然而，同時閉合高側(cè)開關(guān)和低側(cè)開關(guān)兩者可能導(dǎo)致臨時短路情況，因此降低轉(zhuǎn)換器效率。因此，被稱為死區(qū)時間的延遲被引入到開關(guān)控制電路系統(tǒng)中以確保兩個開關(guān)不在同一時間被全部接通。然而，斷開一個開關(guān)和閉合另一個開關(guān)之間的顯著延遲也可能降低開關(guān)轉(zhuǎn)換器的效率。因此，開關(guān)轉(zhuǎn)換器死區(qū)時間的精確控制在實現(xiàn)高效率中是重要的，并且開關(guān)轉(zhuǎn)換器中的死區(qū)時間也影響操作頻率和可靠性。然而，工藝、電源電壓和溫度變化可能導(dǎo)致死區(qū)時間延遲的變化。通常通過使用電壓比較器電路將閾值電壓與由從電流源充電的電容器產(chǎn)生的斜坡信號進(jìn)行比較來建立死區(qū)時間延遲，并且已經(jīng)嘗試各種途徑來針對工藝、電壓和溫度變化補償電壓比較器、斜坡發(fā)生器和基準(zhǔn)電壓源。然而，降低現(xiàn)代計算機、智能手機、平板電腦和其他電子產(chǎn)品的轉(zhuǎn)換器輸出電平日益導(dǎo)致更高的轉(zhuǎn)換器開關(guān)頻率，例如，在1mhz的數(shù)量級上。增加的開關(guān)頻率減少轉(zhuǎn)換器開關(guān)的接通時間，并且因此需要更短的死區(qū)時間延遲值，并且因此工藝、電壓和溫度對死區(qū)時間延遲值的影響變得更加明顯。作為結(jié)果，與增加的轉(zhuǎn)換器開關(guān)頻率對應(yīng)的減少的接通時間要求比較器的響應(yīng)時間與將要實現(xiàn)的延遲的長度相比是非常小的。具體地，以1mhz處或1mhz之上操作要求時間延遲在幾納秒的數(shù)量級上，并且常規(guī)的電壓比較器電路具有通常在百納秒的數(shù)量級上的顯著的非零固有延遲或者響應(yīng)時間。可以使用快速響應(yīng)電壓比較器，但是這顯著地增加成本。因此，需要改善的死區(qū)時間延遲電路系統(tǒng)來提供短和精確的死區(qū)時間延遲值以促進(jìn)功率轉(zhuǎn)換器在工藝過、電壓和溫度中的變化上的有效操作。

技術(shù)實現(xiàn)要素：

本公開提供對工藝、電壓和溫度變化進(jìn)行補償?shù)膁c到dc轉(zhuǎn)換器電路和死區(qū)時間延遲電路系統(tǒng)實施例，其中級聯(lián)的cmos反相器電路與受控電源電壓一起使用以提供死區(qū)時間延遲，用于生成脈寬調(diào)制開關(guān)控制信號以操作高側(cè)開關(guān)和低側(cè)開關(guān)。第一反相器通過mos二極管(例如，二極管連接的mos晶體管)耦合到經(jīng)調(diào)節(jié)的電壓vreg或電路接地，并且mos電容器與第一反相器輸出端耦合以提供受控死區(qū)時間延遲，并且第二級聯(lián)cmos反相器由隨著溫度降低的經(jīng)補償?shù)碾妷汗╇娨宰鳛楸容^器操作。各種實施方式是可能的，并且經(jīng)補償?shù)姆聪嗥麟娫措妷航鉀Q溫度補償，而工藝變化通過使用mos二極管和mos電容器來補償，而電源變化通過使用第一反相器的局部調(diào)節(jié)的電源電壓來補償。此外，cmos反相器電路系統(tǒng)的使用在不增加與超快響應(yīng)時間電壓比較器和相關(guān)聯(lián)的斜坡發(fā)生器和閾值電壓電路系統(tǒng)相關(guān)聯(lián)的成本和復(fù)雜性的情況下提供成本效益解決方案。

根據(jù)本公開的一個或多個方面提供一種延遲電路系統(tǒng)，其包括第一cmos反相器電路，該第一cmos反相器電路具有耦合在經(jīng)調(diào)節(jié)的電壓節(jié)點和第一反相器輸出節(jié)點之間的pmos晶體管，以及耦合在輸出節(jié)點和電路接地或其他恒定電壓節(jié)點之間的nmos晶體管。mos電容器被耦合在第一反相器輸出端與經(jīng)調(diào)節(jié)的電壓節(jié)點和恒定電壓節(jié)點中的一個之間，并且二極管連接的mos晶體管被耦合以在第一反相器電路與經(jīng)調(diào)節(jié)的電壓節(jié)點或恒定電壓節(jié)點中的任意一個之間提供阻抗，其中mos電容器和二極管連接的mos晶體管提供或建立第一反相器延遲。第二cmos反相器電路接收第一反相器輸出并且提供第二反相器輸出，其中第二反相器電路由第一經(jīng)補償?shù)碾妷汗?jié)點供電，該第一經(jīng)補償?shù)碾妷汗?jié)點具有隨著增加的溫度而降低的電壓。第二反相器電路的輸出被直接或間接地提供到由電源電壓供電的cmos輸出反相器電路，其中第二反相器作為比較器電路有效地操作以比較通過對mos電容器進(jìn)行充電或放電生成的斜坡電壓信號與由用于對第二反相器供電的經(jīng)補償?shù)碾妷航⒌拈撝怠?/p>

在某些實施例中，電源電壓節(jié)點大于在經(jīng)調(diào)節(jié)的電壓節(jié)點處的電壓，并且經(jīng)調(diào)節(jié)的電壓大于經(jīng)補償?shù)碾妷骸Ｔ谀承嵤├?，一個或多個中間cmos反相器可以被提供在第二反相器和輸出反相器之間以形成電平移位電路，其中(多個)中間反相器由隨著增加的溫度而降低的對應(yīng)的經(jīng)補償?shù)碾妷汗╇?。在某些實施例中，電源電路使用電流鏡電路為級聯(lián)的cmos反相器電路系統(tǒng)提供一個或多個經(jīng)補償?shù)碾妷阂约敖?jīng)調(diào)節(jié)的電壓，用于溫度、電壓和工藝補償。

根據(jù)本公開的進(jìn)一步的方面提供dc到dc轉(zhuǎn)換系統(tǒng)，該dc到dc轉(zhuǎn)換系統(tǒng)包括與開關(guān)節(jié)點耦合的高側(cè)開關(guān)器件和低側(cè)開關(guān)器件，以及用于根據(jù)對應(yīng)的輸入信號選擇性地將開關(guān)器件接通或切斷的對應(yīng)的高側(cè)驅(qū)動器電路和低側(cè)驅(qū)動器電路。脈寬調(diào)制(pwm)電路將高側(cè)pwm信號和低側(cè)pwm信號提供到對應(yīng)的高側(cè)延遲電路和低側(cè)延遲電路，其進(jìn)而向開關(guān)驅(qū)動器提供輸入信號。各個延遲電路包括從經(jīng)調(diào)節(jié)的電壓節(jié)點供電并且接收對應(yīng)的pwm信號的第一cmos反相器，以及在第一cmos反相器和經(jīng)調(diào)節(jié)的電壓節(jié)點或恒定電壓節(jié)點之間提供阻抗的二極管連接的mos晶體管，并且mos電容器與第一反相器輸出節(jié)點耦合。延遲電路還包括從經(jīng)補償?shù)碾妷汗?jié)點供電的第二cmos反相器和從電源電壓節(jié)點供電以便將高側(cè)輸入信號或低側(cè)輸入信號提供到對應(yīng)的驅(qū)動器電路的輸出cmos反相器。

根據(jù)本公開的進(jìn)一步的方面提供集成電路產(chǎn)品，該集成電路產(chǎn)品包括具有輸出端的pwm電路，該輸出端提供用于控制dc到dc轉(zhuǎn)換器開關(guān)的pwm信號，以及延遲電路，該延遲電路至少部分地根據(jù)pwm信號與非零溫度補償延遲提供驅(qū)動器輸入信號。該延遲電路包括從經(jīng)調(diào)節(jié)的電壓節(jié)點供電的第一cmos反相器、在第一反相器與經(jīng)調(diào)節(jié)的電壓節(jié)點或恒定電壓節(jié)點中的任意一個之間提供阻抗的mos二極管，和與第一反相器輸出耦合的mos電容器。該延遲電路還包括從隨著增加的溫度而降低的經(jīng)補償?shù)碾妷汗╇姷牡诙mos反相器，以及從電源電壓供電以至少部分地基于來自第二反相器輸出的信號提供驅(qū)動器輸入信號的輸出cmos反相器。

附圖說明

以下描述和附圖詳細(xì)闡述本公開的某些說明性實施方式，其指示本公開的各種原理可以被實施的若干方式。然而，所圖示說明的示例并不窮舉本公開的許多可能的實施例。當(dāng)連同附圖考慮時，本公開的其他目標(biāo)、優(yōu)勢和新穎性特征將在下列具體實施方式中被闡述，在附圖中：

圖1是說明具有高側(cè)開關(guān)驅(qū)動器和低側(cè)開關(guān)驅(qū)動器以及對應(yīng)的工藝、電壓和溫度補償死區(qū)時間延遲電路的dc到dc降壓轉(zhuǎn)換器系統(tǒng)的示意圖，該延遲電路包括級聯(lián)的cmos反相器電路，以及pmos二極管、pmos電容器和電平移位電路；

圖2是說明將經(jīng)調(diào)節(jié)的電壓和一個或多個經(jīng)補償?shù)碾妷禾峁┑綀D1的延遲電路的電源電路的示意圖；

圖3是說明圖1和圖2的電路中的電源電壓、經(jīng)調(diào)節(jié)的電壓以及溫度依賴補償電壓的圖形；

圖4是說明沒有電平移位電路的另一工藝、電壓和溫度補償死區(qū)時間延遲電路實施例的示意圖；

圖5是說明圖4的電路中的電源電壓、經(jīng)調(diào)節(jié)的電壓和溫度依賴補償電壓的圖形；

圖6是說明將經(jīng)調(diào)節(jié)的電壓和經(jīng)補償?shù)碾妷禾峁┑綀D4的延遲電路的另一個電源電路實施例的示意圖；以及

圖7是說明使用nmos二極管連接的晶體管和nmos電容器的進(jìn)一步的死區(qū)時間延遲電路實施例的示意圖。

具體實施方式

以下結(jié)合附圖描述一個或多個實施例或?qū)嵤┓绞?，其中相同的附圖標(biāo)記貫穿全文被用于指代相同的元件，并且其中各種特征件不必按比例繪制。

圖1說明dc到dc轉(zhuǎn)換系統(tǒng)100，其在輸入端子102處接收dc輸入電壓vin并且在輸出節(jié)點或端子104處向負(fù)載(未示出)提供經(jīng)調(diào)節(jié)的dc輸出電壓。系統(tǒng)100提供具有連接在輸入電壓節(jié)點102和開關(guān)節(jié)點sw之間的高側(cè)nmos晶體管開關(guān)器件mnh以及耦合在開關(guān)節(jié)點sw和恒定電壓節(jié)點(例如，電路接地)114之間的低側(cè)nmos開關(guān)mnl的降壓轉(zhuǎn)換器。在圖示說明的降壓轉(zhuǎn)換器示例中，輸出電感器l被連接在開關(guān)節(jié)點sw和輸出節(jié)點104之間，并且輸出電容c被連接在輸出節(jié)點104和恒定電壓節(jié)點114之間。盡管在降壓轉(zhuǎn)換器系統(tǒng)100的背景下進(jìn)行說明和描述，然而其他dc到dc轉(zhuǎn)換器拓?fù)浣Y(jié)構(gòu)可以包含本公開的各種概念，包括但不限于升壓轉(zhuǎn)換器、降壓/升壓轉(zhuǎn)換器、cuk轉(zhuǎn)換器等。此外，盡管圖示說明的轉(zhuǎn)換系統(tǒng)100包括高側(cè)驅(qū)動器電路和低側(cè)驅(qū)動器電路兩者，但可以采用本公開的各種延遲電路概念以便生成僅具有單個開關(guān)的開關(guān)功率轉(zhuǎn)換系統(tǒng)中的死區(qū)時間延遲。在圖示說明的示例中，高側(cè)驅(qū)動器電路106h提供開關(guān)控制信號以根據(jù)在驅(qū)動器電路輸入端112h處接收的高側(cè)輸入信號drvh來操作高側(cè)開關(guān)mnh，并且低側(cè)驅(qū)動器電路106l提供開關(guān)控制信號以根據(jù)在節(jié)點112l處的低側(cè)輸入信號drvl來操作低側(cè)開關(guān)mnh以便選擇性地將低側(cè)開關(guān)器件mnl接通或切斷。

pwm電路108在對應(yīng)的輸出端108h和108l處提供用于控制高側(cè)開關(guān)和低側(cè)開關(guān)的高側(cè)pwm信號pwmh和低側(cè)pwm信號pwml，并且可以采用任意合適的閉環(huán)或基于反饋的調(diào)節(jié)技術(shù)來調(diào)制開關(guān)節(jié)點sw處的電壓，以便通過改變pwm信號pwmh和pwml的脈寬或占空比來控制輸出節(jié)點104處的電壓。如圖1進(jìn)一步示出的，系統(tǒng)100包括高側(cè)死區(qū)時間延遲電路110h和低側(cè)死區(qū)時間延遲電路110l，其分別接收pwm信號pwmh和pwml并且在節(jié)點112h和112l處提供具有非零工藝、電壓和溫度補償延遲的驅(qū)動器輸入信號drvh和drvl。在某些實施方式中，pwm電路108和延遲電路110被提供為單個集成電路產(chǎn)品，諸如pwm控制器ic，其中用于連接到外部驅(qū)動器電路106或者驅(qū)動器電路系統(tǒng)106h和106l的合適的端子可以被并入到ic中。各種實施例還可以包括一體的高側(cè)開關(guān)mnh和低側(cè)開關(guān)mnl和/或一體的輸出電感器l。

延遲電路110h和110l中的每一個包括一系列級聯(lián)連接的cmos反相器120、130、140、150和160，并且每個反相器包括pmos晶體管以及nmos晶體管，該pmos晶體管具有與正電壓耦合(例如，直接或間接連接)的源極端子和與反相器輸出節(jié)點耦合的漏極端子，nmos晶體管具有耦合到反相器輸出端的漏極和與恒定電壓節(jié)點114耦合的源極。各個cmos反相器還包括與pmos晶體管和nmos晶體管的柵極端子耦合的輸入端。在該示例中，pwm電路108提供具有變化的脈寬的互補pwm輸出信號pwmh和pwml，以調(diào)節(jié)轉(zhuǎn)換器輸出電壓，并且延遲電路110提供死區(qū)時間延遲使得高驅(qū)動器信號drvh和低驅(qū)動器信號drvl相對于pwm輸出信號pwmh和pwml分別被延遲非零死區(qū)時間延遲值。在某些實施例中，由高側(cè)延遲電路110h提供的延遲與由低側(cè)延遲電路110l提供的延遲是不同的，然而在其他實施例中，高側(cè)死區(qū)時間延遲和低側(cè)死區(qū)時間延遲可以相同。

高側(cè)延遲電路110h包括第一cmos反相器電路120h，該第一cmos反相器電路120h包含pmos晶體管mp1，該pmos晶體管mp1具有與經(jīng)調(diào)節(jié)的電壓節(jié)點vreg耦合的源極端子、與延遲輸入節(jié)點108h耦合以接收來自pwm電路108的高側(cè)延遲電路輸入電壓信號pwmh的柵極端子，和與第一反相器輸出節(jié)點122h耦合的漏極端子。第一反相器120h還包括的第一nmos晶體管mn1，該第一nmos晶體管mn1具有與輸出節(jié)點122耦合的漏極端子、與延遲輸入節(jié)點108h耦合的柵極端子，和與恒定電壓節(jié)點114耦合的源極端子。此外，mos二極管(例如，二極管連接的mos晶體管)mpd被耦合以在mp1的源極端子和vreg之間提供阻抗，并且mos電容器mpc被耦合在第一反相器輸出節(jié)點122h和vreg之間。因此連接的，由mpd和mpc的電容提供的阻抗產(chǎn)生rc時間常數(shù)以提供或以其他方式建立用于第一反相器電路120的第一反相器延遲。在一個高開關(guān)頻率示例中，例如，由第一cmos反相器120h提供的延遲時間作為大約6-8ns的標(biāo)稱值，然而這不是所有可能的實施例的嚴(yán)格要求。如圖1所示，低側(cè)延遲電路110l的第一反相器級120l類似地包括由mp1和mn1連同mos二極管或二極管連接的mos晶體管mpd以及提供輸出端子122l的mos電容器mpc形成的反相器。

暫時參考圖7，其他實施例是可能的，其中第一反相器電路120提供pmos晶體管mp1，該pmos晶體管mp1具有直接耦合到經(jīng)調(diào)節(jié)的電壓vreg的源極，并且nmos晶體管mn1的源極通過mos二極管或二極管連接的nmos晶體管mnd被耦合到恒定電壓節(jié)點114，并且mos電容器mnc被連接在恒定電壓節(jié)點114和第一反相器級輸出節(jié)點122之間。

現(xiàn)在參考圖1-圖3，在圖1中，第二反相器電路130h被提供在高側(cè)延遲電路110h中，該第二反相器電路130h包括第二pmos晶體管mp2以及第二nmos晶體管mn2，該第二pmos晶體管mp2具有與第一經(jīng)補償?shù)碾妷汗?jié)點vc1耦合的源極端子、與第一反相器輸出節(jié)點122h耦合的柵極端子以及與第二反相器輸出節(jié)點132h耦合的漏極端子，該第二nmos晶體管mn2具有與輸出節(jié)點132h耦合的漏極端子、與第一反相器輸出節(jié)點122h耦合的柵極端子以及與恒定電壓節(jié)點114耦合的源極端子。低側(cè)延遲電路110l包括在第二反相器輸出端子132l處提供輸出的類似的第二反相器電路130l。

電源電路200(圖2)在節(jié)點vc1處提供第一經(jīng)補償?shù)碾妷?，該第一?jīng)補償?shù)碾妷旱陀诮?jīng)調(diào)節(jié)的電壓vreg并且隨著增加的溫度而降低。在操作中，基于ic電源電壓vdd提供到cmos反相器級120和130的電源電壓的調(diào)制提供溫度補償以控制由電路110h和110l提供的死區(qū)時間延遲。此外，作為電阻的mos二極管或二極管連接的mos晶體管mpd的使用連同mos電容器mpc的使用提供工藝補償以促進(jìn)受控死區(qū)時間延遲。此外，在該設(shè)計中，通過根據(jù)電源電壓vdd的電平來局部調(diào)節(jié)電源電壓vreg和經(jīng)補償?shù)碾妷簐c1的衍生物(derivation)來補償電源電壓變化。此外，第二反相器級130作為電壓比較器操作以比較vc1/2的閾值電壓與mos電容器mpc兩端的電壓，同時采用低成本cmos電路系統(tǒng)。因此，所公開的實施例有利地避免了與使用常規(guī)的電壓比較器和電流源/充電電容器斜坡信號生成電路系統(tǒng)相關(guān)聯(lián)的高成本和電路復(fù)雜性，同時提供具有比常規(guī)的電壓比較器的固有延遲顯著更短的固有延遲的cmos反相器級130。作為結(jié)果，所公開的概念在高速dc到dc開關(guān)轉(zhuǎn)換器應(yīng)用中找到的具體效用，從而在提供可預(yù)測的工藝、電壓和溫度補償死區(qū)時間延遲以促進(jìn)轉(zhuǎn)換器效率的同時促進(jìn)以1mhz或更高的開關(guān)頻率操作。

圖1中的延遲電路110h和110l進(jìn)一步包括cmos輸出反相器電路160(圖1中的160h和160l)，從而分別在輸出端子112h和112l處向?qū)?yīng)的驅(qū)動器電路106h或106l提供驅(qū)動器輸入信號drvh或drvl。輸出反相器電路160包括pmos晶體管mp5以及nmos晶體管mn5，該pmos晶體管mp5具有與電源電壓節(jié)點vdd(例如，在一個非限制示例中為5v)耦合的源極端子、與第二反相器輸出節(jié)點132直接或間接耦合的柵極端子以及與延遲電路輸出節(jié)點112耦合的漏極端子，該nmos晶體管mn5具有與輸出節(jié)點112耦合的漏極端子、與mp5的柵極端子耦合的柵極端子以及與恒定電壓節(jié)點114耦合的源極端子。

在某些實施例中，如圖1所示，延遲電路110包括形成電平移位電路134h、134l的一個或多個進(jìn)一步的cmos反相器140h、150h(以及140l、150l)，該電平移位電路134h、134l接收來自對應(yīng)的第二反相器輸出節(jié)點132的輸出信號并且可操作以將輸出信號提供到輸出反相器電路晶體管mp5、mn5的柵極端子。如圖1所看到的，例如，高側(cè)延遲電路110h包括第三cmos反相器140h，該第三cmos反相器140h具有輸出節(jié)點142h以將信號直接提供到輸出反相器160h或經(jīng)由具有輸出節(jié)點152h的進(jìn)一步的電平移位cmos反相器電路150h將信號間接地提供到輸出反相器160h。類似地，低側(cè)延遲電路110l包括分別具有輸出節(jié)點142l和152l的cmos反相器電路140l和150l。如圖所示，電平移位cmos反相器中的每一個包括pmos晶體管(mp3、mp4)和nmos晶體管(mn3、mn4)，如圖所述，其中pmos晶體管的源極端子耦合到對應(yīng)的經(jīng)補償?shù)碾妷汗?jié)點vc2和vc3，并且其中nmos晶體管的源極端子與恒定電壓節(jié)點114耦合。

還參考圖2和圖3，電源電路200可操作以在節(jié)點vc1、vc2和vc3處提供針對增加的溫度具有降低的值的經(jīng)補償?shù)碾妷海渲须娫措妷簐dd(例如，在一個示例中為5v)大于經(jīng)補償?shù)碾妷海⑶乙泊笥诠?jié)點vreg處的經(jīng)調(diào)節(jié)的電壓。此外，對于包括電平移位電路134的實施例，經(jīng)補償?shù)碾妷河呻娐?00利用相繼更高的電平來供應(yīng)。在圖示說明的實施方式中，例如，vc1<vc2<vc3。

如圖2所看到的，電源電路200包括第一電路支路q1、r4，第一電路支路q1、r4包含具有基礎(chǔ)控制端子202的雙極型晶體管q1和串聯(lián)連接的電阻器r4，該基礎(chǔ)控制端子202的電壓由帶隙基準(zhǔn)電壓vbg控制以提供第一電流信號i1，該第一電流信號i1隨著由于晶體管q1的溫度變化而導(dǎo)致的增加的溫度而增加，該電阻器r4耦合在q1的發(fā)射極和恒定電壓節(jié)點114之間。圖示說明的電源電路200采用該第一電流i1來生成通常在溫度上平坦的經(jīng)調(diào)節(jié)的電壓vreg，如下面進(jìn)一步描述的，其中第一電路支路從電源電壓vdd供電以便進(jìn)行電壓補償。電源電路200包括第二電路支路中的用于調(diào)整mn6的源極處的通常恒定的電壓的溫度補償電路201，以及第一和第二電流鏡電路204和206、在輸出節(jié)點208處提供經(jīng)調(diào)節(jié)的輸出電壓vreg的第一nmos輸出晶體管mn16和分別在對應(yīng)的輸出節(jié)點210、212和214處提供第一、第二和第三經(jīng)補償?shù)碾妷簐c1、vc2和vc3的nmos輸出晶體管mn13-mn15。

第一電流鏡電路204包括耦合在vdd和第一電路支路之間以接收來自第一電流支路q1、r4的第一電流信號i1的輸入晶體管mp6，其中mp6的柵極和漏極被連接到pmos晶體管mp7和mp8的柵極以分別提供第二電流信號i2和第三電流信號i3，其中i2和i3基于mp6-mp8的相對尺寸與第一電流信號i1成比例，并且電流i2和i3也隨著增加的溫度而增加。在各種實施例中，任意合適的電流鏡比率可以被用于第一和第二電流鏡電路204和206。

圖2中的第二電路支路由nmos晶體管mn6和一個或多個二極管連接的雙極型晶體管q2、q3和q4以及電阻器r5的串聯(lián)連接形成，其中第二電路支路傳導(dǎo)由第一電流鏡電路204的晶體管mp7提供的第二電流i2。如圖所示，mn6的柵極被連接到第一內(nèi)部節(jié)點205并且mn6的漏極在節(jié)點203處與mp7的漏極耦合。二極管連接的雙極型晶體管q2-q4形成溫度補償電路201，當(dāng)傳導(dǎo)電流i2時，該溫度補償電路201可操作以在mn6的源極和電阻器r5的上部端子之間提供隨著增加的溫度而降低的電壓降。就此而言，第二電流信號i2(類似于i1)隨著增加的溫度而增加，并且r5兩端的對應(yīng)的電壓隨著增加的溫度而增加。因此，在r5的上部端子處的電壓通常將隨著增加的溫度而增加。然而，溫度補償電路201兩端電壓降隨著增加的溫度而降低，并且因此電路201至少部分地抵消隨著增加的溫度的第二電流信號i2的增加，以在mn6的源極處提供溫度補償電壓，該溫度經(jīng)補償電壓相對于電源電壓vdd在溫度上通常是平坦的(例如，通常是恒定的)。圖2的電源電路200提供具有供源能力(sourcingcapability)的恒定的經(jīng)調(diào)節(jié)的電壓vreg，其中使mn6的源極稱為恒定電壓，例如，在圖示說明的實施例中約為帶隙基準(zhǔn)電壓vbg的3倍。在這種情況下，節(jié)點205處的電壓是3*vbg加上mn6的柵源電壓vgs，并且vreg是節(jié)點205處的電壓減去輸出晶體管mn16的柵源電壓vgs。在mn6和mn16的柵源電壓大體相等的某些實施例中，經(jīng)調(diào)節(jié)的電壓vreg因此約與3*vbg相同，并且相對于vdd通常在溫度上恒定。以此方式，vreg被局部調(diào)節(jié)并且利用溫度補償電路201的操作關(guān)于溫度被補償。此外，在某些實施例中，vreg通常在工藝、溫度和電源變化上以約三倍的帶隙電壓vbg恒定，并且因此用于為第一反相器級120供電的經(jīng)調(diào)節(jié)的電壓關(guān)于電壓變化被補償。

如圖2中進(jìn)一步所示，電源電路200還包括連接mp8和mn8的漏極以將由第一電流鏡電路204輸出的第三電流信號i3作為輸入電流提供到第二電流鏡電路206的nmos輸入晶體管mn8的電路支路。如圖所示，第二電流鏡電路206包括傳導(dǎo)鏡像電流信號i4、i5、i6和i7的鏡像(例如，nmos)輸出晶體管mn9、mn10、mn11和mn12，其中通過鏡電路204和206的操作，鏡像輸出信號i4-i7通常與i1成比例，并且因此i4-i7也隨著增加的溫度而增加。

為了產(chǎn)生經(jīng)補償?shù)碾妷簐c1-vc3，電源電路200進(jìn)一步包括由晶體管mn7和mn9以及與第二電流鏡電路206耦合以接收第四電流信號i4的中間電阻器r1-r3形成的第三電路支路。nmos晶體管mn7具有連接到節(jié)點203的柵極和連接到第一內(nèi)部節(jié)點205的源極，并且電阻器r1-r3相互串聯(lián)地連接在mn7的源極和電流鏡晶體管mn9的漏極之間。在這種配置中，由于鏡像電流i4隨著增加的溫度而增加，由于r3的上部端子處的電壓相對于vdd在溫度上通常恒定，因此r1-r3的下部端子處的電壓將相對于節(jié)點205(并且因此相對于vreg)隨著增加的電流而降低并且因此隨著增加的溫度而降低。

圖3示出說明對應(yīng)于電源電壓vdd(曲線302)、經(jīng)調(diào)節(jié)的電壓vreg(曲線304)以及三個示例經(jīng)補償?shù)碾妷簐c1、vc2和vc3(分別是曲線306、308和310)的作為溫度的函數(shù)的電壓曲線302-310的圖形300。如從圖形300中所看到的，由于隨著增加的溫度的電流信號i4的增加而導(dǎo)致的在第三電路支路中對應(yīng)的電阻器r1-r3的下部端子處的降低的電壓，經(jīng)補償?shù)碾妷?06、308和310均隨著增加的溫度而降低。此外，電阻r1-r3的值可以被修整以調(diào)整曲線306-310的斜率從而適應(yīng)各種實施方式設(shè)計參數(shù)。此外，經(jīng)補償?shù)碾妷簐c1-vc3之間的電壓間隙可以通過選擇r1、r2和r3的電阻值來調(diào)整，該電阻值可以相等，但是不要求相等。在一個示例中，對于5v的標(biāo)稱vdd，在室溫下vreg大約為3.75v并且經(jīng)補償?shù)碾妷簐c1、vc2和vc3通過vc3>vc2>vc1間隔大約0.4v。

r1的下部端子與耦合在vdd和第二電流鏡電路206的輸出晶體管mn10之間以傳導(dǎo)第五電流信號i5的輸出晶體管mn13的柵極耦合，其中mn13的源極在輸出端子210處提供第一經(jīng)補償?shù)碾妷簐c1以對延遲電路110的第二反相器電路供電。類似地，r2的下部端子與經(jīng)由電流鏡輸出晶體管mn11傳導(dǎo)鏡像電流信號i6的另一個輸出晶體管mn14的柵極耦合，其中mn14的源極在節(jié)點212處提供vc2以對初始電平移位cmos反相器電路140供電，并且r3的下部端子與輸出晶體管mn15的柵極耦合，該輸出晶體管mn15經(jīng)由鏡像晶體管mn12傳導(dǎo)電流信號i7以在節(jié)點214處提供第三經(jīng)補償?shù)碾妷簐c3從而對第二電平移位cmos反相器電路150供電。如圖2中所看到的，此外，在某些實施例中，電容器(例如，在一個示例中為幾pf)被提供在經(jīng)補償?shù)碾妷汗?jié)點vc1、vc2和vc3與接地114之間。

如圖3的圖形300所示，因為對應(yīng)的電阻器r1-r3兩端的電壓降確保經(jīng)補償?shù)碾妷旱陀诮?jīng)調(diào)節(jié)的電壓電平，因此經(jīng)補償?shù)碾妷呵€30-310全部低于經(jīng)調(diào)節(jié)的電壓曲線310。可以提供任意數(shù)量的電平移位cmos反相器電路140、150以形成延遲電路110中的電平移位電路134，并且如下面在圖4-圖6中所看到的，某些實施方式不提供電平移位電路134。因此，盡管圖2的圖示說明的電源電路200提供三個經(jīng)補償?shù)碾妷狠敵龆藇c1-vc3，然而在各種實施例中可以提供任意整數(shù)數(shù)量的這種經(jīng)補償?shù)碾娫措妷?，其中提供至少一個經(jīng)補償?shù)碾娫措妷簐c1將隨著增加的溫度而降低的電壓供應(yīng)給延遲電路系統(tǒng)110的第二反相器電路130。例如，可以在電平移位電路134中提供附加cmos反相器(未示出)，其中電源電路包括在第三電路支路中與r1-r3串聯(lián)的附加電阻器，其中到對應(yīng)的輸出晶體管(未示出)的連接用于對延遲電路110中對應(yīng)的附加電平移位cmos反相器供電。在圖示說明的實施例中，此外，電阻r1-r3通常相等，因此在所產(chǎn)生的經(jīng)補償?shù)碾妷簐c1-vc3之間產(chǎn)生大致相等的電壓間隔，然而這不是所有可能實施例的嚴(yán)格要求，其中r1-r3的整體值和相對值可以針對具體應(yīng)用被修整。

如圖1-圖3中所看到的，包含由隨著增加的溫度而降低的對應(yīng)的經(jīng)補償電壓供電的一個或多個電平移位反相器電路140、150促進(jìn)第二反相器電路130用作具有相對小的固有延遲的單端電壓比較器，同時該反相器實施的比較器130由溫度經(jīng)補償電源電壓vc1供電，使得操作溫度的變化不顯著改變延遲電路110的延遲時間。此外，這種途徑采用cmos反相器電路而不引入顯著的成本或復(fù)雜性，同時相對于常規(guī)的電壓比較器和斜波發(fā)生器電路顯著減小固有延遲，從而提供在dc到dc反相器系統(tǒng)100中的工藝、電壓和溫度上的死區(qū)時間延遲控制穩(wěn)定性。

現(xiàn)在參考圖4-圖6，在圖4中示出延遲電路110的另一個非限制性實施例，該延遲電路110包括接收來自pwm電路108(圖1)的脈寬調(diào)制輸入信號的第一cmos反相器電路120，該第一cmos反相器電路120包括通常如以上結(jié)合圖1所描述并且由經(jīng)調(diào)節(jié)的電壓vreg供電的pmos晶體管mp1和nmos晶體管mn1，連同二極管連接的mos晶體管(例如mos二極管)mpd和mos電容器mpc。圖4的實施例還包括通常如上所述并且由隨著增加的溫度而降低的經(jīng)補償?shù)碾妷簐c1供電的第二反相器130。然而，在這種情況下，第二反相器130的輸出節(jié)點132被直接耦合以向最終或輸出cmos反相器電路160提供輸入信號而沒有中間電平移位電路系統(tǒng)。圖5提供說明圖4的延遲電路110中的電源電壓vdd(曲線502)、經(jīng)調(diào)節(jié)的電壓vreg(曲線504)和單個經(jīng)補償電壓的vc1(曲線506)的示例電壓曲線的圖形500。

同樣參考圖6，說明電源電路600的另一個實施例，該實施例提供在溫度上通常是恒定的或平坦的并且根據(jù)電源電壓vdd變化的經(jīng)調(diào)節(jié)的電壓vreg，以及也根據(jù)電源電壓vdd變化并且隨著增加的溫度而降低的經(jīng)補償?shù)碾妷簐c1。就此而言，不同的設(shè)計可能不需要第二反相器130的輸出節(jié)點132和輸出反相器電路160之間的電壓電平移位，這取決于電源電壓vdd和經(jīng)調(diào)節(jié)的電壓vreg之間的電壓差。圖6中的電源電路600通常以與以上圖2的電源電路200類似的方式操作，其中由q1和r4形成的第一電路支路將第一電流信號i1作為輸入信號提供到第一電流鏡電路204，并且其中第二電路支路(mn6，電路201和電阻器r5)在mn6的源極處提供通常不依賴于溫度的電壓。并且，圖6中的第三電路支路包括串聯(lián)連接在第一內(nèi)部節(jié)點205和電流鏡晶體管mn9之間以傳導(dǎo)第四電流信號i4的電阻r1。由于在該實施例中僅有一個經(jīng)補償?shù)碾妷簐c1，因此僅提供單個電阻r1和對應(yīng)的輸出晶體管mn13用于在輸出節(jié)點210處生成經(jīng)補償?shù)碾妷?。此外，如在上面的實施例中，如圖所示，圖6中的電路600還包括具有耦合到第一內(nèi)部節(jié)點205的柵極的第一輸出晶體管mn16，以便在節(jié)點208處提供經(jīng)調(diào)節(jié)的電壓vreg。

再次參考圖7，示出另一個延遲電路實施例110，其中在第二反相器電路130和輸出反相器電路160之間沒有提供電平移位反相器電路134。在這種情況下，與圖4的示例相對比，二極管連接的nmos晶體管mnd被耦合以在第一cmos反相器電路120的低側(cè)nmos晶體管mn1的源極和恒定電壓節(jié)點114之間提供阻抗(例如，電阻)，并且nmos電容器mnc被耦合在第一反相器輸出節(jié)點122和恒定電壓節(jié)點114之間，其中mnd和mnc提供rc時間常數(shù)以便建立或設(shè)置第一cmos反相器電路120的延遲時間。此外，類似于以上圖1和圖4的其他實施例，第二cmos反相器電路130作為具有vc1/2的閾值的比較器操作，以便針對受控延遲檢測充電電容器mnc兩端的電壓的上升過渡，其中提供比較器功能的cmos反相器電路130具有比常規(guī)的電壓比較器電路和對應(yīng)的充電電容器/電流源斜坡發(fā)生器電路明顯更短的固有延遲。此外，如以上所討論的，各種實施例的死區(qū)時間延遲電路系統(tǒng)110有利地于提供關(guān)于工藝、電壓和溫度變化的補償，并且因此關(guān)于dc到dc轉(zhuǎn)換系統(tǒng)100在高開關(guān)頻率下的高開關(guān)頻率操作促進(jìn)超越常規(guī)電路系統(tǒng)的顯著進(jìn)步，而不對pwm控制器ic過度增加成本或復(fù)雜性。

以上示例僅說明本公開的各個方面的若干可能的實施例，其中本領(lǐng)域其他技術(shù)人員在閱讀并理解本說明書和附圖的基礎(chǔ)上將想到等同改變和/或修改。此外，盡管本公開的特定特征可能僅關(guān)于多個實施方式中的一個被公開，但是該特征可以如可能期望的或?qū)θ我饨o定或特定應(yīng)用有利的與其他實施例的一個或多個其他特征組合。并且，就具體實施方式和/或權(quán)利要求中使用的術(shù)語“包括”、“包含”、“含有”、“具有”、“帶有”或其變體來說，這些術(shù)語旨在以類似于術(shù)語“包含”的方式包括。