本發(fā)明屬于集成電路設(shè)計(jì)領(lǐng)域，特別是涉及一種高壓自供電電路。

背景技術(shù)：

在LED驅(qū)動(dòng)電路中，通常會(huì)用到高壓供電電路，將母線電壓經(jīng)處理后轉(zhuǎn)換為供內(nèi)部電路使用的電平。傳統(tǒng)的方法是將母線電壓經(jīng)啟動(dòng)電阻限流后由鉗位二極管穩(wěn)壓，再由芯片內(nèi)部的調(diào)制電路處理后得到所需電平。這種方法電源引腳是必不可少的，而且還需要啟動(dòng)電阻、反饋電阻、鉗位二極管及穩(wěn)壓電容等外圍器件，系統(tǒng)成本高，體積大。

傳統(tǒng)的高壓供電電路如圖1所示，交流輸入電壓經(jīng)橋堆整流及電容C1濾波后形成母線電壓，母線電壓經(jīng)啟動(dòng)電阻Rstart限流后為電容C2充電，VCC電壓逐漸上升，最終穩(wěn)定在鉗位二極管D1的穩(wěn)壓值。由于VCC電壓受工藝、溫度等因素影響，精度較低，因此VCC電壓需經(jīng)過內(nèi)部調(diào)制電路Regulator調(diào)制后產(chǎn)生精準(zhǔn)的內(nèi)部電平VDD，為芯片內(nèi)部其他模塊供電。

該高壓供電電路由于使用高壓?jiǎn)?dòng)電阻，內(nèi)部電路需集成鉗位二極管，且需要調(diào)制電路，因此電路較為復(fù)雜，芯片VCC管腳也是必不可少，系統(tǒng)成本高，體積大。

技術(shù)實(shí)現(xiàn)要素：

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種高壓自供電電路，用于解決現(xiàn)有技術(shù)中電路較為復(fù)雜、系統(tǒng)成本高、體積大的問題。

為實(shí)現(xiàn)上述目的，本發(fā)明提供一種高壓自供電電路，所述高壓自供電電路包括：JFET調(diào)整管、限流電阻、第一開關(guān)管、第二開關(guān)管、穩(wěn)壓電容、控制電路、以及功率MOS管，其中：所述JFET調(diào)整管的柵極和襯底接地，漏極接功率MOS管的第二極，源極接限流電阻的第一端和第二開關(guān)管的第二極；所述限流電阻的第二端接第一開關(guān)管的第二極和第二開關(guān)管的柵極；所述第一開關(guān)管的柵極由控制電路控制，第一極和襯底接地；所述第二開關(guān)管的第二極和襯底為接VDD電壓，并接穩(wěn)壓電容的第一極板；所述穩(wěn)壓電容的第二極板接地；所述控制電路由VDD供電，并受系統(tǒng)環(huán)路調(diào)制，其第一輸出端用于控制功率MOS管的工作狀態(tài)，同時(shí)所述控制電路檢測(cè)VDD電壓值，其第二輸出端用于控制第一開關(guān)管的工作狀態(tài)；所述功率MOS管的柵極連接所述控制電路的第一輸出端，第二極與JFET調(diào)整管的漏極相連接，第一極和襯底接地。

作為本發(fā)明的高壓自供電電路的一種優(yōu)選方案，所述功率MOS管的第二極作為芯片輸出端口，片外接電感及肖特基二極管，同時(shí)作為自供電電路的電源輸入端。

作為本發(fā)明的高壓自供電電路的一種優(yōu)選方案，所述第一開關(guān)管、第二開關(guān)管為NMOS管，其第一極為源極，第二極為漏極。

作為本發(fā)明的高壓自供電電路的一種優(yōu)選方案，所述功率MOS管為功率NMOS管，其第一極為源極，第二極為漏極。

作為本發(fā)明的高壓自供電電路的一種優(yōu)選方案，還包括限流檢測(cè)電阻及限流控制管，其中：所述限流檢測(cè)電阻的第一端與第二開關(guān)管的第一極、限流控制管的柵極相連，第二端與VDD電壓相連；所述限流控制管的第二極與限流電阻的第二端、第二開關(guān)管的柵極和第一開關(guān)管的第二極相連，柵極與第二開關(guān)管的第一極和限流檢測(cè)電阻的第二端相連，第一極和襯底與VDD電壓相連。

進(jìn)一步地，所述限流控制管為NMOS管，其第一極為源極，第二極為漏極。

如上所述，本發(fā)明的高壓自供電電路，具有以下有益效果：與傳統(tǒng)的高壓供電電路相比，本發(fā)明采用了一種高壓自供電電路結(jié)構(gòu)，芯片省去了VCC供電引腳，外圍電路更為精簡(jiǎn)，節(jié)省了高壓?jiǎn)?dòng)電阻和穩(wěn)壓電容，系統(tǒng)成本低，體積小。電路內(nèi)部省去了鉗位二極管和調(diào)制電路，電路結(jié)構(gòu)簡(jiǎn)單，可靠性高，芯片面積大幅縮減，芯片成本及系統(tǒng)成本大大降低。進(jìn)一步地，帶有限流功能的高壓自供電電路，在系統(tǒng)建立過程中充電電流受到限制，電流值能夠保持恒定，VDD電壓線性上升，有效防止了上電過程中的過沖現(xiàn)象及電流過大對(duì)器件造成的損傷。

附圖說明

圖1顯示為現(xiàn)有技術(shù)中的一種高壓供電電路的電路結(jié)構(gòu)示意圖。

圖2顯示為本發(fā)明的高壓自供電電路的電路結(jié)構(gòu)示意圖。

圖3顯示為本發(fā)明的高壓自供電電路的時(shí)序圖。

圖4顯示為本發(fā)明的帶限流功能的高壓自供電電路的電路結(jié)構(gòu)示意圖。

圖5顯示為本發(fā)明的無限流和帶限流高壓自供電電路的電壓電流時(shí)序圖。

元件標(biāo)號(hào)說明

J1 JFET調(diào)整管

R1 限流電阻

NM1 第一開關(guān)管

NM2 第二開關(guān)管

C3 穩(wěn)壓電容

Control 控制電路

NM0 功率MOS管

R2 限流檢測(cè)電阻

NM3 限流控制管

具體實(shí)施方式

以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的具體實(shí)施方式加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。

請(qǐng)參閱圖2～圖5。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。

實(shí)施例1

如圖2所示，本實(shí)施例提供一種高壓自供電電路，所述高壓自供電電路包括：JFET調(diào)整管J1、限流電阻R1、第一開關(guān)管NM1、第二開關(guān)管NM2、穩(wěn)壓電容C3、控制電路Control、以及功率MOS管NM0，其中：所述JFET調(diào)整管J1的柵極和襯底接地，漏極接功率MOS管NM0的第二極，源極接限流電阻R1的第一端和第二開關(guān)管NM2的第二極；所述限流電阻R1的第二端接第一開關(guān)管NM1的第二極和第二開關(guān)管NM2的柵極；所述第一開關(guān)管NM1的柵極由控制電路Control控制，第一極和襯底接地；所述第二開關(guān)管NM2的第二極和襯底為接VDD電壓，并接穩(wěn)壓電容C3的第一極板；所述穩(wěn)壓電容C3的第二極板接地；所述控制電路Control由VDD供電，并受系統(tǒng)環(huán)路調(diào)制，其第一輸出端用于控制功率MOS管NM0的工作狀態(tài)，同時(shí)所述控制電路Control檢測(cè)VDD電壓值，其第二輸出端用于控制第一開關(guān)管NM1的工作狀態(tài)；所述功率MOS管NM0的柵極連接所述控制電路Control的第一輸出端，第二極與JFET調(diào)整管J1的漏極相連接，第一極和襯底接地，所述功率MOS管NM0的第二極作為芯片輸出端口，片外接電感及肖特基二極管，同時(shí)作為自供電電路的電源輸入端。

在本實(shí)施例中，所述第一開關(guān)管NM1、第二開關(guān)管NM2為NMOS管，其第一極為源極， 第二極為漏極，所述功率MOS管NM0為功率NMOS管，其第一極為源極，第二極為漏極。

具體地，如圖2所示，所述高壓自供電電路包括：

由JFET器件J1構(gòu)成的JFET調(diào)整管，其柵極和襯底電位為GND，漏極接功率MOS管NM0的漏極SW，源極接限流電阻R1和第二開關(guān)管NM2的漏極；

由R1構(gòu)成的限流電阻，一端接JFET調(diào)整管J1的源極和第二開關(guān)管NM2的漏極，另一端接第一開關(guān)管NM1的漏極和NM2的柵極；

由NM1構(gòu)成的第一開關(guān)管，其柵極由控制電路Control控制，漏極接限流電阻R1和D第二開關(guān)管NM2的柵極，源極和襯底接地GND；

由NM2構(gòu)成的第二開關(guān)管，柵極接限流電阻R1和第一開關(guān)管NM1的漏極，漏極接限流電阻R1另一端和JFET調(diào)整管J1源極，源極和襯底為VDD電壓，并接穩(wěn)壓電容C3的上極板；

由C3構(gòu)成的穩(wěn)壓電容，上極板為VDD，接第二開關(guān)管NM2的源極和襯底，下極板接地GND；

由Control模塊構(gòu)成的控制電路，由VDD供電，受系統(tǒng)環(huán)路調(diào)制，其第一輸出端DRV用于控制功率MOS管NM0的工作狀態(tài)，同時(shí)Control模塊檢測(cè)VDD電壓值，其第二輸出端VDD_OK用于控制第一開關(guān)管NM1的工作狀態(tài)；

由NM0構(gòu)成的功率MOS管NM0，其柵極由控制電路Control的第一輸出端DRV控制，漏極為芯片SW端，片外接電感及肖特基二極管，同時(shí)作為自供電電路的電源輸入端，與JFET調(diào)整管J1漏極相連接，其源極和襯底接地GND。

總的來說，本實(shí)施例的高壓自供電電路主要由JFET調(diào)整管J1、限流電阻R1、第一開關(guān)管NM1、第二開關(guān)管NM2、穩(wěn)壓電容C3、控制電路Control、以及功率MOS管NM0，由功率MOS管漏極SW端供電，受控制模塊Control輸出端VDD_OK控制，產(chǎn)生的VDD電壓經(jīng)濾波電容C3穩(wěn)壓后輸出，為芯片內(nèi)部其他模塊供電。SW端電壓為母線電壓經(jīng)LED及電感降壓后接入芯片得到，并受功率MOS管NM0調(diào)制。

本實(shí)施例的高壓自供電電路工作原理及實(shí)施方式結(jié)合圖2所示的電路圖及圖3所示時(shí)序圖進(jìn)行詳細(xì)說明。

T0時(shí)刻，芯片上電，開始啟動(dòng)，此時(shí)內(nèi)部電平VDD為0V，由于Control模塊由VDD供電，因此此時(shí)其輸出信號(hào)DRV和VDD_OK均為0V，此時(shí)功率MOS管NM0和第一開關(guān)管NM1均關(guān)斷。母線電壓經(jīng)LED和電感L1降壓后接入芯片SW端，作為自供電電路的電源與JFET調(diào)整管J1漏極相連。由于功率MOS管NM0關(guān)斷，因此此時(shí)SW端為高電平。由于第一開關(guān)管NM1關(guān)斷，第二開關(guān)管NM2柵極和漏極與穩(wěn)壓電阻R1相連，電位相等，因 此第二開關(guān)管NM2導(dǎo)通，由于此時(shí)VDD電壓為0V，因此JFET調(diào)整管J1源極電壓為低電平，JFET調(diào)整管J1導(dǎo)通。SW通過JFET調(diào)整管J1、第二開關(guān)管NM2為穩(wěn)壓電容C3充電，VDD電位逐漸升高，只到達(dá)到設(shè)定值。

T1時(shí)刻，VDD達(dá)到設(shè)定值，芯片開始正常工作。當(dāng)Control模塊檢測(cè)到VDD達(dá)到設(shè)定值后輸出信號(hào)VDD_OK翻轉(zhuǎn)為高電平，此時(shí)第一開關(guān)管NM1導(dǎo)通，將第二開關(guān)管NM2的柵極電壓下拉到GND，因此第二開關(guān)管NM2關(guān)斷。此時(shí)SW無法再通過JFET調(diào)整管J1及第二開關(guān)管NM2為穩(wěn)壓電容C3充電，VDD電壓由穩(wěn)壓電容C3儲(chǔ)存的電荷維持，由于芯片內(nèi)部模塊靜態(tài)電流的消耗，VDD電壓逐漸下降。當(dāng)芯片開始正常工作以后，Control模塊會(huì)檢測(cè)SW電壓和電感電流，經(jīng)系統(tǒng)環(huán)路調(diào)制后通過DRV信號(hào)控制功率管處于交替導(dǎo)通關(guān)斷狀態(tài)，進(jìn)而實(shí)現(xiàn)LED電流的恒流控制。

T2時(shí)刻，VDD電平下降到設(shè)定值下限，Control模塊檢測(cè)到之后，輸出信號(hào)VDD_OK翻轉(zhuǎn)為低電平，第一開關(guān)管NM1關(guān)斷，第二開關(guān)管NM2柵極和漏極由限流電阻R1相連，電位相等，因此第二開關(guān)管NM2導(dǎo)通，SW通過JFET調(diào)整管J1、第二開關(guān)管NM2為穩(wěn)壓電容C3充電，VDD電位逐漸升高，直到達(dá)到設(shè)定值。

T3時(shí)刻，VDD達(dá)到設(shè)定值，該高壓自供電電路工作狀態(tài)與T1時(shí)刻相同，因此系統(tǒng)穩(wěn)定后，電路工作狀態(tài)及模式在T1至T3時(shí)刻循環(huán)。

當(dāng)芯片開始正常工作后，受系統(tǒng)環(huán)路調(diào)制，DRV信號(hào)會(huì)控制功率管交替導(dǎo)通關(guān)斷。當(dāng)DRV為高電平時(shí)功率MOS管NM0導(dǎo)通，此時(shí)SW電位為0V；當(dāng)DRV為低電平時(shí)功率MOS管NM0關(guān)斷，此時(shí)SW為高電平，具備充電能力。因此Control模塊內(nèi)部邏輯設(shè)定，只有當(dāng)DRV信號(hào)為低電平時(shí)，檢測(cè)到VDD電平下降到設(shè)定值下限之后，VDD_OK信號(hào)才會(huì)翻轉(zhuǎn)為低電平。

以上所述，為本發(fā)明所采用的一種新穎的高壓自供電電路結(jié)構(gòu)及方法，通過功率管漏極SW為電路供電，芯片省去了VCC供電引腳，因此外圍電路更為精簡(jiǎn)，節(jié)省了高壓?jiǎn)?dòng)電阻和穩(wěn)壓電容，系統(tǒng)成本低，體積小。電路內(nèi)部由于采用JFET作為調(diào)整管，省去了鉗位二極管和調(diào)制電路，電路結(jié)構(gòu)簡(jiǎn)單，可靠性高，且芯片面積大幅縮減，芯片成本及系統(tǒng)成本大大降低。

實(shí)施例2

如圖4所示，本實(shí)施例提供一種帶限流功能的高壓自供電電路，其基本結(jié)構(gòu)如實(shí)施例1，其中，本實(shí)施例的帶限流功能的高壓自供電電路還包括限流檢測(cè)電阻R2及限流控制管NM3，所述限流檢測(cè)電阻R2的第一端與第二開關(guān)管NM2的第一極、限流控制管NM3的柵極相連， 第二端與VDD電壓相連；所述限流控制管NM3的第二極與限流電阻R1的第二端、第二開關(guān)管NM2的柵極和第一開關(guān)管NM1的第二極相連，柵極與第二開關(guān)管NM2的第一極和限流檢測(cè)電阻R2的第二端相連，第一極和襯底與VDD電壓相連。在本實(shí)施例中，所述限流控制管NM3為NMOS管，其第一極為源極，第二極為漏極。

具體地，在傳統(tǒng)供電電路中，由于系統(tǒng)外圍使用了啟動(dòng)電阻，在為穩(wěn)壓電容充電的同時(shí)也起到了限流的作用。在本發(fā)明所示的電路結(jié)構(gòu)中，由于節(jié)省了高壓?jiǎn)?dòng)電阻，內(nèi)部電平VDD上升過程中，穩(wěn)壓電容C3的充電電流可通過其他方法進(jìn)行限流，即在上述高壓自供電電路結(jié)構(gòu)基礎(chǔ)上衍生出了帶有限流功能的高壓自供電電路結(jié)構(gòu)，其電路圖如圖4所示，其中包括：

在高壓自供電電路基礎(chǔ)上增加由R2構(gòu)成的限流檢測(cè)電阻，一端與第二開關(guān)管NM2源極、限流控制管NM3柵極相連，另一端為VDD端，以及

由NM3構(gòu)成的限流控制管，其漏極與限流電阻R1、第二開關(guān)管NM2的柵極和第一開關(guān)管NM1的漏極相連，其柵極與NM2的源極和限流檢測(cè)電阻R2相連，其源極和襯底為VDD端。

本實(shí)施例的帶限流功能的高壓自供電電路工作原理及VDD電壓控制方式與實(shí)施例1類似，下面結(jié)合圖4所示電路圖和圖5所示的無限流功能和帶有限流功能的兩種電路在工作過程中VDD電壓電流時(shí)序圖，重點(diǎn)闡述限流功能的電路工作原理及控制方法。

實(shí)施例1中的無限流功能的高壓自供電電路在工作過程中的VDD電壓和充電電流IVDD隨時(shí)間變化波形圖如圖5中VDD1和IVDD1所示：

T0時(shí)刻為芯片初始態(tài)，此時(shí)芯片尚未工作，VDD電壓為零，充電電流IVDD為零。

T1時(shí)刻，芯片開始工作，VDD電壓開始升高，具體工作原理如實(shí)施例1所述，不再贅述。此時(shí)由于VDD電壓較低，JFET調(diào)整管J1源極電壓較低，此時(shí)IVDD充電電流很大，VDD電壓上升快速。隨著VDD電壓逐漸升高，JFET調(diào)整管J1源極電壓逐漸升高，充電電流IVDD逐漸下降。此時(shí)VDD電壓上升斜率逐漸減小。

T2時(shí)刻，VDD電壓達(dá)到設(shè)定值，之后第二開關(guān)管NM2關(guān)斷，充電電流IVDD降為零。在VDD電壓上升過程中，充電電流IVDD隨VDD電壓升高而減小，并受第二開關(guān)管NM2和JFET調(diào)整管J1工藝及器件參數(shù)影響，但由于沒有限流電路，具體電流值難以控制。

本實(shí)施例的帶限流功能的高壓自供電電路在工作過程中的VDD電壓和充電電流IVDD隨時(shí)間變化波形圖如圖5中VDD2和IVDD2所示：

T0時(shí)刻為芯片初始態(tài)，此時(shí)芯片尚未工作，VDD電壓為零，充電電流IVDD為零。

T1時(shí)刻，芯片開始工作，控制信號(hào)VDD_OK翻轉(zhuǎn)為低電平，此時(shí)由于充電電流IVDD為零，限流檢測(cè)電阻R2上的壓降為零，限流控制管NM3關(guān)斷，第二開關(guān)管NM2的柵極電 壓被限流電阻R1拉高，第二開關(guān)管NM2導(dǎo)通，充電電流IVDD增大，并開始為穩(wěn)壓電容C3充電，VDD電壓逐漸升高。隨著充電電流IVDD增大，限流檢測(cè)電阻R2上的壓降逐漸增大，即限流控制管NM3的柵源電壓增高。當(dāng)充電電流IVDD增大到某一電流值后，限流檢測(cè)電阻R2上的壓降會(huì)導(dǎo)致限流控制管NM3導(dǎo)通，并將第二開關(guān)管NM2柵極電壓拉低，第二開關(guān)管NM2的柵源電壓減小，充電電流不再增大，此時(shí)的IVDD電流即為充電電流的限流值。此時(shí)電路中限流電阻R1、限流檢測(cè)電阻R2、第二開關(guān)管NM2和限流控制管NM3構(gòu)成負(fù)反饋電路，系統(tǒng)環(huán)路控制充電電流穩(wěn)定在限流值上，并以此電流持續(xù)為VDD穩(wěn)壓電容C3充電，VDD電壓線性升高。充電電流的限流值由限流控制管NM3的柵源電壓和限流檢測(cè)電阻R2的阻值決定，即：

I_VDD＝V_{GS_NM3}/R2，

由此可知，調(diào)節(jié)限流檢測(cè)電阻R2的阻值，即可方便的設(shè)定充電電流的限流值。

T3時(shí)刻，VDD電壓達(dá)到設(shè)定值，控制信號(hào)VDD_OK翻轉(zhuǎn)為高電平，第一開關(guān)管NM1導(dǎo)通并將第二開關(guān)管NM2柵極電壓拉低，第二開關(guān)管NM2關(guān)斷，充電電流IVDD降為零。

該電路中，由于VDD電壓建立過程中充電電流受到限制，因此充電電流能夠保持恒定，VDD電壓線性上升，有效防止了上電過程中的過沖現(xiàn)象及電流過大對(duì)器件造成的損傷。

如上所述，本發(fā)明提供一種高壓自供電電路，所述高壓自供電電路包括：JFET調(diào)整管J1、限流電阻R1、第一開關(guān)管NM1、第二開關(guān)管NM2、穩(wěn)壓電容C3、控制電路Control、以及功率MOS管NM0，其中：所述JFET調(diào)整管J1的柵極和襯底接地，漏極接功率MOS管NM0的第二極，源極接限流電阻R1的第一端和第二開關(guān)管NM2的第二極；所述限流電阻R1的第二端接第一開關(guān)管NM1的第二極和第二開關(guān)管NM2的柵極；所述第一開關(guān)管NM1的柵極由控制電路Control控制，第一極和襯底接地；所述第二開關(guān)管NM2的第二極和襯底為接VDD電壓，并接穩(wěn)壓電容C3的第一極板；所述穩(wěn)壓電容C3的第二極板接地；所述控制電路Control由VDD供電，并受系統(tǒng)環(huán)路調(diào)制，其第一輸出端用于控制功率MOS管NM0的工作狀態(tài)，同時(shí)所述控制電路Control檢測(cè)VDD電壓值，其第二輸出端用于控制第一開關(guān)管NM1的工作狀態(tài)；所述功率MOS管NM0的柵極連接所述控制電路Control的第一輸出端，第二極與JFET調(diào)整管J1的漏極相連接，第一極和襯底接地，所述功率MOS管NM0的第二極作為芯片輸出端口，片外接電感及肖特基二極管，同時(shí)作為自供電電路的電源輸入端。本發(fā)明與傳統(tǒng)的高壓供電電路相比，采用了一種新穎的高壓自供電電路結(jié)構(gòu)及方法，芯片省去了VCC供電引腳，外圍電路更為精簡(jiǎn)，節(jié)省了高壓?jiǎn)?dòng)電阻和穩(wěn)壓電容，系統(tǒng)成本低，體積小。電路內(nèi)部省去了鉗位二極管和調(diào)制電路，電路結(jié)構(gòu)簡(jiǎn)單，可靠性高，芯片面積大幅縮減，芯片成本及系統(tǒng)成本大大降低。進(jìn)一步地，帶有限流功能的高壓自供電電路，在系統(tǒng)建立過 程中充電電流受到限制，電流值能夠保持恒定，VDD電壓線性上升，有效防止了上電過程中的過沖現(xiàn)象及電流過大對(duì)器件造成的損傷。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值。

上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。