相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求于2015年6月11日提交的題為“gancircuitdriversforgancircuitloads”的美國(guó)專(zhuān)利申請(qǐng)序列no.14/737,259和于2015年3月3日提交的題為“halfbridgepowerconversioncircuitsusingganandsilicondevices”的美國(guó)臨時(shí)專(zhuān)利申請(qǐng)序列no.62/127,725以及于2014年9月16日提交的題為“hybridhalf-bridgedriverusingganandsilicondevices”的美國(guó)臨時(shí)專(zhuān)利申請(qǐng)序列no.62/051,160的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用并入本文用于所有用途。

本發(fā)明大體上涉及電力轉(zhuǎn)換電路，且具體來(lái)說(shuō)，涉及利用一個(gè)或多個(gè)基于gan的半導(dǎo)體裝置的電力轉(zhuǎn)換電路。

背景技術(shù)：

諸如計(jì)算機(jī)、服務(wù)器和電視等電子裝置采用一個(gè)或多個(gè)電力轉(zhuǎn)換電路以將一種形式的電能轉(zhuǎn)換成另一種形式的電能。一些電力轉(zhuǎn)換電路使用稱(chēng)為半橋轉(zhuǎn)換器的電路拓?fù)鋵⒏遜c電壓轉(zhuǎn)換為較低dc電壓。由于許多電子裝置對(duì)電力轉(zhuǎn)換電路的尺寸和效率敏感，因此可能需要新的半橋轉(zhuǎn)換器電路和組件來(lái)滿足新電子裝置的需要。

技術(shù)實(shí)現(xiàn)要素：

一個(gè)發(fā)明方面是電子電路。電子電路包括具有g(shù)an的襯底，以及形成在襯底上并包括第一控制柵極和第一源極的功率開(kāi)關(guān)。電子電路還包括形成在襯底上并包括耦接到第一控制柵極的輸出的驅(qū)動(dòng)電路，以及具有電源電壓并耦接到驅(qū)動(dòng)電路的電源，其中輸出可以被驅(qū)動(dòng)到電源電壓。

另一個(gè)發(fā)明方面是一種電子組件，其包括封裝基座，以及固定到封裝基座并包括電子電路的至少一個(gè)基于gan的管芯。電子電路包括形成在至少一個(gè)基于gan的管芯上的功率開(kāi)關(guān)，其中開(kāi)關(guān)包括第一控制柵極和第一源極。電子電路還包括形成在至少一個(gè)基于gan的管芯上并包括耦接到第一控制柵極的輸出的驅(qū)動(dòng)電路以及耦接到驅(qū)動(dòng)電路的具有電源電壓的電源，其中輸出可以被驅(qū)動(dòng)到電源電壓。

另一個(gè)發(fā)明方面是一種操作基于gan的電路的方法。該方法包括用驅(qū)動(dòng)電路接收信號(hào)，用驅(qū)動(dòng)電路處理信號(hào)，以及向開(kāi)關(guān)的控制柵極傳送信號(hào)，其中驅(qū)動(dòng)電路和開(kāi)關(guān)設(shè)置在整體gan襯底上。驅(qū)動(dòng)電路包括至少一個(gè)增強(qiáng)型晶體管、至少一個(gè)電流傳導(dǎo)元件，并且不包括任何耗盡型晶體管。

附圖說(shuō)明

圖1是根據(jù)本發(fā)明的實(shí)施例的半橋電力轉(zhuǎn)換電路的簡(jiǎn)化示意圖。

圖2是圖1所示的低側(cè)控制電路內(nèi)的電路的簡(jiǎn)化示意圖。

圖3是圖1所示的第一電平移位晶體管的示意圖。

圖4是圖1所示的電平移位驅(qū)動(dòng)器電路的示意圖。

圖5是圖1所示的消隱脈沖發(fā)生器電路的示意圖。

圖6是圖5所示的消隱脈沖發(fā)生器內(nèi)的波形的示例。

圖7是圖1所示的自舉晶體管驅(qū)動(dòng)電路的示意圖。

圖8是圖1所示的低側(cè)晶體管驅(qū)動(dòng)電路的框圖。

圖9是圖1所示的啟動(dòng)電路的示意圖。

圖10是可以用作圖9的示意圖中的二極管鉗位器的一系列二極管連接的基于gan的增強(qiáng)型晶體管。

圖11是圖1所示的uvlo電路的示意圖。

圖12是圖1所示的自舉電容器充電電路的示意圖。

圖13是與圖12所示的電路相比的替換自舉電容器充電電路的示意圖。

圖14是圖1所示的高側(cè)邏輯和控制電路的示意圖。

圖15是圖14所示的第一電平移位接收器電路的示意圖。

圖16是圖14所示的第二電平移位接收器電路的示意圖。

圖17是圖14所示的上拉觸發(fā)器電路的示意圖。

圖18是圖14所示的高側(cè)uvlo電路的示意圖。

圖19是圖14所示的高側(cè)晶體管驅(qū)動(dòng)器電路的示意圖。

圖20是圖14所示的高側(cè)參考電壓生成電路的示意圖。

圖21是根據(jù)本發(fā)明的另一個(gè)實(shí)施例的半橋電力轉(zhuǎn)換電路的簡(jiǎn)化示意圖。

圖22是圖21所示的低側(cè)控制電路內(nèi)的電路的簡(jiǎn)化示意圖。

圖23是圖22所示的第一電平移位晶體管的示意圖。

圖24是圖22所示的反相器/緩沖器電路的示意圖。

圖25是圖22所示的導(dǎo)通脈沖發(fā)生器電路的示意圖。

圖26是圖22所示的關(guān)閉脈沖發(fā)生器電路的示意圖。

圖27是圖22所示的消隱脈沖發(fā)生器電路的示意圖。

圖28是圖22所示的低側(cè)晶體管驅(qū)動(dòng)電路的示意圖。

圖29是圖21所示的高側(cè)控制電路內(nèi)的電路的簡(jiǎn)化示意圖。

圖30是圖29所示的電平移位1接收器電路的示意圖。

圖31是圖29所示的電平移位2接收器電路的示意圖。

圖32是圖29所示的高側(cè)uvlo電路的示意圖。

圖33是圖29所示的高側(cè)晶體管驅(qū)動(dòng)器電路的示意圖。

圖34是根據(jù)本發(fā)明的實(shí)施例的靜電放電(esd)鉗位電路的示意圖。

圖35是根據(jù)本發(fā)明的實(shí)施例的靜電放電(esd)鉗位電路的示意圖。

圖36是根據(jù)本發(fā)明的實(shí)施例的電子封裝的一部分的圖示。

圖37是圖36的電子封裝的圖示。

圖38是示出驅(qū)動(dòng)功率開(kāi)關(guān)裝置的非反相軌到軌驅(qū)動(dòng)器的示意性電路圖。

圖39是示出非反相軌到軌驅(qū)動(dòng)器的示意性電路圖。

圖40是被配置為驅(qū)動(dòng)功率開(kāi)關(guān)裝置的驅(qū)動(dòng)電路的示意圖。

圖41和42是示出圖40的驅(qū)動(dòng)電路的仿真波形的波形圖。

圖43是被配置為驅(qū)動(dòng)功率開(kāi)關(guān)裝置的驅(qū)動(dòng)器的示意圖。

圖44是源極跟隨器電路的示意圖。

圖45是邏輯門(mén)的示意性框圖。

圖46是反相器的實(shí)施例的示意性電路圖。

圖47和48是圖46的反相器的波形圖。

圖49是反相器的實(shí)施例的示意性電路圖。

圖50是反相器的實(shí)施例的示意性電路圖。

圖51是反相器的實(shí)施例的示意性電路圖。

圖52是緩沖器的實(shí)施例的示意性電路圖。

圖53是緩沖器的實(shí)施例的示意性電路圖。

圖54是緩沖器的實(shí)施例的示意性電路圖。

圖55是緩沖器的實(shí)施例的示意性電路圖。

圖56是緩沖器的實(shí)施例的示意性電路圖。

圖57是緩沖器的實(shí)施例的示意性電路圖。

圖58是兩輸入或非邏輯門(mén)的示意性電路圖。

圖59是三輸入與非邏輯門(mén)的示意性電路圖。

圖60是反相器的實(shí)施例的示意性電路圖。

圖61是緩沖器的實(shí)施例的示意圖。

圖62是反相器的實(shí)施例的示意性電路圖。

圖63是反相器的實(shí)施例的示意性電路圖。

圖64是示出邏輯門(mén)驅(qū)動(dòng)功率開(kāi)關(guān)裝置的輸出部分的示意性電路圖。

圖65示出了與圖63的電路相關(guān)聯(lián)的切換波形。

圖66是脈沖發(fā)生器的實(shí)施例的示意性電路圖。

圖67是脈沖發(fā)生器的實(shí)施例的示意性電路圖。

圖68是脈沖發(fā)生器的實(shí)施例的示意性電路圖。

具體實(shí)施方式

本發(fā)明的某些實(shí)施例涉及采用一個(gè)或多個(gè)氮化鎵(gan)裝置的半橋電力轉(zhuǎn)換電路。雖然本發(fā)明可用于各種各樣的半橋電路，但是本發(fā)明的一些實(shí)施例對(duì)于被設(shè)計(jì)為以高頻和/或高效率工作的半橋電路特別有用，所述半橋電路具有集成驅(qū)動(dòng)器電路、集成電平移位電路、集成自舉電容器充電電路、集成啟動(dòng)電路和/或使用gan和硅裝置的混合解決方案，如下面更詳細(xì)描述的。

半橋電路#1

現(xiàn)在參考圖1，在一些實(shí)施例中，電路100可以包括一對(duì)互補(bǔ)功率晶體管(本文中也稱(chēng)為開(kāi)關(guān))，它們由被配置為調(diào)節(jié)輸送到負(fù)載的功率的一個(gè)或多個(gè)控制電路來(lái)控制。在一些實(shí)施例中，高側(cè)功率晶體管與控制電路的一部分一起設(shè)置在高側(cè)裝置上，并且低側(cè)功率晶體管與控制電路的一部分一起設(shè)置在低側(cè)裝置上，如以下更詳細(xì)地描述。

圖1所示的集成半橋電力轉(zhuǎn)換電路100包括：低側(cè)gan裝置103、高側(cè)gan裝置105、負(fù)載107、自舉電容器110和其它電路元件，如下面更詳細(xì)地說(shuō)明和討論的。一些實(shí)施例還可以具有外部控制器(在圖1中未示出)，其向電路100提供一個(gè)或多個(gè)輸入以調(diào)節(jié)電路的操作。電路100僅用于說(shuō)明目的，其它變型和配置在本公開(kāi)的范圍內(nèi)。

在一個(gè)實(shí)施例中，低側(cè)gan裝置103可以具有基于gan的低側(cè)電路104，其包括具有低側(cè)控制柵極117的低側(cè)功率晶體管115。低側(cè)電路104還可以包括集成低側(cè)晶體管驅(qū)動(dòng)器120，其具有連接到低側(cè)晶體管控制柵極117的輸出123。在另一個(gè)實(shí)施例中，高側(cè)gan裝置105可以具有基于gan的高側(cè)電路106，其包括具有高側(cè)控制柵極127的高側(cè)功率晶體管125。高側(cè)電路106還可以包括具有連接到高側(cè)晶體管控制柵極127的輸出133的集成高側(cè)晶體管驅(qū)動(dòng)器130。

電壓源135(也稱(chēng)為軌電壓)可以連接到高側(cè)晶體管125的漏極137，并且高側(cè)晶體管可以用于控制輸入到電力轉(zhuǎn)換電路100中的電力。高側(cè)晶體管125還可以具有耦接到低側(cè)晶體管115的漏極143的源極140，形成開(kāi)關(guān)節(jié)點(diǎn)145。低側(cè)晶體管115可以具有連接到地的源極147。在一個(gè)實(shí)施例中，低側(cè)晶體管115和高側(cè)晶體管125可以是基于gan的增強(qiáng)型場(chǎng)效應(yīng)晶體管。在其它實(shí)施例中，低側(cè)晶體管115和高側(cè)晶體管125可以是任何其它類(lèi)型的裝置，包括但不限于基于gan的耗盡型晶體管，與基于硅的增強(qiáng)型場(chǎng)效應(yīng)晶體管串聯(lián)連接的基于gan的耗盡型晶體管具有連接到基于硅的增強(qiáng)型晶體管、基于碳化硅的晶體管或基于硅的晶體管的源極的耗盡型晶體管的柵極。

在一些實(shí)施例中，高側(cè)裝置105和低側(cè)裝置103可以由基于gan的材料制成。在一個(gè)實(shí)施例中，基于gan的材料可以包括在硅層上的gan層。在進(jìn)一步的實(shí)施例中，基于gan的材料可以包括但不限于在碳化硅、藍(lán)寶石或氮化鋁層上的gan層。在一個(gè)實(shí)施例中，基于gan的層可以包括但不限于其它iii族氮化物(例如氮化鋁和氮化銦)和iii族氮化物合金(例如algan和ingan)的復(fù)合堆疊。在另外的實(shí)施例中，基于gan的低側(cè)電路104和基于gan的高側(cè)電路106可以設(shè)置在單片基于gan的裝置上。在進(jìn)一步的實(shí)施例中，基于gan的低側(cè)電路104可以設(shè)置在第一基于gan的裝置上，并且基于gan的高側(cè)電路106可以設(shè)置在第二基于gan的裝置上。在又進(jìn)一步的實(shí)施例中，基于gan的低側(cè)電路104和基于gan的高側(cè)電路106可以設(shè)置在多于兩個(gè)基于gan的裝置上。在一個(gè)實(shí)施例中，基于gan的低側(cè)電路104和基于gan的高側(cè)電路106可以包含以任何配置布置的任何數(shù)量的有源或無(wú)源電路元件。

低側(cè)裝置

低側(cè)裝置103可以包括用于低側(cè)裝置和高側(cè)裝置105的控制和操作的多個(gè)電路。在一些實(shí)施例中，低側(cè)裝置103可以包括邏輯、控制和電平移位電路(低側(cè)控制電路)150，其控制低側(cè)晶體管115和高側(cè)晶體管125的切換以及其它功能，如下文更詳細(xì)地討論。低側(cè)裝置103還可以包括啟動(dòng)電路155、自舉電容器充電電路157和屏蔽電容器160，也將在下面更詳細(xì)地討論。

現(xiàn)在參考圖2，功能上示出了低側(cè)控制電路150內(nèi)的電路。下面討論低側(cè)控制電路150內(nèi)的每個(gè)電路，并且在一些情況下在圖3-14中更詳細(xì)地示出。在一個(gè)實(shí)施例中，低側(cè)控制電路150的主要功能可以是接收一個(gè)或多個(gè)輸入信號(hào)(例如來(lái)自控制器的pwm信號(hào))，并且控制低側(cè)晶體管115和高側(cè)晶體管125的操作。

在一個(gè)實(shí)施例中，第一和第二電平移位晶體管203、205可以分別用于與高側(cè)邏輯和控制電路153(參見(jiàn)圖1)通信。在一些實(shí)施例中，第一電平移位晶體管203可以是高電壓增強(qiáng)型gan晶體管。在進(jìn)一步的實(shí)施例中，第一電平移位晶體管203可以與低側(cè)晶體管115(參見(jiàn)圖1)和高側(cè)晶體管125類(lèi)似，除了它可以在尺寸上小得多(例如，第一電平移位晶體管可以在具有最小溝道長(zhǎng)度時(shí)柵極寬度為幾十微米)。

在其它實(shí)施例中，第一電平移位晶體管203可以同時(shí)經(jīng)歷高電壓和高電流(即，裝置可以在裝置安全操作區(qū)域的高功率部分操作)長(zhǎng)達(dá)高側(cè)晶體管125(參見(jiàn)圖1)的導(dǎo)通。這樣的狀況可能導(dǎo)致相對(duì)高的功率耗散，因此一些實(shí)施例可能涉及第一電平移位晶體管203的設(shè)計(jì)中的設(shè)計(jì)和裝置可靠性考慮，如下面更詳細(xì)地討論。在進(jìn)一步的實(shí)施例中，可以與第一電平移位晶體管203的源極210串聯(lián)地添加第一電平移位電阻器207，以將柵極213限制為源極210電壓，并因此限制通過(guò)第一電平移位晶體管的最大電流?？梢圆捎闷渌椒▉?lái)限制通過(guò)第一電平移位晶體管203的電流，并且這些方法在本公開(kāi)的范圍內(nèi)。第一電平移位晶體管203的漏極215可以耦接到高側(cè)邏輯和控制電路153(參見(jiàn)圖1)，如下面更詳細(xì)地討論的。

在一個(gè)實(shí)施例中，第一電平移位晶體管203可以包括具有第一輸入和第一輸出的反相器電路的一部分，并且被配置為在第一輸入端子處接收第一輸入邏輯信號(hào)，并且作為響應(yīng)，在第一輸出端子處提供第一反相輸出邏輯信號(hào)，如下面更詳細(xì)地討論的。在進(jìn)一步的實(shí)施例中，第一輸入和第一反相輸出邏輯信號(hào)可以參考不同的電壓電位。在一些實(shí)施例中，第一電平移位電阻器207能夠以第一反相輸出邏輯信號(hào)來(lái)操作，該第一反相輸出邏輯信號(hào)參考比第一輸入邏輯信號(hào)的參考電壓高了大于13伏的電壓。在其它實(shí)施例中，第一電平移位電阻器207能夠以第一反相輸出邏輯信號(hào)操作，該第一反相輸出邏輯信號(hào)參考比第一輸入邏輯信號(hào)的參考電壓高了大于20伏的電壓，而在其它實(shí)施例中，其可以高了80-400伏之間。

在其它實(shí)施例中，第一電平移位電阻器207可以由任何形式的電流宿代替。例如，在一個(gè)實(shí)施例中，第一電平移位晶體管203的源極210可以連接到柵極到源極短路的耗盡型裝置。在進(jìn)一步的實(shí)施例中，可以通過(guò)用疊加在場(chǎng)電介質(zhì)層上的高電壓場(chǎng)板金屬來(lái)代替增強(qiáng)型柵極堆疊以制造耗盡型裝置。場(chǎng)電介質(zhì)的厚度和金屬的功函數(shù)可以用于確定堆疊的夾斷電壓。

在其它實(shí)施例中，第一電平移位電阻器207可以由電流宿代替。電流宿可以使用可以由啟動(dòng)電路155(在圖1中示出并在下面更詳細(xì)地討論)生成的參考電流(iref)。與電阻器實(shí)施例相比，耗盡型晶體管和電流宿實(shí)施例都可以導(dǎo)致顯著的裝置面積減小(即，因?yàn)橄鄬?duì)較小的耗盡型晶體管將足夠且iref已經(jīng)可從啟動(dòng)電路155獲得)。

第二電平移位晶體管205可以被設(shè)計(jì)為與第一電平移位晶體管203類(lèi)似(例如，就電壓能力、電流處理能力，熱阻等而言)。與第一電平移位晶體管203類(lèi)似，第二電平移位晶體管205也可以被構(gòu)建為具有有源電流宿或電阻器。在一個(gè)實(shí)施例中，第二電平移位晶體管205的主要區(qū)別可能在其操作中。在一些實(shí)施例中，第二電平移位晶體管205的主要目的可能是當(dāng)?shù)蛡?cè)晶體管115關(guān)斷時(shí)防止高側(cè)晶體管125(參見(jiàn)圖1)的誤觸發(fā)。

在一個(gè)實(shí)施例中，例如，當(dāng)?shù)蛡?cè)晶體管115關(guān)斷導(dǎo)致負(fù)載電流流過(guò)高側(cè)晶體管125而晶體管在第三象限中工作，其柵極短路至其源極(即，在同步整流模式下)時(shí)，則在升壓操作中可能發(fā)生誤觸發(fā)。該狀況可能在開(kāi)關(guān)節(jié)點(diǎn)(vsw)145處引入dv/dt狀況，因?yàn)楫?dāng)?shù)蛡?cè)晶體管115導(dǎo)通時(shí)，開(kāi)關(guān)節(jié)點(diǎn)處于接近地的電壓，然后在相對(duì)短的時(shí)間段內(nèi)轉(zhuǎn)變到軌電壓135。所得的寄生c*dv/dt電流(即，其中c＝第一電平移位晶體管203的coss加上到地的任何其它電容)可能導(dǎo)致第一電平移位節(jié)點(diǎn)305(參見(jiàn)圖3)被拉低，這將使高側(cè)晶體管125接通。在一些實(shí)施例中，這種狀況可能不是所期望的，因?yàn)榭赡軟](méi)有死時(shí)間(deadtime)控制，并且在處于傳導(dǎo)狀態(tài)的同時(shí)可能發(fā)生從高側(cè)晶體管125和低側(cè)晶體管115的直通(shootthrough)。

圖3示出了一個(gè)實(shí)施例，其示出了第一電平移位晶體管203可以如何電耦接到高側(cè)裝置105。位于低側(cè)裝置103上的第一電平移位晶體管203與上拉電阻器303一起示出，上拉電阻器303可以位于高側(cè)裝置105(參見(jiàn)圖1)上。在一些實(shí)施例中，第一電平移位晶體管203可以作為電阻器上拉反相器中的下拉晶體管操作。

在進(jìn)一步的實(shí)施例中，當(dāng)電平移位驅(qū)動(dòng)器電路217(參見(jiàn)圖2)將高柵極信號(hào)(l1_dr)提供給第一電平移位晶體管203時(shí)，第一電平移位節(jié)點(diǎn)305被拉低，其被高側(cè)邏輯和控制電路153(參見(jiàn)圖1)反相。反相信號(hào)表現(xiàn)為使高側(cè)晶體管137(參見(jiàn)圖1)接通的高狀態(tài)信號(hào)，該高側(cè)晶體管137然后拉動(dòng)開(kāi)關(guān)節(jié)點(diǎn)(vsw)145處的電壓接近軌電壓135。

相反，當(dāng)電平移位驅(qū)動(dòng)器電路217(參見(jiàn)圖2)將低柵極信號(hào)提供給第一電平移位晶體管203時(shí)，第一電平移位節(jié)點(diǎn)305被拉至高邏輯狀態(tài)，其由高側(cè)邏輯和控制電路153(參考圖1)反相。反相信號(hào)表現(xiàn)為使高側(cè)晶體管125關(guān)斷的低邏輯狀態(tài)信號(hào)。此方案可能導(dǎo)致到高側(cè)晶體管125的非反相柵極信號(hào)。在進(jìn)一步的實(shí)施例中，第一電平移位晶體管203可以被設(shè)計(jì)為足夠大使得能夠在第一電平移位節(jié)點(diǎn)305上下拉，但不會(huì)大到其漏極到源極和漏極到襯底(即，半導(dǎo)體襯底)電容引發(fā)高側(cè)邏輯和控制電路153的誤觸發(fā)。

在一些實(shí)施例中，上拉電阻器303可以替代地是增強(qiáng)型晶體管、耗盡型晶體管或參考電流源元件。在進(jìn)一步的實(shí)施例中，上拉電阻器303可以耦接在漏極和參考不同于接地的不同電壓軌的浮動(dòng)電源(例如，自舉電容器，下面更詳細(xì)地討論)的正端子之間。在又進(jìn)一步的實(shí)施例中，在第一輸出端子(ls_node)305和開(kāi)關(guān)節(jié)點(diǎn)(vsw)145(參見(jiàn)圖1)之間可以存在第一電容以及在第一輸出端子和地之間存在第二電容，其中第一電容比第二電容大。第一電容可以被設(shè)計(jì)為使得響應(yīng)于開(kāi)關(guān)節(jié)點(diǎn)(vsw)145(參見(jiàn)圖1)處的高dv/dt信號(hào)，c*dv/dt電流的大部分被允許通過(guò)第一電容傳導(dǎo)，確保第一輸出端子305處的電壓跟蹤開(kāi)關(guān)節(jié)點(diǎn)(vsw)處的電壓。在一些實(shí)施例中，屏蔽電容器160(參見(jiàn)圖1)可以被設(shè)計(jì)為充當(dāng)如上所述的第一電容器。在進(jìn)一步的實(shí)施例中，屏蔽電容器160(參見(jiàn)圖1)可以用于在半橋電力轉(zhuǎn)換電路100中的第一輸出端子305和開(kāi)關(guān)節(jié)點(diǎn)(vsw)145(參見(jiàn)圖1)之間產(chǎn)生電容。在又進(jìn)一步的實(shí)施例中，屏蔽電容器160(參見(jiàn)圖1)也可以用于使第一輸出端子305和襯底(即，半導(dǎo)體襯底)之間的電容最小化。更具體地，在一些實(shí)施例中，可以通過(guò)將導(dǎo)電屏蔽層添加到裝置并將該層耦接到開(kāi)關(guān)節(jié)點(diǎn)(vsw)145來(lái)產(chǎn)生屏蔽電容器160。該結(jié)構(gòu)可以有效地產(chǎn)生兩個(gè)電容器。一個(gè)電容器耦接在輸出端子305和開(kāi)關(guān)節(jié)點(diǎn)(vsw)145之間，另一個(gè)耦接在開(kāi)關(guān)節(jié)點(diǎn)和襯底之間。因此，實(shí)際上消除了輸出端子305和襯底之間的電容。在進(jìn)一步的實(shí)施例中，屏蔽電容器160(參見(jiàn)圖1)可以被構(gòu)造在低側(cè)芯片103上。

邏輯、控制和電平移位電路150(參見(jiàn)圖2)可以具有其它功能和電路，例如但不限于電平移位驅(qū)動(dòng)器電路217、低側(cè)晶體管驅(qū)動(dòng)電路120、消隱脈沖發(fā)生器223、自舉晶體管驅(qū)動(dòng)電路225和欠電壓鎖定(uvlo)電路227，如在下面各個(gè)附圖中更詳細(xì)解釋的。

現(xiàn)在參考圖4，更詳細(xì)地示出了電平移位驅(qū)動(dòng)器電路217。在一個(gè)實(shí)施例中，電平移位驅(qū)動(dòng)器電路217可以包括順序鏈中的第一反相器405和第二反相器410。在進(jìn)一步的實(shí)施例中，由于電平移位驅(qū)動(dòng)器電路217可以驅(qū)動(dòng)小柵極寬度的第一電平移位晶體管203，所以可以不需要緩沖器級(jí)。

在一個(gè)實(shí)施例中，電平移位驅(qū)動(dòng)器電路217由來(lái)自控制器(未示出)的脈沖寬度調(diào)制的高側(cè)信號(hào)(pwm_hs)直接驅(qū)動(dòng)。在一些實(shí)施例中，(pwm_hs)信號(hào)可以由外部控制電路來(lái)提供。在一個(gè)實(shí)施例中，外部控制電路可以是與高側(cè)裝置105、低側(cè)裝置103、兩種裝置在同一封裝中或者單獨(dú)自己封裝的外部控制器。在進(jìn)一步的實(shí)施例中，電平移位驅(qū)動(dòng)器電路217還可以包括控制電平移位驅(qū)動(dòng)器電路何時(shí)與第一電平移位晶體管203(參見(jiàn)圖3)通信的邏輯。在一個(gè)實(shí)施例中，可選的低側(cè)欠電壓鎖定信號(hào)(ls_uvlo)可以由電平移位驅(qū)動(dòng)器電路217內(nèi)的欠電壓鎖定電路生成。如果低側(cè)(vdd_ls)的(vcc)或(vdd)低于某個(gè)參考電壓或參考電壓的一部分，低側(cè)欠電壓鎖定電路可以用于關(guān)斷電平移位驅(qū)動(dòng)器電路217。

在進(jìn)一步的實(shí)施例中，電平移位驅(qū)動(dòng)器電路217可以生成用于低側(cè)晶體管的直通保護(hù)信號(hào)(stp_ls)，其用于防止低側(cè)晶體管115和高側(cè)晶體管125上的重疊柵極信號(hào)引起的直通。(stp_ls)信號(hào)的功能可以是確保當(dāng)高側(cè)晶體管125的柵極信號(hào)為低時(shí)低側(cè)驅(qū)動(dòng)器電路120(參見(jiàn)圖2)僅與低側(cè)晶體管115的柵極端子通信。在其它實(shí)施例中，第一反相器405的輸出可以用于生成低側(cè)晶體管115的直通保護(hù)信號(hào)(stp_ls)。

在進(jìn)一步的實(shí)施例中，用于uvlo和直通保護(hù)的邏輯可以通過(guò)向第一反相器405添加多輸入與非門(mén)來(lái)實(shí)現(xiàn)，其中與非門(mén)的輸入是(pwm_hs)、(ls_uvlo)和(stp_hs)信號(hào)。在又進(jìn)一步的實(shí)施例中，如果(stp_hs)和(ls_uvlo)信號(hào)都為高，則第一反相器405可以?xún)H響應(yīng)(pwm_hs)信號(hào)。在進(jìn)一步的實(shí)施例中，可以從低側(cè)柵極驅(qū)動(dòng)器塊120生成stp_hs信號(hào)，如在各個(gè)圖中更詳細(xì)地解釋的。

現(xiàn)在參考圖5，消隱脈沖發(fā)生器223可以用于生成與低側(cè)晶體管115的關(guān)斷瞬變對(duì)應(yīng)的脈沖信號(hào)。然后該脈沖信號(hào)可以在脈沖的持續(xù)時(shí)間接通第二電平移位晶體管205，這觸發(fā)高側(cè)裝置105(參見(jiàn)圖1)上的控制電路，以防止第一電平移位節(jié)點(diǎn)305電壓的誤下拉。

圖5示出了消隱脈沖發(fā)生器223的一個(gè)實(shí)施例的示意圖。在一些實(shí)施例中，低側(cè)晶體管115柵極信號(hào)(ls_gate)作為輸入饋送到消隱脈沖發(fā)生器223。(ls_gate)信號(hào)由第一級(jí)反相器505反相，然后通過(guò)rc脈沖發(fā)生器510發(fā)送以生成正脈沖。在一些實(shí)施例中，可能需要反相信號(hào)，因?yàn)槊}沖對(duì)應(yīng)于(ls_gate)信號(hào)的下降沿。rc脈沖發(fā)生器510電路中的電容器515可以用作允許其輸入處的dv/dt出現(xiàn)在電阻器520兩端的高通濾波器。一旦dv/dt在rc脈沖發(fā)生器510的輸入處消失，電容器515可以緩慢地通過(guò)電阻器520充電，導(dǎo)致電阻器上的緩慢衰減的電壓波形。然后可以通過(guò)第二反相器525、第三反相器530和緩沖器535發(fā)送脈沖，以生成用于消隱脈沖(b_pulse)信號(hào)的方波脈沖。脈沖的持續(xù)時(shí)間可以由rc脈沖發(fā)生器510中的電容器515和電阻器520的值確定。在一些實(shí)施例中，可以使用漏極到源極短路的增強(qiáng)型gan晶體管來(lái)構(gòu)造電容器515。

現(xiàn)在參考圖6，消隱脈沖發(fā)生器223內(nèi)的示例波形600示出為一個(gè)實(shí)施例。跡線605示出了低側(cè)柵極脈沖(ls_gate)的下降沿。跡線610示出了第一級(jí)反相器505輸出的上升沿。跡線615示出了rc脈沖發(fā)生器510的輸出，以及跡線620示出了作為消隱脈沖發(fā)生器223的輸出的所得消隱脈沖(b_pulse)信號(hào)。

現(xiàn)在參考圖7，更詳細(xì)地示出了自舉晶體管驅(qū)動(dòng)電路225。自舉晶體管驅(qū)動(dòng)電路225包括反相器730、第一緩沖器735和第二緩沖器745。自舉晶體管驅(qū)動(dòng)電路225可以從低側(cè)驅(qū)動(dòng)器電路120接收(bootfet_dr_in)信號(hào)。(bootfet_dr_in)信號(hào)可以相對(duì)于ls_gate信號(hào)反相。自舉晶體管驅(qū)動(dòng)電路225可以被配置為向自舉充電電路157(參見(jiàn)圖1)中的自舉晶體管提供稱(chēng)為(bootfet_dr)的柵極驅(qū)動(dòng)信號(hào)，下面將更詳細(xì)地討論。當(dāng)?shù)蛡?cè)晶體管115接通時(shí)，(bootfet_dr)柵極驅(qū)動(dòng)信號(hào)可以被定時(shí)以接通自舉晶體管。此外，由于自舉晶體管驅(qū)動(dòng)電路225由(vcc)驅(qū)動(dòng)，所以該電路的輸出可以具有從處于低狀態(tài)的0伏變?yōu)樘幱诟郀顟B(tài)的(vcc)+6伏的電壓。在一個(gè)實(shí)施例中，在低側(cè)晶體管115接通之后，自舉晶體管接通，并且在低側(cè)晶體管關(guān)斷之前，自舉晶體管關(guān)斷。

在一些實(shí)施例中，(bootfet_dr)信號(hào)的接通瞬變可以通過(guò)將串聯(lián)延遲電阻器705引入到第二緩沖器745的輸入而被延遲，第二緩沖器745的輸入可以是最終緩沖器級(jí)中的晶體管的柵極。在進(jìn)一步的實(shí)施例中，可以通過(guò)向低側(cè)驅(qū)動(dòng)電路120中的最終下拉晶體管的柵極添加串聯(lián)電阻器來(lái)延遲低側(cè)晶體管115(參見(jiàn)圖1)的關(guān)斷瞬變。在一個(gè)實(shí)施例中，取決于終端用戶(hù)的要求和電路的設(shè)計(jì)，一個(gè)或更多的電容器可以用于自舉晶體管驅(qū)動(dòng)電路225中，并且支持例如可以是20伏(vcc)級(jí)的電壓。在一些實(shí)施例中，一個(gè)或多個(gè)電容器可以由gan電容器的場(chǎng)電介質(zhì)而不是漏極到源極短路的增強(qiáng)型晶體管制成。

現(xiàn)在參考圖8，示出了低側(cè)晶體管驅(qū)動(dòng)電路120的框圖。低側(cè)晶體管驅(qū)動(dòng)電路120可以具有第一反相器805、緩沖器810、第二反相器815、第二緩沖器820和第三緩沖器825。第三緩沖器825可以向低側(cè)晶體管115提供(ls_gate)信號(hào)(參見(jiàn)圖1)。在一些實(shí)施例中，可以使用兩個(gè)反相器/緩沖器級(jí)，因?yàn)榈蛡?cè)晶體管115(參見(jiàn)圖1)的柵極的輸入可以與(vin)同步。因此，處于高狀態(tài)的(vin)可以對(duì)應(yīng)于處于高狀態(tài)的低側(cè)晶體管115的(v柵極)，反之亦然。

在進(jìn)一步的實(shí)施例中，低側(cè)驅(qū)動(dòng)電路120的某些部分可以具有不對(duì)稱(chēng)的滯后。一些實(shí)施例可以包括使用晶體管下拉850和電阻器分壓器840的不對(duì)稱(chēng)滯后。

進(jìn)一步的實(shí)施例可以具有用于(stp_ls)信號(hào)(低側(cè)晶體管115上的直通保護(hù))的多輸入與非門(mén)。在一個(gè)實(shí)施例中，低側(cè)驅(qū)動(dòng)電路120可以從電平移位驅(qū)動(dòng)器電路217接收直通保護(hù)信號(hào)(stp_ls)。(stp_ls)信號(hào)的目的可以與前面描述的(stp_hs)信號(hào)的相似。(stp_ls)信號(hào)可以確保當(dāng)電平移位驅(qū)動(dòng)器電路217輸出處于高狀態(tài)時(shí)，低側(cè)晶體管驅(qū)動(dòng)電路120不與低側(cè)晶體管115的柵極117(參見(jiàn)圖1)通信。在其它實(shí)施例中，第一反相器級(jí)805的輸出可以用作電平移位驅(qū)動(dòng)電路217的(stp_hs)信號(hào)和自舉晶體管驅(qū)動(dòng)電路225的(bootfet_dr_in)信號(hào)。

在一些實(shí)施例中，低側(cè)晶體管驅(qū)動(dòng)電路120可以對(duì)從uvlo電路227(參見(jiàn)圖2)接收的(ls_uvlo)信號(hào)采用多輸入與非門(mén)。進(jìn)一步的實(shí)施例可以采用關(guān)斷延遲電阻器，其可以與最終緩沖器級(jí)825中的最終下拉晶體管的柵極串聯(lián)。在一些實(shí)施例中可以使用延遲電阻器，以確保自舉晶體管在低側(cè)晶體管115關(guān)斷之前關(guān)斷。

現(xiàn)在參考圖9，更詳細(xì)地示出了啟動(dòng)電路155。啟動(dòng)電路155可以被設(shè)計(jì)為具有如下面更詳細(xì)討論的多個(gè)功能。主要地，啟動(dòng)電路155可以用于提供內(nèi)部電壓(在這種情況下為start_vcc)并提供足夠的電流以支持由(vcc)驅(qū)動(dòng)的電路。該電壓可以保持以支持電路，直到(vcc)從軌電壓135(v+)外部地充電到所需電壓。啟動(dòng)電路155還可以提供可以與啟動(dòng)電壓無(wú)關(guān)的參考電壓(vref)以及參考電流宿(iref)。

在一個(gè)實(shí)施例中，耗盡型晶體管905可以用作電路中的初級(jí)電流源。在進(jìn)一步的實(shí)施例中，耗盡型晶體管905可以由設(shè)置在鈍化層之上的金屬層形成。在一些實(shí)施例中，耗盡型晶體管905可以使用高電壓場(chǎng)板(通常為任何高電壓gan技術(shù)固有的)作為柵極金屬。在進(jìn)一步的實(shí)施例中，場(chǎng)電介質(zhì)可以用作柵極絕緣體。所得到的柵極晶體管可以是具有高溝道夾斷電壓(vpinch)(即，夾斷電壓與場(chǎng)電介質(zhì)厚度成比例)的耗盡型裝置。耗盡型晶體管905可以被設(shè)計(jì)成阻塞其漏極(連接到v+)和其源極之間的相對(duì)高的電壓。這種連接可以稱(chēng)為源極跟隨器連接。耗盡型晶體管905可以具有耦接到地的柵極906、耦接到第一節(jié)點(diǎn)911的源極907和耦接到電壓源135的漏極909。

在進(jìn)一步的實(shí)施例中，一系列相同的二極管連接的增強(qiáng)型低電壓晶體管910可以與耗盡型晶體管905串聯(lián)。這一系列相同的二極管連接的增強(qiáng)型低電壓晶體管910可以串聯(lián)連接在第一節(jié)點(diǎn)911和第二節(jié)點(diǎn)912之間。一個(gè)或多個(gè)中間節(jié)點(diǎn)913可以設(shè)置在這一系列相同的二極管連接的增強(qiáng)型低電壓晶體管910中的每一個(gè)之間。晶體管的寬長(zhǎng)比可以設(shè)置從(v+)汲取的電流以及每個(gè)二極管兩端的電壓。為了去除閾值電壓和工藝變化靈敏度，這一系列相同的二極管連接的增強(qiáng)型低電壓晶體管910可以被設(shè)計(jì)為大溝道長(zhǎng)度裝置。在一些實(shí)施例中，這一系列相同的二極管連接的增強(qiáng)型低電壓晶體管910可以用一個(gè)或多個(gè)高值電阻器代替。

在進(jìn)一步的實(shí)施例中，在這一系列相同的二極管連接的增強(qiáng)型低電壓晶體管910的底端處，電流鏡915可以由兩個(gè)增強(qiáng)型低電壓晶體管構(gòu)成并且用于生成參考電流宿(iref)。第一電流鏡晶體管920可以是二極管連接的，并且第二電流鏡晶體管925可以具有連接到第一電流鏡晶體管的柵極的柵極。第一和第二電流鏡晶體管920、925的源極可以分別耦接并接地。第一電流鏡晶體管920的漏極端子可以耦接到第二結(jié)912，并且第二電流鏡晶體管925的源極端子可以用作電流宿端子。電流鏡915和一系列相同的二極管連接的增強(qiáng)型低電壓晶體管910的這種堆疊可以形成到耗盡型晶體管905的所謂“源極跟隨器負(fù)載”。

在其它實(shí)施例中，當(dāng)耗盡型晶體管905的柵極906接地時(shí)，當(dāng)電流被提供給“源極跟隨器負(fù)載”時(shí)，耗盡型晶體管的源極907可以呈現(xiàn)接近(vpinch)的電壓。同時(shí)，電流鏡915中的二極管連接的晶體管920兩端的電壓降可以接近晶體管的閾值電壓(vth)。這種狀況意味著一系列相同的二極管連接的增強(qiáng)型低電壓晶體管910中的每一個(gè)兩端的電壓降可以等于(vpinch-vth)/n，其中“n”是電流鏡915和耗盡型晶體管905之間二極管連接的增強(qiáng)型晶體管的數(shù)量。

例如，如果啟動(dòng)晶體管930的柵極連接到從底部起的第三個(gè)相同的二極管連接的增強(qiáng)型低電壓晶體管，則啟動(dòng)晶體管的柵極電壓可以為3*(vpinch-vth)/n+vth。因此，啟動(dòng)電壓可以是3*(vpinch-vth)/n+vth-vth＝3*(vpinch-vth)/n。作為更具體的示例，在一個(gè)實(shí)施例中，其中(vpinch)＝40伏、(vth)＝2伏，其中n＝6且(vstartup)＝19伏。

在其它實(shí)施例中，啟動(dòng)電路155可以生成參考電壓信號(hào)(vref)。在一個(gè)實(shí)施例中，生成(vref)的電路可以與上面討論的啟動(dòng)電壓生成電路類(lèi)似。參考電壓晶體管955可以連接在一系列相同的二極管連接的增強(qiáng)型低電壓晶體管910中的兩個(gè)晶體管之間。在一個(gè)實(shí)施例中，(vref)＝(vpinch-vth)/n。

在進(jìn)一步的實(shí)施例中，禁用下拉晶體管935可以跨越啟動(dòng)晶體管930的柵極到源極連接。當(dāng)禁用信號(hào)為高時(shí)，啟動(dòng)晶體管930將被禁用。下拉電阻器940可以連接到禁用晶體管935的柵極，以防止禁用晶體管的誤接通。在其它實(shí)施例中，二極管鉗位器945可以連接在啟動(dòng)晶體管930的柵極和源極端子之間以確保啟動(dòng)晶體管的柵極到源極電壓能力在電路操作期間不被破壞(即，被配置為柵極過(guò)電壓保護(hù)裝置)。在一些實(shí)施例中，二極管鉗位器945可以由一系列二極管連接的基于gan的增強(qiáng)型晶體管1050制成，如圖10所示。

現(xiàn)在參考圖11，更詳細(xì)地示出了uvlo電路227。在一些實(shí)施例中，uvlo電路227可以具有差分比較器1105、下電平移位器1110和反相器1115。在進(jìn)一步的實(shí)施例中，uvlo電路227可以將啟動(dòng)電路155(參見(jiàn)圖9)生成的(vref)和(iref)使用在差分比較器/下電平移位器電路中以生成饋送到電平移位驅(qū)動(dòng)器電路217(參見(jiàn)圖2)和低側(cè)晶體管驅(qū)動(dòng)器電路120的(ls_uvlo)信號(hào)。在一些實(shí)施例中，uvlo電路227還可以被設(shè)計(jì)為具有不對(duì)稱(chēng)滯后。在進(jìn)一步的實(shí)施例中，uvlo電路227的輸出可以獨(dú)立于閾值電壓。這可以通過(guò)選擇具有相對(duì)高增益的差分比較器來(lái)實(shí)現(xiàn)。在一個(gè)實(shí)施例中，可以通過(guò)增加差分比較器中的電流源和上拉電阻器的值來(lái)增加增益。在一些實(shí)施例中，電流和電阻器的限制可以由(vref)設(shè)置。

在其它實(shí)施例中，電壓(va)和(vb)1120和1125可以分別與(vcc)或(vdd_ls)和(vref)成比例，如每個(gè)輸入上的電阻器分壓器比所指示的。當(dāng)(va)1120>(vb)1125時(shí)，反相端子的輸出變?yōu)榈蜖顟B(tài)。在一個(gè)具體實(shí)施例中，因?yàn)殡娏髟串a(chǎn)生源極跟隨器配置，所以低狀態(tài)＝(vth)。類(lèi)似地，當(dāng)(va)1120<(vb)1125時(shí)，輸出變?yōu)楦郀顟B(tài)(vref)。在一些實(shí)施例中，可能需要下電平移位器1110，因?yàn)榈碗妷盒枰乱埔粋€(gè)閾值電壓以確保到下一級(jí)的低輸入低于(vth)。下移的輸出可以由簡(jiǎn)單的電阻器上拉反相器1115反相。反相器1115的輸出是(ls_uvlo)信號(hào)。

現(xiàn)在參考圖12，更詳細(xì)地示出了自舉電容器充電電路157。在一個(gè)實(shí)施例中，自舉二極管和晶體管電路157可以包括高電壓二極管連接的增強(qiáng)型晶體管1205和高電壓自舉晶體管1210的并聯(lián)連接。在進(jìn)一步的實(shí)施例中，高電壓二極管連接的增強(qiáng)型晶體管1205和高電壓自舉晶體管1210可以被設(shè)計(jì)為共享相同的漏極指。在一些實(shí)施例中，(bootfet_dr)信號(hào)可以從自舉晶體管驅(qū)動(dòng)電路225(參見(jiàn)圖2)得出。如上所述，高電壓自舉晶體管1210可以與低側(cè)晶體管115(參見(jiàn)圖1)的接通一致地接通。

現(xiàn)在參考圖13，替代的自舉二極管和晶體管電路1300可以用于代替上面在圖12中討論的自舉二極管和晶體管電路157。在圖13所示的實(shí)施例中，可以如示意圖1300所示來(lái)連接由增強(qiáng)型低電壓gan裝置1310共源共柵的耗盡型裝置1305。在另一個(gè)實(shí)施例中，取決于耗盡型裝置的夾斷電壓，耗盡型裝置1305的柵極可以連接到地，以減小在共源共柵的增強(qiáng)型裝置1310上的電壓應(yīng)力。

高側(cè)裝置

現(xiàn)在參考圖14，更詳細(xì)地示出了高側(cè)邏輯和控制電路153。在一個(gè)實(shí)施例中，高側(cè)驅(qū)動(dòng)器130從第一電平移位接收器1410和高側(cè)uvlo電路1415接收輸入，并將(hs_gate)信號(hào)發(fā)送到高側(cè)晶體管125(參見(jiàn)圖1)。在又進(jìn)一步的實(shí)施例中，上拉觸發(fā)器電路1425被配置為接收(lshift_1)信號(hào)并控制上拉晶體管1435。在一些實(shí)施例中，第二電平移位接收器電路1420被配置為控制消隱晶體管1440。上拉晶體管1435和消隱晶體管1440都可以與上拉電阻器1430并聯(lián)連接。高側(cè)邏輯和控制電路153內(nèi)的每個(gè)電路在下面討論，并且在一些情況下在圖16-20中更詳細(xì)地示出。

現(xiàn)在參考圖15，更詳細(xì)地示出了第一電平移位接收器1410。在一些實(shí)施例中，第一電平移位接收器1410可以將(l_shift1)信號(hào)轉(zhuǎn)換為可由高側(cè)晶體管驅(qū)動(dòng)器130(參見(jiàn)圖14)處理以驅(qū)動(dòng)高側(cè)晶體管125(參見(jiàn)圖1)的(ls_hsg)信號(hào)。在進(jìn)一步的實(shí)施例中，第一電平移位接收器1410可以具有在多級(jí)下移位器中采用的三個(gè)增強(qiáng)型晶體管1505、1510、1515以及用作二極管鉗位器的多個(gè)二極管連接的晶體管1520，如下面更詳細(xì)討論的。

在一個(gè)實(shí)施例中，第一電平移位接收器1410可以將(l_shift1)信號(hào)下移3*vth(例如，每個(gè)增強(qiáng)型晶體管1505、1510、1515可以具有接近vth的柵極到源極電壓)。在一些實(shí)施例中，最后的源極跟隨器晶體管(例如，在這種情況下為晶體管1515)可以具有跨其柵極到源極的三個(gè)二極管連接的晶體管鉗位器1520。在進(jìn)一步的實(shí)施例中，可以使用這種布置，因?yàn)槠湓礃O電壓只能高達(dá)(vdd_hs)(即，因?yàn)槠渎O連接到vdd_hs)，而其柵極電壓可以高達(dá)v(l_shift1)-2*vth。因此，在一些實(shí)施例中，最后的源極跟隨器晶體管1515上的最大柵極到源極電壓可以大于裝置技術(shù)的最大額定柵極到源極電壓。最終源極跟隨器晶體管1515的輸出是到高側(cè)晶體管驅(qū)動(dòng)器130(參見(jiàn)圖1)的輸入(即，輸出是ls_hsg信號(hào))。在進(jìn)一步的實(shí)施例中，可以使用少于或多于三個(gè)源極跟隨器晶體管。在又進(jìn)一步的實(shí)施例中，可以在鉗位器1520中使用更少或多于三個(gè)二極管連接的晶體管。

現(xiàn)在參考在圖16，更詳細(xì)地示出了第二電平移位接收器1420。在一個(gè)實(shí)施例中，第二電平移位接收器1420可以具有下電平移位電路1605和反相器電路1610。在一些實(shí)施例中，第二電平移位接收器1420可以以與第一電平移位接收器1410(參見(jiàn)圖15)類(lèi)似的方式構(gòu)造，除了第二電平移位接收器可以?xún)H具有一個(gè)下電平移位電路(例如，增強(qiáng)型晶體管1615)并接下來(lái)為反相器電路1610。在一個(gè)實(shí)施例中，下電平移位電路1605可以接收來(lái)自第二電平移位晶體管205的(l_shift2)信號(hào)(參見(jiàn)圖2)。在一個(gè)實(shí)施例中，反相器電路1610可以由(vboot)信號(hào)驅(qū)動(dòng)，并且反相器的上拉晶體管的柵極電壓可以用作驅(qū)動(dòng)消隱晶體管1440的(blank_fet)信號(hào)(參見(jiàn)圖14)。在一些實(shí)施例中，電壓可以從處于低狀態(tài)的0伏變?yōu)樘幱诟郀顟B(tài)的(vboot+0.5*(vboot-vth))。與第一電平移位接收器1410類(lèi)似，第二電平移位接收器1420可以具有跨越源極跟隨器晶體管1615的柵極到源極的二極管連接的晶體管鉗位器1620。在其它實(shí)施例中，鉗位器1620可以包括少于或多于三個(gè)二極管連接的晶體管。

現(xiàn)在參考圖17，更詳細(xì)地示出了上拉觸發(fā)器電路1425。在一個(gè)實(shí)施例中，上拉觸發(fā)器電路1425可以具有第一反相器1705、第二反相器1710、rc脈沖發(fā)生器1715和柵極到源極鉗位器1720。在一些實(shí)施例中，上拉觸發(fā)器電路1425可以接收(l_shift1)信號(hào)作為輸入，并且作為響應(yīng)，一旦(l_shift1)電壓轉(zhuǎn)變?yōu)榇蠹s第一反相器1705的輸入閾值，就生成脈沖。所生成的脈沖可以用作驅(qū)動(dòng)上拉晶體管1435的(pullup_fet)信號(hào)(參見(jiàn)圖14)。第二反相器1710可以由(vboot)而不是(vdd_hs)驅(qū)動(dòng)，因?yàn)樯侠w管1435的柵極電壓可能需要大于(l_shift1)信號(hào)電壓。

現(xiàn)在參考圖18，更詳細(xì)地示出了高側(cè)uvlo電路1415。在一個(gè)實(shí)施例中，高側(cè)uvlo電路1415可以具有下電平移位器1805、具有不對(duì)稱(chēng)滯后的電阻器上拉反相器1810和柵極到源極鉗位器1815。在進(jìn)一步的實(shí)施例中，由高側(cè)uvlo電路1415生成的(hs_uvlo)信號(hào)可以通過(guò)在自舉電容器110電壓低于特定閾值時(shí)關(guān)斷由高側(cè)驅(qū)動(dòng)電路130(參見(jiàn)圖14)生成的(hs_gate)信號(hào)，來(lái)幫助防止電路故障。在一些實(shí)施例中，測(cè)量自舉電容器110電壓(vboot)(即，浮動(dòng)電源電壓)，并且作為響應(yīng)，生成邏輯信號(hào)并將其與來(lái)自第一電平移位接收器1410的輸出信號(hào)(ls_hsg)結(jié)合，輸出信號(hào)(ls_hsg)用作高側(cè)柵極驅(qū)動(dòng)電路130的輸入。更具體地，在該實(shí)施例中，例如，uvlo電路被設(shè)計(jì)為當(dāng)(vboot)減小到小于開(kāi)關(guān)節(jié)點(diǎn)(vsw)145電壓以上4*vth時(shí)參與其中。在其它實(shí)施例中，可以使用不同的閾值電平。

在進(jìn)一步的實(shí)施例中，高側(cè)uvlo電路1415可以在下電平移位器1805中下移(vboot)，并且將信號(hào)傳遞到具有不對(duì)稱(chēng)滯后的反相器1810。具有不對(duì)稱(chēng)滯后的反相器1810的輸出可以生成與來(lái)自第一電平移位接收器1410的輸出邏輯地組合的(hs_uvlo)信號(hào)以關(guān)斷高側(cè)晶體管125(參見(jiàn)圖1)。在一些實(shí)施例中，滯后可以用于減少高側(cè)晶體管125(參見(jiàn)圖1)的自觸發(fā)接通和關(guān)斷事件的數(shù)量，這種事件可能對(duì)半橋電路100的整體性能是有害的。

現(xiàn)在參考圖19，更詳細(xì)地示出了高側(cè)晶體管驅(qū)動(dòng)器130。高側(cè)晶體管驅(qū)動(dòng)器130可以具有第一反相器級(jí)1905，后面跟著高側(cè)驅(qū)動(dòng)級(jí)1910。第一反相器級(jí)1905可以將從電平移位1接收器1410(參見(jiàn)圖15)接收的下移的(ls_hsg)信號(hào)反相。然后可以通過(guò)高側(cè)驅(qū)動(dòng)級(jí)1910發(fā)送下移信號(hào)。高側(cè)驅(qū)動(dòng)級(jí)1910可以生成(hs_gate)信號(hào)以驅(qū)動(dòng)高側(cè)晶體管125(參見(jiàn)圖1)。在進(jìn)一步的實(shí)施例中，第一反相器級(jí)1905可以包含當(dāng)(hs_uvlo)信號(hào)處于高狀態(tài)時(shí)可以確保高側(cè)晶體管125(參見(jiàn)圖1)關(guān)斷的兩輸入或非門(mén)。

現(xiàn)在參考圖20，可以使用參考電壓生成電路2000，以從電源軌生成高側(cè)參考電壓。這種電路可以放置在高側(cè)gan裝置105上，用于生成參考開(kāi)關(guān)節(jié)點(diǎn)電壓145的內(nèi)部電源。在一些實(shí)施例中，電路2000可以與圖9中的啟動(dòng)電路155類(lèi)似。電路2000中的一個(gè)區(qū)別可以是添加了連接在第一節(jié)點(diǎn)2011和第二節(jié)點(diǎn)2012之間的源極跟隨器電容器2010。在一些實(shí)施例中，可能需要源極跟隨器電容器2010以確保在第一節(jié)點(diǎn)2011和第二節(jié)點(diǎn)2012之間形成不會(huì)隨著開(kāi)關(guān)節(jié)點(diǎn)(vsw)145處出現(xiàn)的dv/dt波動(dòng)的良好調(diào)節(jié)的電壓。在其它實(shí)施例中，參考電壓電容器2015可以連接在參考電壓晶體管2055的源極和第二節(jié)點(diǎn)2012之間。在一些實(shí)施例中，參考電壓晶體管2055的漏極可以連接到(vboot)節(jié)點(diǎn)。在一些實(shí)施例中，可能需要參考電壓電容器2015以確保(vref)被良好調(diào)節(jié)并且不對(duì)開(kāi)關(guān)節(jié)點(diǎn)(vsw)145(參見(jiàn)圖1)處的高dv/dt狀況響應(yīng)。在又進(jìn)一步的實(shí)施例中，電路2000中的另一區(qū)別可以是第二節(jié)點(diǎn)2012可以耦接到不斷變化的電壓(例如開(kāi)關(guān)節(jié)點(diǎn)(vsw)145(參見(jiàn)圖1))，而不是通過(guò)電流宿電路915(參見(jiàn)圖9)耦接到地連接。在又進(jìn)一步的實(shí)施例中，(vref)可以用作半橋電路100中的(vdd_hs)。

電路2000中的另一個(gè)區(qū)別可以是添加耦接在耗盡型晶體管2005和一系列相同的二極管連接的增強(qiáng)型低電壓晶體管2020之間的高電壓二極管連接的晶體管2025(即，晶體管的柵極耦接到晶體管的源極)。更具體地，高電壓二極管連接的晶體管2025可以具有耦接到耗盡型晶體管2005的源極的源極、耦接到第一節(jié)點(diǎn)2011的漏極和耦接到其源極的柵極。高電壓二極管連接的晶體管2025可以用于確保源極跟隨器電容器2010的頂板處的電壓上升到高于(v+)時(shí)，源極跟隨器電容器2010不放電。在進(jìn)一步的實(shí)施例中，源極跟隨器電容器2010可以相對(duì)小并且可以集成在半導(dǎo)體襯底上或電子封裝內(nèi)。圖21也示出了可以在半橋電路中外部添加的自舉電容器110。

在一些實(shí)施例中，屏蔽電容器160(參見(jiàn)圖1)可以從第一電平移位節(jié)點(diǎn)305(參見(jiàn)圖3)和第二電平移位節(jié)點(diǎn)(未示出)連接到開(kāi)關(guān)節(jié)點(diǎn)145，以幫助減少上述的誤觸發(fā)。在一些實(shí)施例中，屏蔽電容器160的值越大，電路越免于由于對(duì)地的寄生電容的誤觸發(fā)影響。然而，在高側(cè)晶體管125關(guān)斷期間，屏蔽電容器160可以通過(guò)連接到第一電平移位節(jié)點(diǎn)305的上拉電阻器303(參見(jiàn)圖3)放電。這可以顯著減慢高側(cè)晶體管125關(guān)斷過(guò)程。在一些實(shí)施例中，這種考慮可以用于設(shè)置屏蔽電容器160的值的上限。在進(jìn)一步的實(shí)施例中，可以通過(guò)使用第一電平移位節(jié)點(diǎn)和開(kāi)關(guān)接點(diǎn)145之間的鉗位電路161(參見(jiàn)圖1)來(lái)防止第一電平移位節(jié)點(diǎn)305(參見(jiàn)圖3)上的過(guò)電壓狀況。在一些實(shí)施例中，鉗位電路161可以包括二極管連接的晶體管，其中晶體管的漏極連接到第一電平移位節(jié)點(diǎn)305(參見(jiàn)圖3)，并且柵極和源極連接到開(kāi)關(guān)節(jié)點(diǎn)(vsw)145(參見(jiàn)圖1)。在進(jìn)一步的實(shí)施例中，第二屏蔽電容器和第二鉗位電路可以放置在第二電平移位節(jié)點(diǎn)和開(kāi)關(guān)節(jié)點(diǎn)(vsw)145(參見(jiàn)圖1)之間。

半橋電路#1操作

半橋電路100的以下操作序列僅是示例性的，并且在不脫離本發(fā)明的情況下可以使用其它序列?，F(xiàn)在將同時(shí)參考圖1、2和14。

在一個(gè)實(shí)施例中，當(dāng)來(lái)自控制器的(pwm_ls)信號(hào)為高時(shí)，低側(cè)邏輯、控制和電平移位電路150向低側(cè)晶體管驅(qū)動(dòng)器120發(fā)送高信號(hào)。低側(cè)晶體管驅(qū)動(dòng)器120然后通過(guò)(ls_gate)信號(hào)傳送到低側(cè)晶體管115以將其接通。這將使開(kāi)關(guān)節(jié)點(diǎn)電壓(vsw)145設(shè)置為接近0伏。當(dāng)?shù)蛡?cè)晶體管115接通時(shí)，其通過(guò)可以連接在(vcc)和(vboot)之間的自舉充電電路157提供用于自舉電容器110充電的路徑。充電路徑具有高電壓自舉二極管1205(參見(jiàn)圖12)和晶體管1210的并聯(lián)組合。(bootfet_dr)信號(hào)向自舉晶體管1210(參見(jiàn)圖12)提供驅(qū)動(dòng)信號(hào)，自舉晶體管1210提供對(duì)自舉電容器110充電的低電阻路徑。

自舉二極管1205(參見(jiàn)圖12)可以用于確保在沒(méi)有低側(cè)晶體管115柵極驅(qū)動(dòng)信號(hào)(ls_gate)時(shí)在啟動(dòng)期間存在用于對(duì)自舉電容器110充電的路徑。在此期間，(pwm_hs)信號(hào)應(yīng)為低。如果在該時(shí)間期間(pwm_hs)信號(hào)被無(wú)意地接通(即，處于高狀態(tài))，則從低側(cè)晶體管驅(qū)動(dòng)器120生成的(stp_hs)信號(hào)將防止高側(cè)晶體管125接通。如果(pwm_ls)信號(hào)接通同時(shí)(pwm_hs)信號(hào)導(dǎo)通，則從電平移位驅(qū)動(dòng)器電路217生成的(stp_ls)信號(hào)將防止低側(cè)晶體管115接通。此外，在一些實(shí)施例中，當(dāng)(vcc)或(vdd_ls)低于預(yù)設(shè)閾值電壓電平時(shí)，(ls_uvlo)信號(hào)可以防止低側(cè)晶體管115和高側(cè)晶體管125接通。

在進(jìn)一步的實(shí)施例中，當(dāng)(pwm_ls)信號(hào)為低時(shí)，到低側(cè)晶體管115的低側(cè)柵極信號(hào)(ls_gate)也為低。在(pwm_ls)信號(hào)低狀態(tài)到(pwm_hs)高狀態(tài)轉(zhuǎn)變之間的死時(shí)間期間，電感性負(fù)載將迫使高側(cè)晶體管125或低側(cè)晶體管115以同步整流器模式接通，這取決于電力流動(dòng)的方向。如果高側(cè)晶體管125在死時(shí)間期間(例如，在升壓模式操作期間)接通，則開(kāi)關(guān)節(jié)點(diǎn)(vsw)145電壓可以上升到接近(v+)135(軌電壓)。

在一些實(shí)施例中，由于到地的電容耦接，開(kāi)關(guān)節(jié)點(diǎn)145(vsw)上的dv/dt狀況可以趨于將第一電平移位節(jié)點(diǎn)(lshift_1)305(參見(jiàn)圖3)拉到相對(duì)于開(kāi)關(guān)節(jié)點(diǎn)(vsw)145的低狀態(tài)。這可能使高側(cè)柵極驅(qū)動(dòng)電路130接通，導(dǎo)致高側(cè)晶體管125的無(wú)意觸發(fā)。在一個(gè)實(shí)施例中，這可能導(dǎo)致沒(méi)有死時(shí)間，這可能損害具有直通狀況的半橋電路100。在進(jìn)一步的實(shí)施例中，為了防止這種狀況發(fā)生，消隱脈沖發(fā)生器223可以感測(cè)低側(cè)晶體管115的關(guān)斷瞬變，并發(fā)送脈沖以接通第二電平移位晶體管205。這可以將(l_shift2)信號(hào)電壓拉到低狀態(tài)，其然后與第二電平移位接收器1420通信以生成消隱脈沖信號(hào)(b_pulse)，從而驅(qū)動(dòng)消隱晶體管1440。然后消隱晶體管1440可以用作上拉以防止第一電平移位節(jié)點(diǎn)(lshift_1)305(參見(jiàn)圖3)變?yōu)橄鄬?duì)于開(kāi)關(guān)節(jié)點(diǎn)(vsw)145的低狀態(tài)。

在進(jìn)一步的實(shí)施例中，在死時(shí)間之后，當(dāng)(pwm_hs)信號(hào)變?yōu)楦郀顟B(tài)時(shí)，電平移位驅(qū)動(dòng)器電路217可以向第一電平移位晶體管203的柵極發(fā)送高信號(hào)(經(jīng)由來(lái)自電平移位驅(qū)動(dòng)器電路217的l1_dr信號(hào))。高信號(hào)將相對(duì)于開(kāi)關(guān)節(jié)點(diǎn)(vsw)145拉低第一電平移位節(jié)點(diǎn)(lshift_1)305(參見(jiàn)圖3)，這將導(dǎo)致高側(cè)晶體管125的輸入處的高信號(hào)，接通高側(cè)晶體管125。開(kāi)關(guān)節(jié)點(diǎn)電壓(vsw)145將保持接近(v+)135。在一個(gè)實(shí)施例中，在該時(shí)間期間，自舉電容器110可以通過(guò)第一電平移位晶體管203(在該時(shí)間期間處于導(dǎo)通狀態(tài))放電。

如果高側(cè)晶體管125在相對(duì)長(zhǎng)的時(shí)間(即，大的占空比)內(nèi)保持，則自舉電容器110的電壓將下降到足夠低的電壓，這將防止高側(cè)晶體管125在(pwm_hs)信號(hào)變低時(shí)關(guān)斷。在一些實(shí)施例中，這可能發(fā)生是因?yàn)?l_shift1)信號(hào)可以達(dá)到的最大電壓是(vboot)，其可能太低而不能關(guān)斷高側(cè)晶體管125。在一些實(shí)施例中，這種情況可以由高側(cè)uvlo電路1415來(lái)防止，通過(guò)當(dāng)(vboot)低于某一電平時(shí)向高側(cè)柵極驅(qū)動(dòng)電路130發(fā)送高輸入，高側(cè)uvlo電路1415強(qiáng)制關(guān)斷高側(cè)晶體管125。

在又進(jìn)一步的實(shí)施例中，當(dāng)(pwm_hs)信號(hào)變低時(shí)，第一電平移位晶體管203也將關(guān)斷(經(jīng)由來(lái)自電平移位驅(qū)動(dòng)器電路217的l1_dr信號(hào))。這將拉動(dòng)第一電平移位節(jié)點(diǎn)(lshift_1)305(參見(jiàn)圖3)到高狀態(tài)。然而，在一些實(shí)施例中，該過(guò)程可能相對(duì)較慢，因?yàn)楦咧瞪侠娮杵?03(參見(jiàn)圖3)(在一些實(shí)施例中用于降低功耗)需要對(duì)附接到第一電平移位節(jié)點(diǎn)(l_shift1)305(參見(jiàn)圖3)的所有電容充電，電容包括第一電平移位晶體管213的輸出電容(coss)和屏蔽電容器160。這可以增加高側(cè)晶體管125的關(guān)斷延遲。為了減小高側(cè)晶體管125的關(guān)斷延遲，上拉觸發(fā)器電路1425可以用于感測(cè)第一電平移位節(jié)點(diǎn)(l_shift1)305(參見(jiàn)圖3)何時(shí)超過(guò)(vth)。此狀況可以生成施加到上拉晶體管1435的(pullup_fet)信號(hào)，與上拉電阻器1430并聯(lián)起作用的上拉晶體管1435可以顯著加速第一電平移位節(jié)點(diǎn)(l_shift1)305(參見(jiàn)圖3)電壓的上拉，加快關(guān)斷過(guò)程。

半橋電路#2

現(xiàn)在參考圖21，公開(kāi)了半橋電路2100的第二實(shí)施例。半橋電路2100可以具有與圖1所示的電路100相同的框圖，然而，電路2100中的電平移位晶體管可以用脈沖輸入而不是連續(xù)信號(hào)操作，如下面更詳細(xì)描述的。在一些實(shí)施例中，脈沖輸入可以導(dǎo)致較低的功率耗散，降低的電平移位晶體管上的應(yīng)力和減少的切換時(shí)間，如下面更詳細(xì)地討論的。

繼續(xù)參考圖21，一個(gè)實(shí)施例包括采用低側(cè)gan裝置2103、高側(cè)gan裝置2105、負(fù)載2107、自舉電容器2110和其它電路元件的集成半橋電力轉(zhuǎn)換電路2100，如下面更詳細(xì)討論的。一些實(shí)施例還可以具有外部控制器(在圖21中未示出)，其向電路2100提供一個(gè)或多個(gè)輸入以調(diào)節(jié)電路的操作。電路2100僅用于說(shuō)明目的，其它變型和配置在本公開(kāi)的范圍內(nèi)。

如圖21進(jìn)一步示出的，在一個(gè)實(shí)施例中，集成半橋電力轉(zhuǎn)換電路2100可以包括設(shè)置在低側(cè)gan裝置2103上的低側(cè)電路，其包括具有低側(cè)控制柵極2117的低側(cè)晶體管2115。低側(cè)電路還可以包括集成低側(cè)晶體管驅(qū)動(dòng)器2120，其具有連接到低側(cè)晶體管控制柵極2117的輸出2123。在另一實(shí)施例中，可以存在設(shè)置在高側(cè)gan裝置2105上的高側(cè)電路，其包括具有高側(cè)控制柵極2127的高側(cè)晶體管2125。高側(cè)電路還可以包括集成高側(cè)晶體管驅(qū)動(dòng)器2130，其具有連接到高側(cè)晶體管控制柵極2127的輸出2133。

高側(cè)晶體管2125可以用于控制輸入到電力轉(zhuǎn)換電路2100中的電力，并且具有連接到高側(cè)晶體管的漏極2137的電壓源(v+)2135(有時(shí)稱(chēng)為軌電壓)。高側(cè)晶體管2125可以進(jìn)一步具有耦接到低側(cè)晶體管2115的漏極2143的源極2140，形成開(kāi)關(guān)節(jié)點(diǎn)(vsw)2145。低側(cè)晶體管2115可以具有連接到地的源極2147。在一個(gè)實(shí)施例中，低側(cè)晶體管2115和高側(cè)晶體管2125可以是增強(qiáng)型場(chǎng)效應(yīng)晶體管。在其它實(shí)施例中，低側(cè)晶體管2115和高側(cè)晶體管2125可以是任何其它類(lèi)型的裝置，包括但不限于基于gan的耗盡型晶體管，與基于硅的增強(qiáng)型場(chǎng)效應(yīng)晶體管串聯(lián)連接的基于gan的耗盡型晶體管具有連接到基于硅的增強(qiáng)型晶體管、基于碳化硅的晶體管或基于硅的晶體管的源極的耗盡型晶體管的柵極。

在一些實(shí)施例中，高側(cè)裝置2105和低側(cè)裝置2103可以由基于gan的材料制成。在一個(gè)實(shí)施例中，基于gan的材料可以包括在硅層上的gan層。在另外的實(shí)施例中，基于gan的材料可以包括但不限于在碳化硅、藍(lán)寶石或氮化鋁層上的gan層。在一個(gè)實(shí)施例中，基于gan的層可以包括但不限于其它iii族氮化物(例如氮化鋁和氮化銦)和iii族氮化物合金(例如algan和ingan)的復(fù)合堆疊。

低側(cè)裝置

低側(cè)裝置2103可以具有用于低側(cè)裝置和高側(cè)裝置2105的控制和操作的多個(gè)電路。在一些實(shí)施例中，低側(cè)裝置2103可以包括低側(cè)邏輯、控制和電平移位電路(低側(cè)控制電路)2150，其控制低側(cè)晶體管2115和高側(cè)晶體管2125的切換以及其它功能，如下面更詳細(xì)討論的。低側(cè)裝置2103還可以包括啟動(dòng)電路2155、自舉電容器充電電路2157和屏蔽電容器2160，也將在下面更詳細(xì)地討論。

現(xiàn)在參考圖22，功能上示出了低側(cè)控制電路2150內(nèi)的電路。下面討論低側(cè)控制電路2150內(nèi)的每個(gè)電路，并且在一些情況下在圖23-28中更詳細(xì)地示出。在一個(gè)實(shí)施例中，低側(cè)控制電路2150的主要功能可以是接收一個(gè)或多個(gè)輸入信號(hào)(例如來(lái)自控制器的pwm信號(hào))，并且控制低側(cè)晶體管2115和高側(cè)晶體管2125的操作。

第一電平移位晶體管2203可以是“導(dǎo)通(on)”脈沖電平移位晶體管，而第二電平移位晶體管2215可以是“關(guān)閉(off)”脈沖電平移位晶體管。在一個(gè)實(shí)施例中，來(lái)自控制器(未示出)的脈沖寬度調(diào)制的高側(cè)(pwm_hs)信號(hào)可以由反相器/緩沖器2250處理，并被發(fā)送到導(dǎo)通脈沖發(fā)生器2260和關(guān)閉脈沖發(fā)生器2270。導(dǎo)通脈沖發(fā)生器2260可以生成對(duì)應(yīng)于(pwm_hs)信號(hào)的低狀態(tài)到高狀態(tài)瞬變的脈沖，從而在脈沖的持續(xù)時(shí)間期間接通第一電平移位晶體管2203。關(guān)閉脈沖發(fā)生器2270可以類(lèi)似地生成對(duì)應(yīng)于(pwm_hs)信號(hào)的高狀態(tài)到低狀態(tài)轉(zhuǎn)變的脈沖，從而在關(guān)閉脈沖的持續(xù)時(shí)間內(nèi)接通第二電平移位晶體管2205。

第一和第二電平移位晶體管2203、2205可以分別作為電阻器上拉反相器電路中的下拉晶體管來(lái)操作。更具體地，接通可以意味著相應(yīng)的電平移位節(jié)點(diǎn)電壓相對(duì)于開(kāi)關(guān)節(jié)點(diǎn)(vsw)2145電壓被拉低，并且關(guān)斷可以導(dǎo)致相應(yīng)的電平移位節(jié)點(diǎn)呈現(xiàn)(vboot)電壓。由于第一和第二電平移位晶體管2203、2215分別僅在脈沖的持續(xù)時(shí)間“導(dǎo)通”，所以這兩個(gè)裝置上的功率耗散和應(yīng)力水平可以小于圖1所示的半橋電路100。

第一和第二電阻器2207、2208可以分別與第一和第二電平移位晶體管2203、2215的源極串聯(lián)添加，以分別限制柵極到源極電壓，并因此限制通過(guò)晶體管的最大電流。第一和第二電阻器2207、2208可以分別小于圖1所示的半橋電路100中的源極跟隨器電阻器，這可以幫助更快地進(jìn)行第一和第二電平移位晶體管2203、2215的下拉動(dòng)作，減少到高側(cè)晶體管2125的傳播延遲。

在進(jìn)一步的實(shí)施例中，第一和第二電阻器2207、2208可以分別被任何形式的電流宿代替。一個(gè)實(shí)施例可以將第一和第二電平移位晶體管2203、2205的源極分別連接到柵極到源極短路的耗盡型裝置。在高電壓gan技術(shù)中形成的耗盡型晶體管的一個(gè)實(shí)施例可以用疊加在場(chǎng)電介質(zhì)層上的高電壓場(chǎng)板金屬之一來(lái)替代增強(qiáng)型柵極堆疊。場(chǎng)電介質(zhì)的厚度和金屬的功函數(shù)可以控制堆疊的夾斷電壓。

在進(jìn)一步的實(shí)施例中，第一和第二電阻器2207、2208可以分別由電流宿代替。在一個(gè)實(shí)施例中，可以使用由啟動(dòng)電路2155(參見(jiàn)圖21)生成的參考電流(iref)。與電阻器選項(xiàng)相比，耗盡型晶體管和電流宿實(shí)施例兩者可以導(dǎo)致顯著的管芯面積減小(即，因?yàn)樾〉暮谋M晶體管將足夠且iref已經(jīng)可用)。

自舉晶體管驅(qū)動(dòng)電路2225可以與以上圖2所示的自舉晶體管驅(qū)動(dòng)電路225類(lèi)似。自舉晶體管驅(qū)動(dòng)電路2225可以從低側(cè)驅(qū)動(dòng)電路2220(參見(jiàn)圖22)接收輸入，并且向自舉電容器充電電路2157(參見(jiàn)圖21)中的自舉晶體管提供稱(chēng)為(bootfet_dr)的柵極驅(qū)動(dòng)信號(hào)，如以上更詳細(xì)討論的。

現(xiàn)在參考圖23，連同可以位于高側(cè)裝置2105中的上拉電阻器2303一起示出了第一電平移位晶體管2203。在一些實(shí)施例中，第一電平移位晶體管2203可以與圖3所示的第一電平移位晶體管203類(lèi)似的作為電阻器上拉反相器中的下拉晶體管操作。如上所述，上拉電阻器2303可以設(shè)置在高側(cè)裝置2105(參見(jiàn)圖21)中。第二電平移位晶體管2215可以具有類(lèi)似的配置。在一些實(shí)施例中，在第一輸出端子(ls_node)2305和開(kāi)關(guān)節(jié)點(diǎn)(vsw)2145(參見(jiàn)圖21)之間可以存在第一電容，以及在第一輸出端子2305和地之間存在第二電容，其中第一電容大于第二電容。第一電容可以被設(shè)計(jì)為使得響應(yīng)于開(kāi)關(guān)節(jié)點(diǎn)(vsw)2145(參見(jiàn)圖21)處的高dv/dt信號(hào)，允許c*dv/dt電流的大部分通過(guò)第一電容傳導(dǎo)，以確保第一輸出端子2305處的電壓跟蹤開(kāi)關(guān)節(jié)點(diǎn)(vsw)處的電壓。屏蔽電容器2160(參見(jiàn)圖21)可以被配置為充當(dāng)如上所述的第一電容器。在進(jìn)一步的實(shí)施例中，屏蔽電容器2160(參見(jiàn)圖21)可以用于在半橋電力轉(zhuǎn)換電路2100中的第一輸出端子2305和開(kāi)關(guān)節(jié)點(diǎn)(vsw)2145(參見(jiàn)圖21)之間產(chǎn)生電容。屏蔽電容器2160還可以用于使第一輸出端子2305和半導(dǎo)體裝置的襯底之間的電容最小化。在進(jìn)一步的實(shí)施例中，屏蔽電容器2160可以被構(gòu)造在低側(cè)gan裝置2103上。

現(xiàn)在參考圖24，更詳細(xì)地示出了反相器/緩沖器電路2250。在一個(gè)實(shí)施例中，反相器/緩沖器電路2250可以具有第一反相器級(jí)2405和第一緩沖器級(jí)2410。在進(jìn)一步的實(shí)施例中，反相器/緩沖器電路2250可以直接由來(lái)自控制器(未示出)的(pwm_hs)信號(hào)驅(qū)動(dòng)。第一反相器級(jí)2405的輸出可以是到導(dǎo)通脈沖發(fā)生器2260(參見(jiàn)圖22)的輸入信號(hào)(pulse_on)，而第一緩沖器級(jí)2410的輸出可以是到關(guān)閉脈沖發(fā)生器2270的輸入信號(hào)(pulse_off)。

在一些實(shí)施例中，可以通過(guò)將由uvlo電路2227(參見(jiàn)圖22)生成的信號(hào)發(fā)送到設(shè)置在第一反相器級(jí)2405中的與非門(mén)來(lái)生成可選的(ls_uvlo)信號(hào)。如果(vcc)或(vdd_ls)低于某個(gè)參考電壓(或參考電壓的一部分)，則該電路可以用于關(guān)斷電平移位操作。在進(jìn)一步的實(shí)施例中，反相器/緩沖器電路2250還可以生成用于低側(cè)晶體管2115(參見(jiàn)圖21)的直通保護(hù)信號(hào)(stp_ls1)，其可以被施加到低側(cè)晶體管柵極驅(qū)動(dòng)電路2120。當(dāng)(pwm_hs)信號(hào)為高時(shí)，這可以關(guān)斷低側(cè)晶體管柵極驅(qū)動(dòng)電路2120(參見(jiàn)圖21)，以防止直通。

現(xiàn)在參考圖25，更詳細(xì)地示出了導(dǎo)通脈沖發(fā)生器2260。在一個(gè)實(shí)施例中，導(dǎo)通脈沖發(fā)生器2260可以具有第一反相器級(jí)2505、第一緩沖器級(jí)2510、rc脈沖發(fā)生器2515、第二反相器級(jí)2520、第三反相器級(jí)2525和第三緩沖器級(jí)2530。在進(jìn)一步的實(shí)施例中，從反相器/緩沖器電路2250(參見(jiàn)圖22)輸入的(pulse_on)信號(hào)可以首先被反相，然后由rc脈沖發(fā)生器2515和方波發(fā)生器轉(zhuǎn)為導(dǎo)通脈沖。該操作的結(jié)果是傳送到第一電平移位晶體管2203(參見(jiàn)圖22)的柵極驅(qū)動(dòng)信號(hào)(li_dr)。

在進(jìn)一步的實(shí)施例中，導(dǎo)通脈沖發(fā)生器2260可以包括一個(gè)或多個(gè)邏輯功能，例如二進(jìn)制或組合功能。在一個(gè)實(shí)施例中，導(dǎo)通脈沖發(fā)生器2260可以具有用于(stp_hs)信號(hào)的多輸入或非門(mén)。(stp_hs)信號(hào)可以具有與(ls_gate)信號(hào)相同的極性。因此，如果(stp_hs)信號(hào)為高(對(duì)應(yīng)于ls_gate信號(hào)為高)，則可能不會(huì)生成導(dǎo)通脈沖，因?yàn)閳D25中的第一反相器電路2505將被拉低，這將使脈沖發(fā)生器2515去激活。

在進(jìn)一步的實(shí)施例中，rc脈沖發(fā)生器2515可以包括鉗位二極管(未示出)?？梢蕴砑鱼Q位二極管以確保rc脈沖發(fā)生器2515對(duì)于(pwm_ls)信號(hào)工作在非常小的占空比。在一些實(shí)施例中，導(dǎo)通脈沖發(fā)生器2260可以被配置為接收在2納秒至20微秒范圍內(nèi)的輸入脈沖，并且傳送在該范圍內(nèi)基本上恒定持續(xù)時(shí)間的脈沖。在一個(gè)實(shí)施例中，如果鉗位二極管兩端的電壓變得大于(vth)，則鉗位二極管可以接通并短路rc脈沖發(fā)生器2515中的電阻器(提供非常小的電容器放電時(shí)間)。這可以顯著地改善脈沖發(fā)生器電路2260的操作的最大占空比(相對(duì)于pwm_hs信號(hào))。

現(xiàn)在參考圖26，更詳細(xì)地示出了關(guān)閉脈沖發(fā)生器2270。在一個(gè)實(shí)施例中，關(guān)閉脈沖發(fā)生器2270可以具有rc脈沖發(fā)生器2603、第一反相器級(jí)2605、第二反相器級(jí)2610和第一緩沖器級(jí)2615。在進(jìn)一步的實(shí)施例中，關(guān)閉脈沖發(fā)生器2270可以接收來(lái)自反相器/緩沖器電路2250(參見(jiàn)圖22)的輸入信號(hào)(pulse_off)，其可以隨后傳送到rc脈沖發(fā)生器2603。

在進(jìn)一步的實(shí)施例中，來(lái)自rc脈沖發(fā)生器2603的脈沖通過(guò)第一反相器級(jí)2605、第二反相器級(jí)2610和緩沖器級(jí)2615被發(fā)送。然后可以將該脈沖作為(l2_dr)信號(hào)發(fā)送到第二電平移位晶體管2215(參見(jiàn)圖22)。鉗位二極管也可以包括在關(guān)閉脈沖發(fā)生器2270中。在一些實(shí)施例中，操作原理可以與上面關(guān)于導(dǎo)通脈沖發(fā)生器2260(參見(jiàn)圖25)討論的操作原理類(lèi)似。這樣的操作原理可以確保關(guān)閉脈沖發(fā)生器2270針對(duì)高側(cè)晶體管2125(參見(jiàn)圖21)的非常低的導(dǎo)通時(shí)間操作(即，電路將針對(duì)相對(duì)小的占空比操作)。在一些實(shí)施例中，關(guān)閉脈沖發(fā)生器2270可以被配置為接收在2納秒至20微秒范圍內(nèi)的輸入脈沖，并且傳送在該范圍內(nèi)基本上恒定持續(xù)時(shí)間的脈沖。在進(jìn)一步的實(shí)施例中，可以通過(guò)導(dǎo)通輸入脈沖來(lái)縮短關(guān)閉電平移位脈沖，以使得高側(cè)晶體管2125上的關(guān)閉時(shí)間能夠小于50納秒。

在一些實(shí)施例中，rc脈沖發(fā)生器2603可以包括與電阻器分壓器網(wǎng)絡(luò)連接的電容器。來(lái)自電阻器的輸出可以是發(fā)送到反相器2275(參見(jiàn)圖22)的信號(hào)(inv)，反相器2275生成傳送到低側(cè)驅(qū)動(dòng)器電路2220的直通保護(hù)信號(hào)(stp_ls2)。在另外的實(shí)施例中，關(guān)閉脈沖發(fā)生器2270可以包括一個(gè)或多個(gè)邏輯功能，例如二進(jìn)制或組合功能。在一個(gè)實(shí)施例中，與(stp_ls1)信號(hào)類(lèi)似，將(stp_ls2)信號(hào)發(fā)送到低側(cè)驅(qū)動(dòng)器電路2220內(nèi)的與非邏輯電路。在一些實(shí)施例中，這些信號(hào)可以用于確保在關(guān)閉脈沖信號(hào)(pulse_off)的持續(xù)時(shí)間期間，低側(cè)晶體管2115(參見(jiàn)圖21)不接通(即，因?yàn)楦邆?cè)晶體管2125在關(guān)閉脈沖期間關(guān)斷)。在一些實(shí)施例中，此方法可用于補(bǔ)償關(guān)斷傳播延遲(即，pulse_off信號(hào)可以啟用直通保護(hù))，確保低側(cè)晶體管2115將僅在高側(cè)晶體管2125柵極完全關(guān)斷之后才接通。

在進(jìn)一步的實(shí)施例中，可以使用第二電平移位晶體管2215將消隱脈沖電平移位到高側(cè)裝置2105。為了實(shí)現(xiàn)這一點(diǎn)，可以將消隱脈沖發(fā)送到或非輸入到第一反相器級(jí)2605中。消隱脈沖可以用于抑制由于開(kāi)關(guān)節(jié)點(diǎn)vsw2145(參見(jiàn)圖20)處的高dv/dt狀況引起的誤觸發(fā)。在一些實(shí)施例中，可以不使用消隱脈沖來(lái)對(duì)dv/dt引起或其它不需要的電平移位輸出脈沖進(jìn)行濾波。

現(xiàn)在參考圖27，更詳細(xì)地示出了消隱脈沖發(fā)生器2223。在一個(gè)實(shí)施例中，消隱脈沖發(fā)生器2223可以是比在圖1所示的半橋電路100中使用的更簡(jiǎn)單的設(shè)計(jì)，因?yàn)榉讲}沖發(fā)生器已經(jīng)是關(guān)閉脈沖發(fā)生器2270的一部分。在一個(gè)實(shí)施例中，來(lái)自低側(cè)柵極驅(qū)動(dòng)電路2220(參見(jiàn)圖22)的(ls_gate)信號(hào)作為輸入饋送到消隱脈沖發(fā)生器2223。該信號(hào)可以被反相，然后通過(guò)rc脈沖發(fā)生器發(fā)送以生成正向脈沖。在一些實(shí)施例中，可以使用反相信號(hào)，因?yàn)槊}沖需要對(duì)應(yīng)于(ls_gate)信號(hào)的下降沿。其輸出可以用作關(guān)閉脈沖發(fā)生器2270的消隱脈沖輸入(b_pulse)。

現(xiàn)在參考圖28，更詳細(xì)地示出了低側(cè)晶體管驅(qū)動(dòng)電路2220。在一個(gè)實(shí)施例中，低側(cè)晶體管驅(qū)動(dòng)電路2220可以具有第一反相器級(jí)2805、第一緩沖器級(jí)2810、第二反相器級(jí)2815、第二緩沖器級(jí)2820和第三緩沖器級(jí)2825。在一些實(shí)施例中，可以使用兩個(gè)反相器/緩沖器級(jí)，因?yàn)閷?duì)低側(cè)晶體管2115的柵極的輸入與(pwm_ls)信號(hào)同步。因此，在一些實(shí)施例中，(pwm_ls)高狀態(tài)可以對(duì)應(yīng)于(ls_gate)高狀態(tài)，反之亦然。

在進(jìn)一步的實(shí)施例中，低側(cè)晶體管驅(qū)動(dòng)電路2220還可以包括使用具有晶體管下拉的電阻器分壓器的與120(參見(jiàn)圖8)中描述的方案類(lèi)似的不對(duì)稱(chēng)滯后。在一個(gè)實(shí)施例中，低側(cè)晶體管驅(qū)動(dòng)電路2220包括用于(stp_ls1)和(stp_ls2)(防止在低側(cè)晶體管2115上的直通)信號(hào)的多輸入與非門(mén)。(stp_ls1)和(stp_ls2)信號(hào)可以確保當(dāng)高側(cè)晶體管2125導(dǎo)通時(shí)，低側(cè)晶體管驅(qū)動(dòng)電路2220(參見(jiàn)圖22)不與低側(cè)晶體管2115(參見(jiàn)圖21)通信。這種技術(shù)可以用于避免直通的可能性。其它實(shí)施例可以包括用于(ls_uvlo)信號(hào)的與非門(mén)(與上面在圖28中使用的類(lèi)似)。一個(gè)實(shí)施例可以包括與最終下拉晶體管的柵極串聯(lián)的關(guān)斷延遲電阻器。這可以用于確保在低側(cè)晶體管2115關(guān)斷之前使自舉晶體管關(guān)斷。

在進(jìn)一步的實(shí)施例中，低側(cè)裝置2103(參見(jiàn)圖21)還可以包括啟動(dòng)電路2155、自舉電容器充電電路2157、屏蔽電容器2160和uvlo電路2227，可以分別與如上所述的啟動(dòng)電路155、自舉電容器充電電路157、屏蔽電容器160和uvlo電路227類(lèi)似。

高側(cè)裝置

現(xiàn)在參考圖29，更詳細(xì)地示出了高側(cè)邏輯和控制電路2153以及其如何與高側(cè)晶體管驅(qū)動(dòng)器2130交互。在一些實(shí)施例中，高側(cè)邏輯和控制電路2153可以與上面在圖15中討論的高側(cè)邏輯和控制電路153以類(lèi)似的方式操作。在另外的實(shí)施例中，高側(cè)邏輯和控制電路2153可以以不同的方式操作，如下面更詳細(xì)地討論的。

在一個(gè)實(shí)施例中，電平移位1接收器電路2910從第一電平移位晶體管2203(參見(jiàn)圖22)接收(l_shift1)信號(hào)，第一電平移位晶體管2203接收(pwm_hs)信號(hào)的低狀態(tài)到高狀態(tài)轉(zhuǎn)變處的導(dǎo)通脈沖，如上所述。作為響應(yīng)，電平移位1接收器電路2910驅(qū)動(dòng)上拉晶體管2960的柵極(例如，在一些實(shí)施例中為低電壓增強(qiáng)型gan晶體管)。在進(jìn)一步的實(shí)施例中，上拉晶體管2960可以隨后將狀態(tài)存儲(chǔ)電容器2955的電壓上拉到相對(duì)于開(kāi)關(guān)節(jié)點(diǎn)(vsw)2145電壓接近(vdd_hs)的值。然后，狀態(tài)存儲(chǔ)電容器2955上的電壓可以被傳遞到高側(cè)晶體管驅(qū)動(dòng)器2130并且傳遞到高側(cè)晶體管柵極2127(參見(jiàn)圖21)的柵極，以接通高側(cè)晶體管2125。在一些實(shí)施例中，狀態(tài)存儲(chǔ)電容器2955可以是鎖存存儲(chǔ)邏輯電路，其被配置為響應(yīng)于第一脈沖輸入信號(hào)改變狀態(tài)并響應(yīng)于第二脈沖輸入信號(hào)改變狀態(tài)。在進(jìn)一步的實(shí)施例中，狀態(tài)存儲(chǔ)電容器2955可以由任何類(lèi)型的鎖存電路代替，例如但不限于rs觸發(fā)器。

在進(jìn)一步的實(shí)施例中，在此時(shí)間期間，電平移位2接收器電路2920可以將下拉晶體管2965(例如，在一些實(shí)施例中為低電壓增強(qiáng)型gan晶體管)維持在關(guān)閉狀態(tài)。這可以切斷用于狀態(tài)存儲(chǔ)電容器2955的任何放電路徑。因此，在一些實(shí)施例中，狀態(tài)存儲(chǔ)電容器2955可以具有相對(duì)小的充電時(shí)間常數(shù)和相對(duì)大的放電時(shí)間常數(shù)。

類(lèi)似地，電平移位2接收器2920可以從第二電平移位晶體管2215(參見(jiàn)圖22)接收(l_shift2)信號(hào)，第二電平移位晶體管2215在(pwm_hs)信號(hào)的高狀態(tài)到低狀態(tài)轉(zhuǎn)變處接收關(guān)閉脈沖，如以上討論的。作為響應(yīng)，電平移位2接收器電路2920驅(qū)動(dòng)下拉晶體管2965的柵極(例如，在一些實(shí)施例中為低電壓增強(qiáng)型gan晶體管)。在進(jìn)一步的實(shí)施例中，下拉晶體管2965然后可以將狀態(tài)存儲(chǔ)電容器2955的電壓下拉(即，放電)到接近開(kāi)關(guān)節(jié)點(diǎn)(vsw)2145的值，從而可以通過(guò)高側(cè)晶體管驅(qū)動(dòng)器2130關(guān)斷高側(cè)晶體管2125。

繼續(xù)參考圖29，可以分別從(l_shift1)和(l_shift2)節(jié)點(diǎn)連接第一和第二屏蔽電容器2970、2975，以幫助防止在開(kāi)關(guān)節(jié)點(diǎn)(vsw)2145(參見(jiàn)圖21)處的高dv/dt狀況期間的誤觸發(fā)。在進(jìn)一步的實(shí)施例中，在(l_shift1)和(l_shift2)節(jié)點(diǎn)與開(kāi)關(guān)節(jié)點(diǎn)(vsw)2145(參見(jiàn)圖21)之間也可以存在鉗位二極管。這可以確保開(kāi)關(guān)節(jié)點(diǎn)(vsw)2145(參見(jiàn)圖21)與(l_shift1)和(l_shift2)節(jié)點(diǎn)之間的電位差從不超過(guò)(vth)。這可以用于產(chǎn)生高側(cè)晶體管2125(參見(jiàn)圖21)的相對(duì)快速的接通和關(guān)斷。

現(xiàn)在參考圖30，更詳細(xì)地示出了電平移位1接收器2910。在一個(gè)實(shí)施例中，電平移位1接收器2910可以包括下電平移位器3005、第一反相器3010、第二反相器3015、第一緩沖器3020、第三反相器3025、第二緩沖器3030和第三緩沖器3135。在一些實(shí)施例中，電平移位1接收器2910將(l_shift1)信號(hào)下移(即，調(diào)制)了3*vth的電壓(例如，使用三個(gè)增強(qiáng)型晶體管，其中每個(gè)增強(qiáng)型晶體管可以具有接近vth的柵極到源極電壓)。在其它實(shí)施例中，可以使用更少或更多的下移晶體管。

在進(jìn)一步的實(shí)施例中，最后的源極跟隨器晶體管可以具有跨其柵極到其源極的三個(gè)二極管連接的晶體管鉗位器。在一些實(shí)施例中，可以使用這種配置，因?yàn)槠湓礃O電壓只能高達(dá)(vdd_hs)(即，因?yàn)槠渎O連接到vdd_hs)，而其柵極電壓可以高達(dá)v(l_shift1)-2*vth。因此，在一些實(shí)施例中，最終源極跟隨器晶體管上的最大柵極到源極電壓可以大于技術(shù)中的最大額定柵極到源極電壓。

在進(jìn)一步的實(shí)施例中，第一反相器3010還可以具有使用由高側(cè)uvlo電路2915生成的(uv_ls1)信號(hào)的用于高側(cè)欠電壓鎖定的或非門(mén)。在一個(gè)實(shí)施例中，電平移位1接收器2910的輸出(參見(jiàn)圖29)可以是傳送到上拉晶體管2960的柵極(參見(jiàn)圖29)的(pu_fet)信號(hào)。該信號(hào)可以具有從處于低狀態(tài)的0伏變?yōu)樘幱诟郀顟B(tài)的(vdd_hs)+(vdd_hs-vth)的電壓。該電壓可以在導(dǎo)通脈沖的持續(xù)時(shí)間保持。

現(xiàn)在參考圖31，更詳細(xì)地示出了電平移位2接收器2920。在一個(gè)實(shí)施例中，電平移位2接收器2920可以與上面討論的電平移位1接收器2910類(lèi)似。在進(jìn)一步的實(shí)施例中，電平移位2接收器2920可以包括消隱脈沖發(fā)生器3105、下電平移位器3110、第一反相器3115、第二反相器3120、第一緩沖器3125、第三反相器3130、第二緩沖器3135和第三緩沖器3140。在一個(gè)實(shí)施例中，除了3*vth下移電平移位器3110和多個(gè)反相器/緩沖器級(jí)之外，可以使用消隱脈沖發(fā)生器3105。

在其它實(shí)施例中，可以使用不同的配置。在一些實(shí)施例中，當(dāng)電平移位2接收器2920兼作高側(cè)晶體管2125(參見(jiàn)圖21)關(guān)斷以及消隱晶體管2940(參見(jiàn)圖29)驅(qū)動(dòng)以獲得更好的dv/dt免疫力時(shí)，該特定配置可能是有用的。在一些實(shí)施例中，消隱脈沖發(fā)生器3105可以與圖17所示的電平移位2接收器1520相同。在一個(gè)實(shí)施例中，電平移位2接收器2920(參見(jiàn)圖29)可以接收(l_shift2)和(uv_ls2)信號(hào)，并且作為響應(yīng)，將(pd_fet)信號(hào)傳送到下拉晶體管2965。在進(jìn)一步的實(shí)施例中，第一反相器3115可以具有用于來(lái)自高側(cè)uvlo電路2915(參見(jiàn)圖29)的(uv_ls2)信號(hào)的兩輸入與非門(mén)。

現(xiàn)在參考圖32，更詳細(xì)地示出了高側(cè)uvlo電路2915。在一個(gè)實(shí)施例中，高側(cè)uvlo電路2915可以包括下電平移位器3205和電阻器上拉反相器級(jí)3210。在一些實(shí)施例中，高側(cè)uvlo電路2915可以被配置為當(dāng)自舉電容器2110的電壓低于某一閾值時(shí)，通過(guò)關(guān)斷到高側(cè)晶體管2125(參見(jiàn)圖21)的(hs_gate)信號(hào)來(lái)防止電路故障。在一個(gè)示例實(shí)施例中，高側(cè)uvlo電路2915被設(shè)計(jì)為當(dāng)(vboot)減小到小于開(kāi)關(guān)節(jié)點(diǎn)(vsw)2145電壓以下4*vth的值時(shí)參與其中。在另一實(shí)施例中，下電平移位器3205的輸出可以是傳送到第二電平移位接收器2920的(uv_ls2)信號(hào)，并且電阻器上拉反相器級(jí)3210的輸出可以是傳送到第一電平移位接收器2910的(uv_ls1)信號(hào)。

如下所述，在一些實(shí)施例中，高側(cè)uvlo電路2915可以不同于上面分別在圖14和18中討論的半橋電路100的高側(cè)uvlo電路1415。在一個(gè)實(shí)施例中，(vboot)信號(hào)可以下移3*vth并且傳遞到電阻器上拉反相器級(jí)3210。在進(jìn)一步的實(shí)施例中，由于電平移位2接收器電路2920(參見(jiàn)圖29)基于在高側(cè)晶體管2125(參見(jiàn)圖21)控制關(guān)斷過(guò)程，直接向電平移位2接收器電路2920的輸入處的與非門(mén)施加3*vth下移輸出將參與欠電壓鎖定。

然而，在一些實(shí)施例中，由于自舉電壓可能太低，這也可以保持上拉晶體管2960(參見(jiàn)圖29)導(dǎo)通。在一些實(shí)施例中，這可能導(dǎo)致沖突。雖然電平移位2接收器電路2920(參見(jiàn)圖29)試圖保持高側(cè)晶體管2125(參見(jiàn)圖21)關(guān)閉，但是電平移位1接收器電路2910可能?chē)L試導(dǎo)通高側(cè)晶體管。為了避免這種情況，一些實(shí)施例可以使來(lái)自高側(cè)uvlo電路2915(參見(jiàn)圖29)的3*vth下移信號(hào)的輸出反相，并將其發(fā)送到電平移位1接收器電路2910上的或非輸入。這可以確保電平移位1接收器電路2910不干擾uvlo引起的關(guān)斷過(guò)程。

現(xiàn)在參考圖33，更詳細(xì)地示出高側(cè)晶體管驅(qū)動(dòng)器2130。在一個(gè)實(shí)施例中，高側(cè)晶體管驅(qū)動(dòng)器2130可以包括第一反相器3305、第一緩沖器3310、第二反相器3315、第二緩沖器3320和第三緩沖器3325。在一些實(shí)施例中，高側(cè)晶體管驅(qū)動(dòng)器2130可以是比圖1所示的半橋電路100中采用的高側(cè)晶體管驅(qū)動(dòng)器130更基礎(chǔ)的設(shè)計(jì)。在一個(gè)實(shí)施例中，高側(cè)晶體管驅(qū)動(dòng)器2130從狀態(tài)存儲(chǔ)電容器2955(參見(jiàn)圖29)接收(s_cap)信號(hào)，并將對(duì)應(yīng)的驅(qū)動(dòng)(hs_gate)信號(hào)輸送到高側(cè)晶體管2125(參見(jiàn)圖21)。更具體地，當(dāng)(s_cap)信號(hào)處于高狀態(tài)時(shí)，(hs_gate)信號(hào)處于高狀態(tài)，反之亦然。

半橋電路#2操作

半橋電路2100(參見(jiàn)圖21)的以下操作序列僅是示例性的，并且在不脫離本發(fā)明的情況下可以使用其它序列。現(xiàn)在將同時(shí)參考圖21、22和29。

在一個(gè)實(shí)施例中，當(dāng)(pwm_ls)信號(hào)處于高狀態(tài)時(shí)，低側(cè)邏輯、控制和電平移位電路2150可以向低側(cè)晶體管驅(qū)動(dòng)器2120發(fā)送高信號(hào)，該低側(cè)晶體管驅(qū)動(dòng)器2120然后將該信號(hào)傳送到低側(cè)晶體管2115以使其接通。這可以將開(kāi)關(guān)節(jié)點(diǎn)(vsw)2145的電壓設(shè)置為接近0伏。在進(jìn)一步的實(shí)施例中，當(dāng)?shù)蛡?cè)晶體管2115接通時(shí)，其可以為自舉電容器2110提供用于充電的路徑。充電路徑可以具有高電壓自舉二極管和晶體管的并聯(lián)組合。

在一些實(shí)施例中，自舉晶體管驅(qū)動(dòng)電路2225可以向自舉晶體管提供驅(qū)動(dòng)信號(hào)(bootfet_dr)，自舉晶體管提供用于對(duì)自舉電容器2110充電的低電阻路徑。在一個(gè)實(shí)施例中，自舉二極管可以確保在沒(méi)有低側(cè)柵極驅(qū)動(dòng)信號(hào)(ls_gate)時(shí)，存在在啟動(dòng)期間用于對(duì)自舉電容器2110充電的路徑。在此期間，(pwm_hs)信號(hào)應(yīng)處于低狀態(tài)。如果在該時(shí)間期間(pwm_hs)信號(hào)被無(wú)意地接通，則從低側(cè)驅(qū)動(dòng)器電路2220生成的(stp_hs)信號(hào)可以防止高側(cè)晶體管2125接通。如果(pwm_ls)信號(hào)在(pwm_hs)信號(hào)導(dǎo)通的同時(shí)接通，則分別從反相器/緩沖器2250和反相器2275生成的(stp_ls1)和(stp_ls2)信號(hào)將防止低側(cè)晶體管2115接通。此外，在一些實(shí)施例中，當(dāng)(vcc)或(vdd_ls)低于預(yù)定電壓電平時(shí)，(ls_uvlo)信號(hào)可以防止低側(cè)柵極2117和高側(cè)柵極2127接通。

相反，在一些實(shí)施例中，當(dāng)(pwm_ls)信號(hào)處于低狀態(tài)時(shí)，到低側(cè)晶體管2115的(ls_gate)信號(hào)也可以處于低狀態(tài)。在一些實(shí)施例中，在(pwm_ls)低信號(hào)和(pwm_hs)高信號(hào)轉(zhuǎn)變之間的死時(shí)間期間，取決于電力流動(dòng)的方向，電感性負(fù)載可以迫使高側(cè)晶體管2125或低側(cè)晶體管2115以同步整流器模式接通。如果高側(cè)晶體管2125在死時(shí)間期間(例如，在升壓模式中)接通，則開(kāi)關(guān)節(jié)點(diǎn)(vsw)2145電壓可以上升到接近(v+)2135(即，軌電壓)。開(kāi)關(guān)節(jié)點(diǎn)(vsw)2145上的這種dv/dt狀況可能趨于將(l_shift1)節(jié)點(diǎn)拉到相對(duì)于開(kāi)關(guān)節(jié)點(diǎn)的低狀態(tài)(即，因?yàn)榕c地電容耦接)，這可以接通高側(cè)晶體管驅(qū)動(dòng)器2130，導(dǎo)致高側(cè)晶體管2125無(wú)意的傳導(dǎo)。這種狀況可能消除死時(shí)間，導(dǎo)致直通。

在一些實(shí)施例中，可以通過(guò)使用消隱脈沖發(fā)生器2223來(lái)感測(cè)低側(cè)晶體管2115的關(guān)斷瞬變并且發(fā)送脈沖以接通第二電平移位晶體管2205來(lái)防止該狀況。這可以將(l_shift2)信號(hào)拉到低狀態(tài)，其然后可以與電平移位2接收器電路2920通信以生成消隱脈沖來(lái)驅(qū)動(dòng)消隱晶體管2940。在一個(gè)實(shí)施例中，消隱晶體管2940可以用作上拉以防止(l_shift1)信號(hào)變?yōu)橄鄬?duì)于開(kāi)關(guān)節(jié)點(diǎn)(vsw)2145的低狀態(tài)。

在進(jìn)一步的實(shí)施例中，在死時(shí)間之后，當(dāng)(pwm_hs)信號(hào)從低狀態(tài)轉(zhuǎn)變到高狀態(tài)時(shí)，可以由導(dǎo)通脈沖發(fā)生器2260生成導(dǎo)通脈沖。這可以將(l_shift1)節(jié)點(diǎn)電壓拉低短暫的時(shí)間段。在另外的實(shí)施例中，該信號(hào)可以由電平移位1接收器電路2910反相，并且短暫的高信號(hào)將被發(fā)送到上拉晶體管2960，其將使?fàn)顟B(tài)存儲(chǔ)電容器2955充電到高狀態(tài)。這可以在將接通高側(cè)晶體管2125的高側(cè)晶體管驅(qū)動(dòng)器2130的輸入處產(chǎn)生相應(yīng)的高信號(hào)。開(kāi)關(guān)節(jié)點(diǎn)(vsw)2145電壓可以保持接近(v+)2135(即，軌電壓)。在此時(shí)間期間，狀態(tài)存儲(chǔ)電容器2955電壓可以保持在高狀態(tài)，因?yàn)闆](méi)有放電路徑。

在又進(jìn)一步的實(shí)施例中，在導(dǎo)通脈沖期間，自舉電容器2110可以通過(guò)第一電平移位晶體管2203放電。然而，由于時(shí)間段相對(duì)較短，自舉電容器2110可能不會(huì)像第一電平移位晶體管2203在(pwm_hs)信號(hào)的整個(gè)持續(xù)時(shí)間期間導(dǎo)通(如圖1中的半橋電路100的情況)的放電那么多。更具體地，在一些實(shí)施例中，這可以導(dǎo)致uvlo參與處的切換頻率為比圖1中的半橋電路100相對(duì)更低的值。

在一些實(shí)施例中，當(dāng)(pwm_hs)信號(hào)從高狀態(tài)轉(zhuǎn)變到低狀態(tài)時(shí)，關(guān)閉脈沖可以由關(guān)閉脈沖發(fā)生器2270生成。這可以將(l_shift2)節(jié)點(diǎn)電壓拉低短暫的時(shí)間段。此信號(hào)可以由電平移位2接收器電路2920反相，且可以將短暫的高狀態(tài)信號(hào)發(fā)送到將使?fàn)顟B(tài)存儲(chǔ)電容器2955放電到低狀態(tài)的下拉晶體管2965。這將導(dǎo)致在高側(cè)晶體管驅(qū)動(dòng)器2130的輸入處的低信號(hào)，高側(cè)晶體管驅(qū)動(dòng)器2130將關(guān)斷高側(cè)晶體管2125。在另外的實(shí)施例中，狀態(tài)存儲(chǔ)電容器2955電壓在該時(shí)間期間可以保持在低狀態(tài)，因?yàn)樗鼪](méi)有放電路徑。

在一個(gè)實(shí)施例中，由于電路2100中的關(guān)斷過(guò)程不涉及通過(guò)高值上拉電阻器對(duì)電平移位節(jié)點(diǎn)電容器進(jìn)行充電，所以關(guān)斷時(shí)間可以相對(duì)短于圖1中的半橋電路100。在進(jìn)一步的實(shí)施例中，高側(cè)晶體管2125的接通和關(guān)斷過(guò)程可以通過(guò)基本上相似的電平移位晶體管2203、2205的接通來(lái)控制，因此接通和關(guān)斷傳播延遲可以基本相似。這可能導(dǎo)致不需要如在圖1中的半橋電路100中使用的上拉觸發(fā)器電路和/或上拉晶體管的實(shí)施例。

esd電路

現(xiàn)在參考圖34，在一些實(shí)施例中，一個(gè)或多個(gè)引腳(即，從電子封裝內(nèi)的半導(dǎo)體裝置到電子封裝上的外部端子的連接)可以采用靜電放電(esd)鉗位電路來(lái)保護(hù)電路。以下實(shí)施例示出了可以在這里公開(kāi)的一個(gè)或多個(gè)實(shí)施例中的一個(gè)或多個(gè)引腳上使用的esd鉗位電路，以及可能需要esd保護(hù)的其它實(shí)施例。在另外的實(shí)施例中，本文所公開(kāi)的esd鉗位電路可以用在基于gan的裝置上。

示出了靜電放電(esd)鉗位電路3400的一個(gè)實(shí)施例。esd鉗位電路3400可以具有采用由增強(qiáng)型晶體管制成的一個(gè)或多個(gè)源極跟隨器級(jí)3405的配置。每個(gè)源極跟隨器級(jí)3405可以具有連接到相鄰源極跟隨器級(jí)的源極3407的柵極3406。在圖34所示的實(shí)施例中，采用了四個(gè)源極跟隨器級(jí)3405，然而在其它實(shí)施例中可以使用更少或更多。電阻器3410耦接到源極跟隨器級(jí)3405的源極3407。

esd晶體管3415耦接到一個(gè)或多個(gè)源極跟隨器級(jí)3405，并且可以被配置為當(dāng)暴露于過(guò)電壓脈沖時(shí)傳導(dǎo)大于500ma的電流，如下所述。電阻器3410設(shè)置在esd晶體管3415的源極3420和源極跟隨器級(jí)3405的每個(gè)源極3407之間。源極跟隨器級(jí)3405的漏極3408連接到esd晶體管3415的漏極3425。最后的源極跟隨器級(jí)的源極3407耦接到esd晶體管3415的柵極3430。

在一個(gè)實(shí)施例中，esd鉗位電路3400的接通電壓可以通過(guò)源極跟隨器級(jí)3405的總數(shù)量來(lái)設(shè)置。然而，由于最后的源極跟隨器級(jí)是具有特定漏極3408到源極3407電壓和柵極3406到源極電壓的晶體管，所以通過(guò)最終電阻器3410的電流可以相對(duì)較大，并且可能導(dǎo)致跨越esd晶體管3415的較大的柵極3430到源極3420電壓。該狀況可能導(dǎo)致相對(duì)較大的esd電流能力，并且在一些實(shí)施例中，相比其它esd電路配置具有改善的泄漏性能。

在進(jìn)一步的實(shí)施例中，esd鉗位電路3400可以具有關(guān)于晶體管尺寸和電阻器值的多個(gè)自由度。在一些實(shí)施例中，esd鉗位電路3400可以能夠制造成比其它esd電路配置小。在其它實(shí)施例中，可以通過(guò)在源極跟隨器級(jí)3405更接近esd晶體管3415時(shí)遞增地增加源極跟隨器級(jí)3405的尺寸來(lái)改善esd鉗位電路3400的性能。在進(jìn)一步的實(shí)施例中，電阻器3410可以例如被耗盡型晶體管、參考電流宿或參考電流源代替。

現(xiàn)在參考圖35，示出了與圖34中的esd鉗位電路3400類(lèi)似的實(shí)施例，但是esd鉗位電路3500可以具有不同配置的電阻器，如下面更詳細(xì)討論的。esd鉗位電路3500可以具有采用由一個(gè)或多個(gè)增強(qiáng)型晶體管制成的一個(gè)或多個(gè)源極跟隨器級(jí)3505的配置。每個(gè)源極跟隨器級(jí)3505可以具有連接到相鄰源極跟隨器級(jí)的源極3507的柵極3506。在圖35所示的實(shí)施例中，采用了四個(gè)源極跟隨器級(jí)3505，然而在其它實(shí)施例中可以使用更少或更多。電阻器3510耦接在相鄰源極跟隨器級(jí)3505的源極3507之間。esd晶體管3515耦接到源極跟隨器級(jí)3505，其中電阻器3510設(shè)置在esd晶體管3515的源極3520和源極跟隨器級(jí)3505的源極3507之間。源極跟隨器級(jí)3505的漏極3508可以耦接在一起且耦接到esd晶體管3515的漏極3525。

電子封裝

現(xiàn)在參考圖36和37，在一些實(shí)施例中，一個(gè)或多個(gè)半導(dǎo)體裝置可以設(shè)置在一個(gè)或多個(gè)電子封裝中。許多封裝配置和類(lèi)型的電子封裝是可用的并且在本公開(kāi)的范圍內(nèi)。圖36示出了其中具有兩個(gè)半導(dǎo)體裝置的所謂四方扁平無(wú)引線電子封裝的一個(gè)示例。

電子封裝3600可以具有封裝基座3610，封裝基座3610具有由一個(gè)或多個(gè)端子3620包圍的一個(gè)或多個(gè)管芯焊盤(pán)3615。在一些實(shí)施例中，封裝基座3610可以包括引線框架，而在其它實(shí)施例中，封裝基座3610可以包括有機(jī)印刷電路板、陶瓷電路或其它材料。

在圖36所示的實(shí)施例中，第一裝置3620安裝到第一管芯焊盤(pán)3615，并且第二裝置3625安裝到第二管芯焊盤(pán)3627。在另一個(gè)實(shí)施例中，第一裝置3620和第二裝置3625中的一個(gè)或多個(gè)分別可以安裝在安裝到封裝基座3610的絕緣體(未示出)上。在一個(gè)實(shí)施例中，絕緣體可以是陶瓷或其它非導(dǎo)電材料。第一和第二裝置3620、3625分別通過(guò)導(dǎo)線接合3630或任何其它類(lèi)型的電互連(例如，可以用于倒裝芯片應(yīng)用中的倒裝芯片凸塊或列)電耦接到端子3640。接合線3630可以在裝置接合焊盤(pán)3635與端子3640之間延伸，并且在一些情況下在裝置接合焊盤(pán)3635與管芯焊盤(pán)3615、3627之間延伸，在其它情況下與相鄰裝置上的裝置接合焊盤(pán)3635之間延伸。

現(xiàn)在參考圖37，示出了電子封裝3600的等距視圖。端子3640和管芯附接焊盤(pán)3615和3627可以設(shè)置在外表面上并且被配置為附接到印刷電路板或其它裝置。在另外的實(shí)施例中，端子3640和管芯附接焊盤(pán)3615和3627可以?xún)H在電子封裝3600的內(nèi)部可接入，并且其它連接可以設(shè)置在電子封裝的外部。更具體地，一些實(shí)施例可以具有內(nèi)部電布線，并且在內(nèi)部和外部連接之間可以不存在一對(duì)一的相關(guān)。

在進(jìn)一步的實(shí)施例中，分別(參見(jiàn)圖36)的第一和第二裝置3620、3625和封裝基座3610的頂表面可以由非導(dǎo)電材料(例如模制化合物)包封?？梢允褂迷S多其它電子封裝，例如但不限于soic、dips、mcm等。此外，在一些實(shí)施例中，每個(gè)裝置可以在單獨(dú)的電子封裝中，而其它實(shí)施例可以在單個(gè)封裝內(nèi)具有兩個(gè)或更多個(gè)電子裝置。其它實(shí)施例可以在一個(gè)或多個(gè)電子封裝內(nèi)具有一個(gè)或多個(gè)無(wú)源裝置。

大多數(shù)可制造的gan技術(shù)僅具有一種類(lèi)型的gan晶體管，即增強(qiáng)或耗盡型。在給定技術(shù)中具有兩種類(lèi)型的fet引入了巨大的工藝復(fù)雜性。結(jié)果，用于在增強(qiáng)型ganfet單獨(dú)工藝中制造的控制電路系統(tǒng)是期望的。控制電路系統(tǒng)的期望特性包括可集成性、軌到軌驅(qū)動(dòng)能力以及上拉裝置和下拉裝置不同時(shí)導(dǎo)通，同時(shí)導(dǎo)通這將導(dǎo)致直通電流。

圖1的高側(cè)晶體管驅(qū)動(dòng)器130或低側(cè)晶體管驅(qū)動(dòng)器120可以包括用于驅(qū)動(dòng)功率裝置125和115的這種控制電路系統(tǒng)。

圖38是示出驅(qū)動(dòng)功率開(kāi)關(guān)裝置12320的非反相軌到軌驅(qū)動(dòng)器12310的示意性電路圖，功率開(kāi)關(guān)裝置12320可以與圖1的功率裝置115類(lèi)似。在本實(shí)施例中，緩沖器12310由集成在同一gan襯底上的ganfet形成，具有軌到軌驅(qū)動(dòng)能力，并且被配置為防止直通電流。驅(qū)動(dòng)器12310可以包括在本文別處討論的邏輯門(mén)的特征。

圖39是示出驅(qū)動(dòng)功率開(kāi)關(guān)裝置12550的非反相軌到軌驅(qū)動(dòng)器12500的示意性電路圖，功率開(kāi)關(guān)裝置12550可以與圖1的功率裝置115類(lèi)似。在本實(shí)施例中，驅(qū)動(dòng)器12500由集成在同一gan襯底上的ganfet形成，具有軌到軌驅(qū)動(dòng)能力，并且被配置為防止直通電流。

驅(qū)動(dòng)器12500包括第一級(jí)12510、第二級(jí)12520和緩沖器級(jí)12530。在該實(shí)施例中，第一級(jí)12510和第二級(jí)12520反相，并且每個(gè)包括反相器和緩沖器。緩沖器級(jí)12530具有上拉和下拉fet。驅(qū)動(dòng)器12500的反相器、緩沖器和緩沖器級(jí)12530可以包括本文其它地方討論的邏輯門(mén)的特征。

圖40是配置到驅(qū)動(dòng)功率開(kāi)關(guān)裝置11850的驅(qū)動(dòng)電路11800的示意圖，驅(qū)動(dòng)功率開(kāi)關(guān)裝置11850可以與圖1的功率裝置115類(lèi)似。驅(qū)動(dòng)電路11800包括反相器11810、下拉fet11820和電阻器11830。在一些實(shí)施例中，驅(qū)動(dòng)電路11800和功率裝置11850集成在單個(gè)gan裝置中。例如，驅(qū)動(dòng)電路11800和功率裝置11850可以形成在同一gan襯底上。驅(qū)動(dòng)電路11800連接到電源vdd，并且功率裝置11850可以連接到vdd或單獨(dú)的電源。

反相器11810可以具有在本文別處討論的邏輯門(mén)中的一個(gè)或多個(gè)的特征。

在該電路中，反相器11810使輸入反相并驅(qū)動(dòng)下拉fet11820的柵極。輸入還通過(guò)串聯(lián)連接的延遲元件11830連接到下拉fet11820的漏極和驅(qū)動(dòng)功率裝置11850的柵極。

延遲元件11830和反相器11810可以被配置為使得在反相輸入信號(hào)被施加到下拉fet11820的柵極之后，輸入信號(hào)被施加到功率裝置11850的柵極。在一些實(shí)施例中，延遲元件可以被配置為使得在下拉fet11820接通之后，輸入的高到低轉(zhuǎn)變被施加到功率裝置11850的柵極。在一些實(shí)施例中，延遲元件11830可以被配置為延遲反相輸入信號(hào)中的低到高的轉(zhuǎn)變，使得它們?cè)诠β噬侠b置(未示出)的柵極關(guān)斷之后被施加到功率裝置11850的柵極。在一些實(shí)施例中，驅(qū)動(dòng)電路11800可以被配置為在其關(guān)斷瞬變期間防止dv/dt引起的功率裝置11850的不希望的接通。在一些其它實(shí)施例中，驅(qū)動(dòng)電路11800可以被配置為增加功率裝置11850的關(guān)斷速度。

在一些實(shí)施例中，延遲元件11830包括串聯(lián)電阻器。在一些實(shí)施例中，延遲元件11830包括數(shù)字緩沖器。

圖41和42是示出驅(qū)動(dòng)電路11800的仿真波形的波形圖。

圖43是被配置為驅(qū)動(dòng)功率開(kāi)關(guān)裝置12150的驅(qū)動(dòng)器12100的示意圖，功率開(kāi)關(guān)裝置12150可以與圖1的功率裝置115類(lèi)似。驅(qū)動(dòng)電路12100包括緩沖器12110、下拉fet12120、延遲元件12130、反相器12140和esd鉗位器12160。在一些實(shí)施例中，驅(qū)動(dòng)電路12100和驅(qū)動(dòng)功率裝置12150集成在單個(gè)gan裝置中。例如，驅(qū)動(dòng)電路12100和驅(qū)動(dòng)功率裝置12150可以各自包括形成在同一gan襯底上的ganfet。驅(qū)動(dòng)電路12100連接到電源vdd，并且功率裝置12150可以連接到vdd或單獨(dú)的電源。

緩沖器12110可以具有在本文別處討論的邏輯門(mén)中的一個(gè)或多個(gè)的特征。

在該電路中，緩沖器12110驅(qū)動(dòng)下拉fet12120的柵極。輸入還連接到反相器12140，反相器12140的輸出通過(guò)串聯(lián)連接的延遲元件12130連接到下拉fet12120的漏極和功率裝置12150的柵極。

延遲元件12130、反相器12140和緩沖器12110可以被配置為使得在輸入信號(hào)被施加到下拉fet12120的柵極之后將反相輸入信號(hào)施加到功率裝置12150的柵極。在一些實(shí)施例中，延遲元件和反相器可以被配置為使得在下拉fet12120接通之后將反相輸入信號(hào)的高到低轉(zhuǎn)變施加到功率裝置12150的柵極。在一些實(shí)施例中，延遲元件12130可以被配置為延遲反相輸入信號(hào)中的低到高轉(zhuǎn)換，使得它們?cè)诠β噬侠b置(未示出)的柵極關(guān)斷之后被施加到功率裝置12150的柵極。在一些實(shí)施例中，驅(qū)動(dòng)電路12100可以被配置為其關(guān)斷瞬變期間防止dv/dt引起的不期望的功率裝置12150的接通。在一些實(shí)施例中，驅(qū)動(dòng)電路12100可以被配置為增加功率裝置12150的關(guān)斷速度。

在一些實(shí)施例中，延遲元件12130包括串聯(lián)電阻器。在一些實(shí)施例中，延遲元件12130包括數(shù)字緩沖器、電流宿或耗盡型fet。

在一些實(shí)施例中，緩沖器12110包括一系列偶數(shù)個(gè)反相器(或反相器/緩沖器)。在一些實(shí)施例中，緩沖器12110包括源極跟隨器電路，例如圖44所示的源極跟隨器電路。

在一些實(shí)施例中，靜電放電(esd)鉗位器12160被配置為如果其端子之間的電壓差大于最小閾值則導(dǎo)通。在一些實(shí)施例中，esd鉗位器12160被配置為響應(yīng)于在其端子上出現(xiàn)的快速上升(例如，～1ns上升時(shí)間)電壓或電流脈沖而導(dǎo)通。

圖45是根據(jù)一些實(shí)施例的邏輯門(mén)12800的示意性框圖。在一些實(shí)施例中，邏輯門(mén)12800可以例如分別用于圖38、39和43的驅(qū)動(dòng)器12310、12500和12100中的一個(gè)或多個(gè)或作為其一個(gè)或多個(gè)。

邏輯門(mén)12800包括下拉裝置12802、上拉裝置12804和控制電路系統(tǒng)12806。邏輯門(mén)12800被配置為基于輸入vin處的一個(gè)或多個(gè)電壓輸入在輸出節(jié)點(diǎn)vout處生成電壓。

下拉裝置12802被配置為根據(jù)輸入vin處的一個(gè)或一個(gè)參考地的電壓，有條件地將電流從輸出節(jié)點(diǎn)vout傳導(dǎo)到地。在一些實(shí)施例中，下拉裝置12802可以在小于100納秒中接通。另外，上拉裝置12804被配置為根據(jù)來(lái)自控制電路系統(tǒng)12806的控制輸入，有條件地將電流從參考地的電源電壓vdd傳導(dǎo)到輸出節(jié)點(diǎn)vout?？刂齐娐废到y(tǒng)12806被配置為至少部分基于在vin處的一個(gè)或多個(gè)電壓輸入來(lái)生成控制輸出。

在一些實(shí)施例中，vdd的電壓不同于(例如大于或小于)向例如控制電路系統(tǒng)或前一邏輯門(mén)提供電流的電源的電壓。

圖46是作為邏輯門(mén)12800的實(shí)現(xiàn)的反相器10200的實(shí)施例的示意性電路圖。如圖所示，反相器10200包括下拉fet10202，在其柵極處接收到反相器10200的輸入。另外，反相器10200包括上拉fet10204。此外，反相器10200包括控制電路系統(tǒng)，該控制電路系統(tǒng)包括電容器fet10206和二極管連接的fet10208。反相器10200的輸出節(jié)點(diǎn)連接到下拉fet10202、上拉fet10204以及電容器fet10206。

在反相器10200中，當(dāng)vin斜坡上升到大于下拉fet10202的閾值電壓(vth)的電壓時(shí)，下拉fet10202接通。這使得輸出電壓被驅(qū)動(dòng)到地，并且通過(guò)二極管連接的fet將電容器fet10206充電到等于vdd-vth的電壓。上拉fet10204的柵極處的電壓等于vdd-vth，其足以剛好接通上拉fet10204，但是上拉fet10204的尺寸設(shè)置成使得其不向高拉動(dòng)輸出，其中下拉fet10202導(dǎo)通。這對(duì)應(yīng)于vout的高到低瞬變，如圖47所示。

當(dāng)vin斜坡下降到低于vth時(shí)，下拉fet10202關(guān)斷。這使得輸出電壓朝向最大電壓vdd上升，因?yàn)樯侠璮et10204仍然導(dǎo)通。這將導(dǎo)致電容器fet10206的底板處的正向dv/dt。由于電荷注入或電容耦接，電容器fet10206的頂板處的dv/dt也將發(fā)生。如果電容器fet10206在頂板處具有與其它電容相比足夠大的電容，則電容器fet10206的頂板處的dv/dt將與電容器fet10206的底板處的dv/dt類(lèi)似。在電容器fet10206的頂板處的正向dv/dt將上拉fet10204的柵極電壓增加至例如在vdd以上至少大于閾值電壓的電壓。在一些實(shí)施例中，上拉fet10204的柵極電壓增加至大約2*vdd-vth。這導(dǎo)致輸出節(jié)點(diǎn)處的正向dv/dt。輸出電壓斜坡上升至接近或等于最大電壓vdd的電壓。在該周期期間，二極管連接的fet10208被反向偏置，并且將不允許電容器電壓放電。這對(duì)應(yīng)于vout的低到高瞬變，如圖48所示。

當(dāng)vin以慢的dv/dt斜坡下降到vth以下時(shí)，下拉fet10202緩慢地關(guān)斷。這導(dǎo)致輸出電壓緩慢地朝向vdd上升。這將導(dǎo)致在電容器fet10206的底板處的緩慢的正向dv/dt。作為底板處的慢dv/dt的結(jié)果，電容器fet10206的頂板處的dv/dt也將至少由于電荷泄漏而是緩慢的。電容器fet10206的頂板處的慢正向dv/dt可以基本上不增加上拉fet10204的柵極電壓。這導(dǎo)致上拉fet10204的柵極電壓基本上保持在vdd-vt。因此，輸出電壓斜坡上升至接近或等于vdd-2vt的電壓。

因此，由于電容耦接，反相器10200的高輸出取決于高到低電壓轉(zhuǎn)變的輸入轉(zhuǎn)換速率。對(duì)于大于閾值的轉(zhuǎn)變，上拉fet10204的柵極電壓如上所述增加到例如大約2*vdd-vth。結(jié)果，反相器10200的高輸出基本上等于vdd。然而，對(duì)于小于閾值的轉(zhuǎn)變，反相器10200的高輸出由于較慢的轉(zhuǎn)變而小于vdd，上拉fet10204的柵極電壓不能通過(guò)電容耦接充分地增加。對(duì)于小于第二閾值的轉(zhuǎn)變，反相器10200的高輸出基本上等于vdd-2vth。閾值取決于反相器10200的裝置的電容和閾值電壓。

在一些實(shí)施例中，使用肖特基二極管或另一二極管代替二極管連接的fet10208。在一些實(shí)施例中，二極管連接的fet10208包括多個(gè)二極管連接的fet或多個(gè)肖特基或其它二極管。

因?yàn)楦叩降秃偷偷礁咚沧兪怯蓪?dǎo)通的fet引起的，與簡(jiǎn)單的電阻器上拉配置相比，反相器10200的傳播延遲可以大大降低。在一些實(shí)施例中，瞬變可以更對(duì)稱(chēng)。

在一些實(shí)施例中，上拉fet和下拉fet10202和10204的漏極到源極兩端的電壓約為6-12v。因此，上拉和下拉fet10202和10204可以被構(gòu)造為具有比較高電壓fet小得多的占用面積(footprint)。電容器fet10206和二極管連接的fet10208也經(jīng)歷相對(duì)低的電壓，并且因此可以構(gòu)造為具有比較高電壓fet小得多的占用面積。低電壓(lv)fet可以在與較高電壓fet相同的工藝流程中可靠地制造，僅進(jìn)行有布局改變。切換瞬變?nèi)鐖D47和圖48所示。

反相器10200的一個(gè)缺點(diǎn)是，當(dāng)下拉fet10202導(dǎo)通時(shí)，上拉fet10204也可能導(dǎo)通(取決于電容器兩端的電壓)。這將導(dǎo)致幅度部分取決于上拉fet10202和下拉fet10204的尺寸的直通電流。因此，如果反相器10200要驅(qū)動(dòng)大負(fù)載，則將使用相對(duì)大的fet尺寸，并且從電源(vdd)汲取的電流可能是顯著的。

圖49是作為邏輯門(mén)12800的實(shí)現(xiàn)的反相器10500的實(shí)施例的示意性電路圖。反相器10500包括下拉fet10510和限流電阻器10512。

在圖49的實(shí)施例中，下拉fet10510在其柵極連同下拉fet10502一起接收輸入電壓。下拉fet10510因此被下拉fet10502接通。這確保了上拉fet10504的柵極在下拉fet10502接通時(shí)從不超過(guò)vth。另外，上拉fet10504的接通由使下拉fet10502關(guān)斷的相同信號(hào)觸發(fā)。這確保不存在上拉fet10504和下拉fet10502兩者都是同時(shí)導(dǎo)通的情形。電阻器10512與下拉fet10502串聯(lián)并且確保從vdd汲取的電流被限制。該實(shí)施例導(dǎo)致從vdd汲取的電流與反相器性能之間的更好的優(yōu)化。

替代實(shí)施例包括下拉fet并且不包括限制電阻器。在這樣的實(shí)施例中，二極管連接的fet10508可以具有相對(duì)減小的尺寸以限制其電流。

圖50是作為邏輯門(mén)12800的實(shí)現(xiàn)的反相器10600的實(shí)施例的示意性電路圖。反相器10600包括與下拉fet10610串聯(lián)的電阻器10612和10614。電阻器10612和10614的尺寸和相對(duì)尺寸可以確定為優(yōu)化電流和切換速度之間的折衷。

替代實(shí)施例包括下拉fet并且不包括電阻器10612。

反相器10600還包括可選電阻器10616，其可以被設(shè)定尺寸以例如管理高到低輸出電壓轉(zhuǎn)變的dv/dt，例如以與低到高輸出電壓轉(zhuǎn)變的dv/dt匹配。

在一些實(shí)施例中，一個(gè)或多個(gè)二極管可以放置在上拉fet10104和反相器輸出節(jié)點(diǎn)之間。這導(dǎo)致反相器高輸出電平向下移位了一個(gè)或多個(gè)二極管壓降。二極管可以是例如肖特基二極管或二極管連接的fet。高電平移位的輸出電壓可以例如等于vdd(電源電壓)-v(二極管)。

在一些實(shí)施例中，一個(gè)或多個(gè)二極管可以放置在下拉fet10602和反相器輸出節(jié)點(diǎn)之間。這導(dǎo)致反相器低輸出電平向上移位了一個(gè)或多個(gè)二極管壓降。二極管可以是例如肖特基二極管或二極管連接的fet。電平偏移的低輸出電壓可以例如等于v(二極管)。

在一些實(shí)施例中，一個(gè)或多個(gè)二極管可以放置在上拉fet和反相器輸出節(jié)點(diǎn)之間，以及一個(gè)或多個(gè)二極管可以放置在下拉fet和反相器輸出節(jié)點(diǎn)之間。例如，這樣的實(shí)施例可以具有從vdd-v(二極管)到v(二極管)擺動(dòng)的輸出電壓。

圖51是作為邏輯門(mén)12800的實(shí)現(xiàn)的反相器11400的實(shí)施例的示意性電路圖。反相器11400包括下拉裝置11402、上拉裝置11404以及控制電路系統(tǒng)；該控制電路系統(tǒng)包括下拉fet11422、11424和11426，電容器fet11430和11440，二極管fet11428和11438，電阻器11432，上拉fet11434和傳輸fet11436。

在圖51的實(shí)施例中，下拉fet11402在其柵極處連同下拉fet11422一起接收輸入電壓。響應(yīng)于高輸入，下拉fet11402接通并且輸出被拉到地。另外，下拉fet11422接通并且傳輸fet11436由下拉fet11426關(guān)斷，使得上拉fet11404的柵極被拉到地，以防止直通電流。

響應(yīng)于低輸入，下拉fet11402和11422被關(guān)斷。另外，傳輸fet11436由上拉fet11434的柵極的電容耦接上拉而接通。另外，如其它地方所討論的，傳輸fet11436的漏極電壓通過(guò)電容耦接被上拉。此外，上拉裝置11404的柵極由控制電路系統(tǒng)根據(jù)其它地方參考類(lèi)似的電路討論的原理被驅(qū)動(dòng)。結(jié)果是上拉fet11404將輸出驅(qū)動(dòng)到vdd。

在該實(shí)施例中，使用有源控制的晶體管(傳輸fet11436)來(lái)選擇性地將上拉fet11404的柵極連接到電容器fet11440的頂板。結(jié)果，電容器fet11440可以驅(qū)動(dòng)比例如使用電阻器代替有源控制的晶體管的情況更大的電容性負(fù)載。因此，上拉fet11404可以更大以向輸出vout提供更多的電流。因此，對(duì)于正轉(zhuǎn)變，傳輸fet11436用作對(duì)由反相器驅(qū)動(dòng)的緩沖器的低電容輸入，并且反相器具有基于上拉fet11404的電流驅(qū)動(dòng)能力，其中上拉fet11404的電流驅(qū)動(dòng)能力大于驅(qū)動(dòng)反相器的電流驅(qū)動(dòng)能力。

在所示實(shí)施例中，控制電路系統(tǒng)包括與圖49的反相器10500類(lèi)似或相同的特征。在一些實(shí)施例中，控制電路系統(tǒng)包括與不同的反相器配置類(lèi)似或相同的特征。

圖52是作為邏輯門(mén)12800的實(shí)現(xiàn)的緩沖器12400的實(shí)施例的示意性電路圖。緩沖器12400提供非反相軌到軌輸出并且包括第一反相器12410和第二反相器12420。

第一反相器12410包括fet12412和電阻器12414。在一些實(shí)施例中，可以使用其它反相邏輯門(mén)。

第二反相器12420包括下拉裝置fet12442、上拉裝置fet12444控制電路系統(tǒng)，該控制電路系統(tǒng)包括fet12422、電阻器12424、電容器12425、二極管連接的fet12434、電阻器12436和fet12432。

響應(yīng)于vin為低，第一反相器12410的輸出為高，這會(huì)接通下拉裝置fet12442，導(dǎo)致輸出變低。此外，第一反相器12410的輸出為高引起fet12432將上拉裝置fet12444的柵極拉低，這使fet12444關(guān)斷。此外，在vin低時(shí)，fet12422和二極管連接的fet12434使電容器被充電到vdd-vth。

響應(yīng)于vin轉(zhuǎn)變?yōu)楦?，第一反相?2410的輸出轉(zhuǎn)變?yōu)榈?，分別關(guān)斷下拉裝置fet12442和fet12432，從而允許上拉裝置fet12444的輸出和柵極變?yōu)楦?。此外，fet12422關(guān)斷，允許其漏極處的電壓變高。這導(dǎo)致電容器12425通過(guò)電阻器12436將電荷注入到上拉裝置fet12444的柵極上，從而使上拉裝置fet12444的柵極高于vdd(例如大約2*vdd-vth)。響應(yīng)于其柵極電壓，上拉裝置fet12444將輸出驅(qū)動(dòng)到vdd。

在一些實(shí)施例中，電阻器12436由一個(gè)或多個(gè)耗盡型fet替代以增加電路響應(yīng)速度。

圖53是作為邏輯門(mén)12800的實(shí)現(xiàn)的緩沖器13000的實(shí)施例的示意性電路圖。緩沖器13000也是圖39的緩沖器12500的實(shí)現(xiàn)。緩沖器13000提供非反相軌到軌輸出并且包括第一反相器13020和第二反相器13040。

第一反相器13020與圖51的反相器11400類(lèi)似。在替代實(shí)施例中，其它反相器(例如，本文其它地方討論的那些)可以在緩沖器13000中用作第一反相器。

第二反相器13040包括下拉裝置13042、上拉裝置13044以及控制電路系統(tǒng)；該控制電路系統(tǒng)包括下拉fet13038、13032、13028和13022，上拉fet13034和13024，傳輸fet13046和13036，二極管fet13045、13035和13025，電容器13047、13037和13027以及電阻器13021。

在該實(shí)施例中，下拉fet13042在其柵極處連同下拉fet13048一起接收輸入電壓。響應(yīng)于高輸入，下拉fet13042接通并且輸出被拉到地。此外，下拉fet13048接通并且上拉fet13044由下拉fet13048關(guān)斷，以防止直通電流。

響應(yīng)于低輸入，下拉fet13042和13048被關(guān)斷。此外，上拉裝置13044的柵極由控制電路系統(tǒng)根據(jù)其它地方參考類(lèi)似電路所討論的原理來(lái)驅(qū)動(dòng)。結(jié)果是上拉fet13044將輸出驅(qū)動(dòng)到vdd。

在一些實(shí)施例中，可以用控制電路系統(tǒng)的其它元件的尺寸來(lái)縮放電容器尺寸。

在一些實(shí)施例中，可以在輸出級(jí)上的上拉fet13044和下拉fet10342之間放置二極管(或二極管堆疊)，以根據(jù)需要產(chǎn)生電平移位的電壓，例如，如上所述。

在替代實(shí)施例中，其它反相器(例如，本文其它地方討論的那些反相器)可以在緩沖器13000中用作第二反相器。

如圖所示，緩沖器13000具有二極管連接的增強(qiáng)型fet13045、13035和13025，當(dāng)相應(yīng)的下拉fet13042、13032和13022導(dǎo)通時(shí)，它們分別提供電流以對(duì)電容器fet13047、13037和13027充電。當(dāng)電容器fet13047、13037和13027分別將電荷注入到上拉fet13044、13034和13024的柵極上時(shí)，二極管連接的增強(qiáng)型fet13045、13035和13025由于被反向偏置分別呈現(xiàn)從電容器fet13047、13037和13027到vdd的高阻抗路徑。因此，電流不從電容器fet13047、13037和13027流到vdd，并且電容器fet13047、13037和13027基本上保持它們的電荷。

圖54是作為邏輯門(mén)12800的實(shí)現(xiàn)的緩沖器13100的實(shí)施例的示意性電路圖。緩沖器13100也是圖39的緩沖器12500的實(shí)現(xiàn)，并且與圖53的緩沖器13000類(lèi)似。緩沖器13100提供非反相軌到軌輸出并且包括分別與圖53的第一和第二反相器13020和13040類(lèi)似的第一反相器13120和第二反相器13140。

代替緩沖器13000的二極管連接的fet13045、13035和13025，緩沖器13100具有上拉fet13145。如圖所示，上拉fet13145的柵極由反相器13120驅(qū)動(dòng)。如本文其它地方所討論的，驅(qū)動(dòng)上拉fet13145的反相器13120的輸出可以被驅(qū)動(dòng)到顯著高于vdd的電壓，例如，至少大于vdd+vth，例如2*vdd-vth。因此，由于它們的柵極處于大于vdd+vth的電壓且下拉fet13142導(dǎo)通，上拉fet13145將電容器fet13147充電到vdd。結(jié)果，當(dāng)緩沖器13100輸出為高時(shí)，上拉fet13144的柵極電壓被電容器fet13147充電到大約2*vdd。

在一些實(shí)施例中，用于邏輯門(mén)的上拉裝置的電源的電壓不同于(例如大于或小于)控制電路系統(tǒng)或前一邏輯門(mén)的電源的電壓。

圖55是作為邏輯門(mén)12800的實(shí)現(xiàn)的緩沖器13150的實(shí)施例的示意性電路圖。緩沖器13150也是圖39的緩沖器12500的實(shí)現(xiàn)并且與圖53的緩沖器13000類(lèi)似。緩沖器13150提供非反相軌到軌輸出，并且包括與圖39和53的緩沖器12500和13000類(lèi)似的電路元件和功能特征。

緩沖器13150還包括上拉fet13180和二極管fet13190兩者。上拉fet13180與圖54的上拉fet13145類(lèi)似，并且二極管fet13190與圖53的二極管fet13025、13035和13045類(lèi)似。這種配置確保即使用于上拉fet13180、二極管fet13190的柵極信號(hào)提供電流路徑以對(duì)電容器充電。

緩沖器13150還包括跨過(guò)fet13165的柵極和源極連接的狀態(tài)保持電容器13160。狀態(tài)保持電容器13160幫助fet13165的柵極和源極之間的電壓差更穩(wěn)定。fet13165的柵極到源極電流泄漏引起fet13165的柵極和源極之間的電壓降。然而，狀態(tài)保持電容器13160的使用減小了泄漏電流對(duì)fet13165的柵極和源極兩端的電壓的影響。

在一些實(shí)施例中，本文所討論的其它實(shí)施例在一個(gè)或多個(gè)fet的柵極和源極兩端使用一個(gè)或多個(gè)狀態(tài)保持電容器。例如，在一些實(shí)施例中，用于驅(qū)動(dòng)電容器以增加驅(qū)動(dòng)fet的柵極電壓的至少一個(gè)fet在其柵極和源極之間具有狀態(tài)保持電容器。

緩沖器13150還包括在反相器13175的輸出處的狀態(tài)保持電阻器13170。狀態(tài)保持電阻器13170是有益的，至少因?yàn)槿绻彌_器13150在實(shí)質(zhì)上長(zhǎng)的持續(xù)時(shí)間不活動(dòng)，則狀態(tài)保持電阻器13170使得反相器13175的輸出處的電壓處于已知狀態(tài)，否則其結(jié)果將是反相器13175的輸出處的電壓由于電荷泄漏或耦接而漂移到未知狀態(tài)。

圖56是作為邏輯門(mén)12800的實(shí)現(xiàn)的緩沖器13200的實(shí)施例的示意性電路圖。緩沖器13200也是圖39的緩沖器12500的實(shí)現(xiàn)并且與圖53的緩沖器13000類(lèi)似。緩沖器13200提供非反相軌到軌輸出并且包括分別與圖53的第一和第二反相器13020和13040類(lèi)似的第一反相器13220和第二反相器13240。

在該實(shí)施例中，緩沖器13200的某些部分的電源由第一電源vcc供電，緩沖器13200的其它部分由第二電源vdd供電，其中vcc大于vdd。例如，vcc可以等于大約10-15v，vdd可以等于5-7v。此外，一些fet可以被構(gòu)建為承受跨過(guò)它們的10-15v，而其它fet不能承受。例如，那些不能承受的可能因?yàn)樗鼈兏蟮乃俣然蚩鐚?dǎo)而被使用。緩沖器13200使用連接到節(jié)點(diǎn)13201的一個(gè)或多個(gè)較低電壓fet。因此，應(yīng)當(dāng)防止節(jié)點(diǎn)13201達(dá)到可能損壞較低電壓fet的電壓電平。

緩沖器13200使用二極管連接的fet13205，其防止節(jié)點(diǎn)13201變得高于例如vdd+3vth。在其它實(shí)施例中，使用不同數(shù)量的二極管連接的fet。例如，可以使用1、2、4個(gè)或更多個(gè)二極管連接的fet。另外，類(lèi)似于鉗位器13205的鉗位器可以用于其它邏輯門(mén)中，例如，用在類(lèi)似于鉗位器13205的示意性位置中。

圖57是用作邏輯門(mén)12800的實(shí)現(xiàn)的緩沖器13300的實(shí)施例的示意性電路圖。緩沖器13300提供非反相軌到軌輸出并且具有本文所討論的其它電路的特性。

在本實(shí)施例中，緩沖器13300的某些部分的電源由第一電源vdd供電，而緩沖器13300的其它部分由第二電源vcc供電，其中vcc大于vdd。例如，vcc可以等于大約10-15v，vdd可以等于5-7v。此外，一些fet可以被構(gòu)建為承受它們兩端的10-15v，而其它fet不能承受。例如那些不能承受的可能因?yàn)樗鼈兏蟮乃俣然蚩鐚?dǎo)而被使用。

在本實(shí)施例中，輸出級(jí)由較高的電壓電源vcc驅(qū)動(dòng)。緩沖器13300功能與本文所描述的其它電路類(lèi)似。例如，當(dāng)輸出被驅(qū)動(dòng)到vcc時(shí)，上拉fet13310的柵極電壓被電容耦接到大約vdd+vcc。

可以形成其它邏輯門(mén)(例如或非門(mén)和與非門(mén))作為如上所述的邏輯門(mén)12800的實(shí)施例。例如，圖58是作為邏輯門(mén)12800的實(shí)現(xiàn)的兩輸入或非邏輯門(mén)11300的示意性電路圖。如圖所示，或非門(mén)11300包括下拉裝置，該下拉裝置包括fet11302a和11302b，它們分別在它們的柵極處接收到或非門(mén)11300的輸入?；蚍情T(mén)11300還包括上拉裝置fet11304?；蚍情T(mén)11300的輸出節(jié)點(diǎn)連接到上拉fet11304和電容器fet11306。

或非門(mén)11300還包括控制電路系統(tǒng)，其包括電容器fet11306和二極管連接的fet11308，它們分別具有與上面參考圖46描述的電容器fet10206和二極管連接的fet10208類(lèi)似的功能?；蚍情T(mén)11300的控制電路系統(tǒng)還包括上拉裝置控制fet11310a和11310b。

通過(guò)以下方式實(shí)現(xiàn)或非邏輯功能：如果輸入a或b中的任一個(gè)為高邏輯電平同時(shí)上拉fet柵極控制fet11310a和11310b響應(yīng)于輸入a或b中的任一個(gè)處于高邏輯電平狀態(tài)而關(guān)斷上拉fet11304，則下拉fet11302a和11302b中的任一個(gè)使輸出電壓接地。此外，如果輸入a和b兩者都是低邏輯電平，則二極管連接的fet11308和電容器fet11306向上驅(qū)動(dòng)上拉fet11304的柵極電壓，使得輸出轉(zhuǎn)到vdd，而下拉fet11302a和11302b通過(guò)輸入a和b都處于低邏輯電平狀態(tài)而被關(guān)斷。

另外，或非門(mén)11300包括可選的電阻器11312，其具有與上面參考圖50描述的電阻器10612類(lèi)似的功能。

在替換實(shí)施例中，邏輯門(mén)12800的與非門(mén)實(shí)現(xiàn)可以與或非門(mén)11300類(lèi)似。例如，可以通過(guò)以下形成與非邏輯門(mén)：1)將下拉fet11302a和11302b串聯(lián)而不是并聯(lián)連接在輸出和地之間，以及2)將上拉fet柵極控制fet11310a和11310b串聯(lián)而不是并聯(lián)連接在上拉fet11304的柵極和地之間。

圖59是作為邏輯門(mén)12800的實(shí)現(xiàn)的三輸入與非邏輯門(mén)11200的示意性電路圖。

如圖所示，與非門(mén)11200包括下拉裝置，該下拉裝置包括fet11202a、11202b和11202c，分別在其柵極接收到與非門(mén)11300的輸入。與非門(mén)11300還包括上拉裝置fet11204。與非門(mén)11200的輸出節(jié)點(diǎn)連接到上拉fet11204和下拉fet11202c。

與非門(mén)11200還包括控制電路系統(tǒng)，其包括電容器fet11206和二極管連接的fet11208，它們分別具有與上面參考圖46描述的電容器fet10206和二極管連接的fet10208類(lèi)似的功能。與非門(mén)11200的控制電路系統(tǒng)還包括下拉fet11210a、11210b、11210c、11222a、11222b、11222c、11230a、11230b和11230c。與非門(mén)11200的控制電路系統(tǒng)還包括上拉fet11224、傳輸fet11207、電阻器11227、二極管連接的fet11228和電容器fet11226。

在一些實(shí)施例中，與非和或非邏輯門(mén)包括以上參考圖46和49-53討論的反相器中的一個(gè)或多個(gè)的一個(gè)或多個(gè)特征。

邏輯門(mén)的一些實(shí)施例實(shí)現(xiàn)不對(duì)稱(chēng)輸入滯后，其作為輸出從高到低轉(zhuǎn)換的輸入閾值電壓的增加的結(jié)果。圖60是示例反相器10700的示意圖，反相器10700是具有不對(duì)稱(chēng)輸入滯后的邏輯門(mén)12800的實(shí)施例。

反相器10700連接到滯后fet10706。滯后fet10706接收反相器10700的輸出，并生成連接到反相器輸入的反饋信號(hào)。

滯后是反饋信號(hào)的結(jié)果。在該實(shí)施例中，滯后fet10706具有連接到反相器10700的輸出的柵極端子，并且滯后fet的漏極電壓通過(guò)包括電阻器10702和10704的電阻器分壓器反饋到輸入。因此，對(duì)于輸出從高到低，邏輯門(mén)是輸入閾值增加。

類(lèi)似的滯后fet和電阻器分壓器可以連接到其它邏輯門(mén)或邏輯門(mén)的組合以具有類(lèi)似的不對(duì)稱(chēng)輸入滯后。對(duì)于具有多個(gè)輸入的邏輯門(mén)或組合，每個(gè)輸入可以設(shè)置有包括滯后fet和電阻器分壓器的單獨(dú)的反饋電路。在一些實(shí)施例中，多個(gè)輸入的反饋電路共享單個(gè)滯后fet。

邏輯門(mén)的一些實(shí)施例實(shí)現(xiàn)基本對(duì)稱(chēng)的輸入滯后，其作為對(duì)于從低轉(zhuǎn)變到高的輸出的輸入閾值電壓的增加以及對(duì)于從高轉(zhuǎn)變到低的輸出的輸入閾值電壓的減小的結(jié)果而發(fā)生。

圖61是示例緩沖器11100的示意圖，示例緩沖器11100是具有基本上對(duì)稱(chēng)的輸入滯后的邏輯門(mén)12800的實(shí)施例。

緩沖器11100連接到由電阻器11102和11104形成的滯后電阻器分壓器。滯后是反饋信號(hào)的結(jié)果。在本實(shí)施例中，緩沖器11100的輸出通過(guò)滯后電阻器分壓器反饋到輸入。因此，對(duì)于從低到高的輸出，邏輯門(mén)的輸入閾值增加，并且對(duì)于從高到低的輸出而減小。

類(lèi)似的滯后電阻器分壓器可以連接到其它邏輯門(mén)或邏輯門(mén)的組合以具有類(lèi)似的對(duì)稱(chēng)輸入滯后。對(duì)于具有多個(gè)輸入的邏輯門(mén)或組合，每個(gè)輸入可以設(shè)置有單獨(dú)的電阻器分壓器。

在一些實(shí)施例中，一個(gè)或多個(gè)耗盡型(dmode)裝置可以與增強(qiáng)型(emode)裝置組合使用。

圖62是反相器11600的示意性電路圖，反相器11600是具有耗盡型上拉裝置11624的邏輯門(mén)12800的實(shí)施例。反相器11600的其它fet是增強(qiáng)型裝置。

反相器11600包括下拉裝置fet11642、上拉裝置fet11644和控制電路系統(tǒng)，控制電路系統(tǒng)包括下拉fet11643和11622、電容器fet11626、二極管連接的fet11628、耗盡型fet11624和電阻器11645。

如圖所示，耗盡型上拉裝置11624的柵極與其源極連接。在一些實(shí)施例中，耗盡型上拉裝置11624用作通過(guò)電容器fet11626和電阻器11645驅(qū)動(dòng)fet11644的柵極為高的電流源。下拉fet11622接收到反相器11600的輸入，并有條件地通過(guò)電容器fet11626和電阻器11645將fet11644的柵極驅(qū)動(dòng)到低。

如圖所示，反相器11600的輸入驅(qū)動(dòng)下拉fet11642和11643的柵極。下拉fet11643有條件地使上拉fet11644的柵極電壓被驅(qū)動(dòng)到地。此外，下拉fet11642有條件地使反相器11600的輸出被驅(qū)動(dòng)到地。此外，根據(jù)本文其它地方討論的原理和特征，上拉fet11644使反相器11600的輸出被驅(qū)動(dòng)到vdd。

圖62的實(shí)施例是使用耗盡型fet的邏輯門(mén)的示例。本文所論述的其它邏輯門(mén)和其它邏輯門(mén)可以例如在對(duì)應(yīng)于耗盡型上拉裝置11624的示意性位置中類(lèi)似地使用一個(gè)或多個(gè)耗盡型fet。

圖63是反相器11700的示意性電路圖，反相器11700是具有耗盡型上拉裝置11744的邏輯門(mén)12800的實(shí)施例。反相器11700的其它fet是增強(qiáng)型裝置。

反相器11700包括下拉裝置fet11742、耗盡型上拉裝置fet11744、二極管連接的fet11743、并聯(lián)fet11745和驅(qū)動(dòng)并聯(lián)fet11745的柵極的并聯(lián)fet柵極驅(qū)動(dòng)電路系統(tǒng)。并聯(lián)fet柵極驅(qū)動(dòng)電路系統(tǒng)包括下拉fet11722和11723、電容器fet11726、二極管連接的fet11728、上拉fet11724和電阻器11725。并聯(lián)fet柵極驅(qū)動(dòng)電路系統(tǒng)根據(jù)具有與在本文別處討論的類(lèi)似特征的邏輯門(mén)操作。可以替換地使用具有其它特征的其它邏輯門(mén)，例如本文別處所討論的。

響應(yīng)于低輸入，反相器11700的輸出通過(guò)流過(guò)耗盡型fet11744以及由并聯(lián)fet柵極驅(qū)動(dòng)電路系統(tǒng)接通的二極管連接的fet11743和并聯(lián)fet11745的并聯(lián)連接的電流而被充電到vdd。

響應(yīng)于高輸入，反相器11700的輸出通過(guò)流過(guò)下拉fet11742的電流被驅(qū)動(dòng)到地，并且由并聯(lián)fet11745被并聯(lián)fet柵極驅(qū)動(dòng)電路系統(tǒng)關(guān)斷以及二極管連接的fet11743的閾值電壓之和大于或等于耗盡型fet11744的夾斷電壓來(lái)中斷到vdd的上拉電流路徑。

在一些實(shí)施例中，省略了二極管連接的fet11743。在這樣的實(shí)施例中，通過(guò)流過(guò)耗盡型fet11744和并聯(lián)fet11745的電流將反相器11700的輸出驅(qū)動(dòng)到vdd。

在一些實(shí)施例中，代替單個(gè)二極管連接的fet11728，多個(gè)二極管連接的fet串聯(lián)連接。

圖64是示出驅(qū)動(dòng)驅(qū)動(dòng)功率開(kāi)關(guān)裝置12650的邏輯門(mén)12600的輸出部分的示意性電路圖。邏輯門(mén)12600是參考圖45討論的邏輯門(mén)12800的實(shí)施例。邏輯門(mén)12600包括下拉fet12602、上拉fet12604和下拉fet12610。所示的fet使用基本上同時(shí)形成fet的處理技術(shù)形成在單個(gè)襯底上。

圖65示出了與圖64的電路相關(guān)聯(lián)的切換波形。

圖66是被配置為生成與輸入信號(hào)的轉(zhuǎn)變對(duì)應(yīng)的脈沖的脈沖發(fā)生器10800的示意性電路圖。脈沖發(fā)生器10800包括分別驅(qū)動(dòng)脈沖電路10806和10808的反相器10802和10804。

脈沖電路10806和10808響應(yīng)于其輸入處的低到高的轉(zhuǎn)變而生成高脈沖。響應(yīng)于低到高輸入轉(zhuǎn)換，電容器10814和10816分別將緩沖器10818和10820的輸入處的電壓上拉到高電平。緩沖器10818和10820的輸入保持高，直到電容器10814和10816上的電荷通過(guò)電阻器10810和10812放電，使得緩沖器10818和10820的輸入降低到低電平。脈沖的持續(xù)時(shí)間取決于電阻器10810和10812以及電容器10814和10816的值。

因此，脈沖發(fā)生器10800響應(yīng)于其輸入處的正轉(zhuǎn)變而生成正“導(dǎo)通脈沖”，并且響應(yīng)于其輸入處的負(fù)轉(zhuǎn)變而生成正“關(guān)閉脈沖”。

圖67是由反相器10950驅(qū)動(dòng)的脈沖發(fā)生器10900的示意性電路圖。脈沖發(fā)生器10900被配置為生成與輸入信號(hào)的轉(zhuǎn)變相對(duì)應(yīng)的脈沖。脈沖發(fā)生器具有與圖67的脈沖發(fā)生器10800類(lèi)似的特征。此外，脈沖發(fā)生器10900包括增強(qiáng)型晶體管10920和延遲元件10922。

增強(qiáng)型晶體管10920被配置為將輸入下拉到緩沖器10924。在一些實(shí)施例中，增強(qiáng)型晶體管10920確保到緩沖器10924的輸入被完全拉到地。在一些實(shí)施例中，增強(qiáng)型晶體管10920使得脈沖的結(jié)束是延遲元件10922的正轉(zhuǎn)變的結(jié)果。在這樣的實(shí)施例中，響應(yīng)于反相器10950的輸入處的負(fù)轉(zhuǎn)變而生成脈沖，并且該脈沖具有由延遲元件10922的延遲的持續(xù)時(shí)間確定的持續(xù)時(shí)間。

在一些實(shí)施例中，例如，如圖68所示，可以用具有增強(qiáng)型共源共柵晶體管11028的耗盡型晶體管11026來(lái)代替增強(qiáng)型晶體管。

本文討論的每個(gè)電路包括一個(gè)或多個(gè)發(fā)明特征。電路的各種特征可以應(yīng)用于構(gòu)想但是為了簡(jiǎn)潔起見(jiàn)未具體討論的特征的組合中的電路的其它實(shí)施例。

本文所討論的裝置的各個(gè)方面可以在其它半導(dǎo)體技術(shù)中實(shí)踐。例如，本文討論的裝置的各個(gè)方面可以在硅、鍺、砷化鎵、碳化硅、有機(jī)和其它技術(shù)中實(shí)施。

雖然已經(jīng)描述了本發(fā)明的各種實(shí)施例，但是對(duì)于本領(lǐng)域技術(shù)人員將顯而易見(jiàn)的是，在本發(fā)明的范圍內(nèi)的更多實(shí)施例和實(shí)施方式是可能的。因此，除了根據(jù)所附權(quán)利要求及其等同物之外，本發(fā)明不受限制。