本發(fā)明涉及一種芯片內(nèi)整合頻率產(chǎn)生器的充電泵，尤指應(yīng)用于觸控面板的充電泵，其將芯片的晶體管組連接于第一輸入端及其一側(cè)按照序號(hào)為奇數(shù)及序號(hào)為偶數(shù)的方式分列兩邊排列的至少三個(gè)第二輸入端，再以相同排列方式連接到封裝基板及電路板，并與頻率產(chǎn)生器連接，以使芯片內(nèi)的走線交錯(cuò)設(shè)置，且電路板的第一電路及第二電路分開設(shè)置而不會(huì)交錯(cuò)，以降低寄生電容。

背景技術(shù)：

觸控面板(touch panel)結(jié)合顯示屏幕可成為觸控屏幕，在筆記本電腦、平板計(jì)算機(jī)或智能手機(jī)的各種電子裝置中，其已普遍作為電子裝置的輸入接口，用以偵測(cè)顯示區(qū)域內(nèi)的碰觸輸入，但觸控面板的感測(cè)電路常會(huì)設(shè)置有電荷泵(charge pump)電路，用來放大輸入電壓，以產(chǎn)生高準(zhǔn)位的輸出電壓，以提高觸控面板的抗噪聲能力。

如圖4所示為現(xiàn)有的電荷泵的電路圖，其具有芯片X、封裝基板Y及電路板Z，芯片設(shè)置于封裝基板Y上，且封裝基板Y設(shè)置于電路板Z，芯片X具有晶體管組X1及其一側(cè)的頻率產(chǎn)生器X2，晶體管組X1具有七個(gè)晶體管，且芯片X一側(cè)設(shè)有九個(gè)依序排列的對(duì)正頻率產(chǎn)生器X2及各晶體管的連接端X3，兩個(gè)連接端X3對(duì)應(yīng)電性連接在頻率產(chǎn)生器X2，其他連接端X3對(duì)應(yīng)電性連接在各晶體管，封裝基板Y上設(shè)有依序排列的對(duì)正各連接端X3的接腳Y1，電路板Z上設(shè)有第一電路Z1、第二電路Z2及六個(gè)電容Z3，電路板Z上設(shè)有邏輯高準(zhǔn)位電壓/低壓電源Vdd以電性連接到 第一個(gè)晶體管對(duì)應(yīng)的連接端X3，第一電路Z1及第二電路Z2一端分別連接在對(duì)應(yīng)頻率產(chǎn)生器X2的兩個(gè)連接端X3，且第一電路Z1及第二電路Z2另一端分路對(duì)應(yīng)電性連接電容Z3后再電性連接至對(duì)應(yīng)第一個(gè)晶體管以外其他各晶體管的連接端X3，由于頻率產(chǎn)生器X2通過兩個(gè)連接端X3分別傳輸脈波信號(hào)CK及反向脈波信號(hào)CKB，但接收脈波信號(hào)及反向脈波信號(hào)的晶體管需間隔排列，所以第一電路Z1及第二電路Z2在分路后便會(huì)形成交錯(cuò)點(diǎn)Z4。

但由于第一電路Z1及第二電路Z2在分路后便會(huì)形成交錯(cuò)點(diǎn)Z4，所以電路板Z就需要多增加一層來進(jìn)行走線，如此一來，增加了電路板的復(fù)雜度與層數(shù)，使得電路板成本提高，且在電路板上，因較長(zhǎng)且較大面積的走線而帶來較大的寄生電容，不但降低充電泵的效率，還會(huì)導(dǎo)致反向頻率的互相干擾。

上述現(xiàn)有的充電泵，因具有諸多問題，此即為本案發(fā)明人與從事此行業(yè)者所亟欲改善的目標(biāo)。

技術(shù)實(shí)現(xiàn)要素：

本案發(fā)明人有鑒于上述問題，乃搜集相關(guān)資料，經(jīng)由多方評(píng)估及考慮，并以從事于此行業(yè)累積的多年經(jīng)驗(yàn)，經(jīng)由不斷試作及修改，始設(shè)計(jì)出此種芯片內(nèi)整合頻率產(chǎn)生器的充電泵。

本發(fā)明的主要目的在于，該芯片中的晶體管組以至少四個(gè)晶體管連接至輸入端組的一第一輸入端及其一側(cè)的至少三個(gè)按照序號(hào)為奇數(shù)及序號(hào)為偶數(shù)的排列方式分列兩邊排列的第二輸入端，第一個(gè)晶體管之外的其他晶體管按照序號(hào)為奇數(shù)與序號(hào)為偶數(shù)間隔狀排列的方式通過走線電性連接到分列兩側(cè)的至少三個(gè)第二輸入端，封裝基板的至少三個(gè)第二外接腳及電路板至少三個(gè)電容亦按照序號(hào)為奇數(shù)及序號(hào)為偶數(shù)排列的方式分列兩邊排列，使得序號(hào)為奇數(shù)的第二外接腳連接的第一電路及序號(hào)為偶數(shù)的第二外 接腳連接的第二電路分開設(shè)置而不會(huì)交錯(cuò)，且僅芯片內(nèi)的走線交錯(cuò)設(shè)置，便可減小第一電路、第二電路及多條走線的距離及面積，以降低寄生電容，進(jìn)而達(dá)到提升充電泵的效率及避免反向頻率互相干擾的目的。

本發(fā)明的次要目的在于芯片的頻率產(chǎn)生器位于晶體管組一側(cè)，且封裝基板的第一頻率接腳相鄰于封裝基板的奇數(shù)第二外接腳，其第一頻率接腳及序號(hào)為奇數(shù)的第二外接腳兩側(cè)分別為第二頻率接腳及各序號(hào)為偶數(shù)的第二外接腳，則電路板的第二電路便可設(shè)置于第一電路外側(cè)而讓二者不交錯(cuò)，因?yàn)榭梢宰屩辽偃齻€(gè)第二外接腳更靠近第一頻率接腳及第二頻率接腳，藉此減小第一電路及第二電路的距離及面積，以降低寄生電容。

本發(fā)明的另一目的在于芯片的頻率產(chǎn)生器設(shè)置于晶體管組下方中央處，使封裝基板的一側(cè)第一頻率接腳相鄰于各序號(hào)為奇數(shù)的第二外接腳，另一側(cè)的第二頻率接腳相鄰于各序號(hào)為偶數(shù)的第二外接腳，則電路板的第一電路及第二電路為分列兩側(cè)而不交錯(cuò)，由于第二電路不須從外側(cè)繞過第一電路，所以第一電路及第二電路布線的距離及面積就會(huì)進(jìn)一步縮小，使得寄生電容更加降低。

為了達(dá)到上述目的，本發(fā)明提供了一種芯片內(nèi)整合頻率產(chǎn)生器的充電泵，其為應(yīng)用于觸控面板的充電泵，其包括芯片、封裝基板及電路板，其中：

該芯片具有頻率產(chǎn)生器，頻率產(chǎn)生器電性連接有第一頻率端及第二頻率端，且芯片具有晶體管組，晶體管組內(nèi)具有依序排列至少四個(gè)晶體管，各晶體管分別依序電性連接至輸入端組的一第一輸入端及其一側(cè)的至少三個(gè)第二輸入端，至少三個(gè)第二輸入端按照序號(hào)為奇數(shù)及序號(hào)為偶數(shù)的順序分列兩邊排列，且序號(hào)為奇數(shù)的第二輸入端鄰近第一頻率端，序號(hào)為偶數(shù)的第二輸入端遠(yuǎn)離第一頻率端，第一個(gè)晶體管通過直線延伸的走線電性連接至第一輸入端，其他晶體管按照序號(hào)為奇數(shù)與序號(hào)為偶數(shù)間隔狀排列的 方式通過走線電性連接到分列兩側(cè)的至少三個(gè)第二輸入端，各相鄰晶體管電性連接，最后一個(gè)晶體管電性連接至負(fù)載電路，負(fù)載電路電性連接至預(yù)設(shè)觸控面板；

該封裝基板設(shè)有第一頻率接腳、第二頻率接腳及外接腳組，芯片設(shè)置于封裝基板上，且芯片的第一頻率端及第二頻率端分別電性連接至封裝基板的第一頻率接腳及第二頻率接腳，其外接腳組具有第一外接腳及其一側(cè)的至少三個(gè)第二外接腳，且至少三個(gè)第二外接腳按照序號(hào)為奇數(shù)及序號(hào)為偶數(shù)依次排列的方式分列兩邊排列，芯片的第一輸入端電性連接至第一外接腳，芯片的至少三個(gè)第二輸入端對(duì)應(yīng)電性連接到至少三個(gè)第二外接腳；

該電路板上設(shè)置有封裝基板，電路板具有電容組，其電容組的至少三個(gè)電容按照序號(hào)為奇數(shù)及序號(hào)為偶數(shù)依次排列的方式分列兩邊排列，且封裝基板的第一外接腳電性連接至電路板的邏輯高準(zhǔn)位電壓/低壓電源，分列兩邊排列的至少三個(gè)第二外接腳分別通過第一電路及第二電路相對(duì)應(yīng)電性連接至分列兩邊排列的至少三個(gè)電容，序號(hào)為奇數(shù)的各電容再通過第一電路電性連接至封裝基板的第一頻率接腳，序號(hào)為偶數(shù)的各電容通過第二電路電性連接至封裝基板的第二頻率接腳。

在本發(fā)明的一實(shí)施例中，該芯片的頻率產(chǎn)生器位于晶體管組一側(cè)，封裝基板的第一頻率接腳相鄰于封裝基板的各序號(hào)為奇數(shù)的第二外接腳，其兩側(cè)分別為第二頻率接腳及各序號(hào)為偶數(shù)的第二外接腳，電路板的第二電路位于第一電路外側(cè)而不交錯(cuò)。

在本發(fā)明的一實(shí)施例中，該芯片的頻率產(chǎn)生器設(shè)置位于晶體管組下方中央處，封裝基板的一側(cè)第一頻率接腳相鄰于各序號(hào)為奇數(shù)的第二外接腳，另一側(cè)的第二頻率接腳相鄰于各序號(hào)為偶數(shù)的第二外接腳，電路板的第一電路及第二電路分列兩側(cè)而不交錯(cuò)。

在本發(fā)明的一實(shí)施例中，該芯片中的晶體管組的各晶體管的汲極分別 電性連接至閘極，且汲極與閘極的連接處分別依序電性連接至輸入端組的一第一輸入端及其一側(cè)的至少三個(gè)第二輸入端，各晶體管的源極電性連接于相鄰晶體管的汲極與閘極的連接處，最后一個(gè)晶體管的源極電性連接至負(fù)載電路。

在本發(fā)明的一實(shí)施例中，該芯片的頻率產(chǎn)生器產(chǎn)生脈波信號(hào)至第一頻率端及產(chǎn)生反向脈波信號(hào)至第二頻率端。

在本發(fā)明的一實(shí)施例中，該芯片的頻率產(chǎn)生器產(chǎn)生反向脈波信號(hào)至第一頻率端及產(chǎn)生脈波信號(hào)至第二頻率端。

在本發(fā)明的一實(shí)施例中，該芯片中的晶體管組的最后一個(gè)晶體管電性連接至輸出端，封裝基板具有電性連接于輸出端的傳輸接腳，電路板上設(shè)有電性連接于傳輸接腳的儲(chǔ)存電路，儲(chǔ)存電路具有電性連接于傳輸接腳的外部電容，外部電容的另一端接地。

附圖說明

圖1為本發(fā)明較佳實(shí)施例的電路圖；

圖2為本發(fā)明另一較佳實(shí)施例的電路圖；

圖3為另一較佳實(shí)施例的電路圖；

圖4為現(xiàn)有的電路圖。

附圖標(biāo)記說明：1-芯片；11-頻率產(chǎn)生器；12-第一頻率端；13-第二頻率端；14-晶體管組；15-輸入端組；151-第一輸入端；152-第二輸入端；16-負(fù)載電路；17-輸出端；18-走線；2-封裝基板；21-第一頻率接腳；22-第二頻率接腳；23-外接腳組；231-第一外接腳；232-第二外接腳；24-傳輸接腳；3-電路板；31-電容組；32-第一電路；33-第二電路；34-儲(chǔ)存電路；4-觸控面板；CK-脈波信號(hào)；CKB-反向脈波信號(hào)；C1～C6-電容；Cext-外部電容；I1～I(xiàn)6-輸入端；M1～M7-晶體管；O1～O6-外接腳；Vdd-邏輯高準(zhǔn)位電壓 /低壓電源；X-芯片；X1-晶體管組；X2-頻率產(chǎn)生器；X3-連接端；Y-封裝基板；Y1-接腳；Z-電路板；Z1-第一電路；Z2-第二電路；Z3-電容；Z4-交錯(cuò)點(diǎn)。

具體實(shí)施方式

為了達(dá)到上述目的及功效，本發(fā)明所采用的技術(shù)手段及其構(gòu)造，茲繪圖就本發(fā)明的較佳實(shí)施例詳加說明其特征與功能如下。

如圖1所示，由圖中可以清楚看出，其包括芯片1、封裝基板2及電路板3，其中：

該芯片1具有頻率產(chǎn)生器11，頻率產(chǎn)生器11電性連接有第一頻率端12及第二頻率端13，并通過該頻率產(chǎn)生器11分別產(chǎn)生脈波信號(hào)CK及反向脈波信號(hào)CKB至第一頻率端12及第二頻率端13，且芯片1具有晶體管組14，晶體管組14內(nèi)具有依序排列的至少四個(gè)晶體管(M1～M4，下方以四個(gè)晶體管舉例進(jìn)行說明，但不以此為限)，各晶體管的汲極各別電性連接至閘極，且汲極與閘極的連接處分別依序電性連接至輸入端組15的一第一輸入端151及其一側(cè)的至少三個(gè)第二輸入端152(I1～I(xiàn)3)，至少三個(gè)第二輸入端152(I1～I(xiàn)3)按照序號(hào)為奇數(shù)及序號(hào)為偶數(shù)的順序分列兩邊排列(I1及I3位于同一側(cè)，I2位于另一側(cè))，且序號(hào)為奇數(shù)的第二輸入端152鄰近第一頻率端12，序號(hào)為偶數(shù)的第二輸入端152為遠(yuǎn)離第一頻率端12，第一個(gè)晶體管(M1)通過直線延伸的走線18電性連接至第一輸入端151，其他晶體管(M2～M4)按照序號(hào)為奇數(shù)與序號(hào)為偶數(shù)的間隔狀通過走線18電性連接到分列兩側(cè)的至少三個(gè)第二輸入端152(I1～I(xiàn)3)，故走線18便會(huì)利用芯片1的多個(gè)金屬層進(jìn)行交錯(cuò)設(shè)置，另將各相鄰晶體管電性連接(晶體管M1至晶體管M3的源極分別依序電性連接于晶體管M2至晶體管M4的汲極與閘極的連接處)，最后一個(gè)晶體管(M4)的源極則電性連接至負(fù)載電路16及輸出端17，負(fù)載電路16為電性連接至預(yù)設(shè)觸控面板4， 該負(fù)載電路16可為一用以為觸控面板4提供觸動(dòng)信號(hào)的驅(qū)動(dòng)電路。

該封裝基板2設(shè)有第一頻率接腳21、第二頻率接腳22、外接腳組23及一傳輸接腳24，芯片1設(shè)置于封裝基板2上，且芯片1的第一頻率端12及第二頻率端13分別電性連接至封裝基板2的第一頻率接腳21及第二頻率接腳22，其外接腳組23具有第一外接腳231及其一側(cè)的至少三個(gè)第二外接腳232(O1－O3)，且至少三個(gè)第二外接腳232(O1－O3)按照序號(hào)為奇數(shù)及序號(hào)為偶數(shù)的順序分列兩邊排列(O1及O3位于同一側(cè)，O2位于另一側(cè))，芯片1的第一輸入端151電性連接至第一外接腳231，芯片1的至少三個(gè)第二輸入端152(I1～I(xiàn)3)則對(duì)應(yīng)電性連接到至少三個(gè)第二外接腳232(O1－O3)，傳輸接腳24則電性連接于輸出端17。

該電路板3上設(shè)置有封裝基板2，電路板3則具有電容組31，其電容組31的至少三個(gè)電容(C1－C3)按照序號(hào)為奇數(shù)及序號(hào)為偶數(shù)的順序分列兩邊排列(C1及C3位于同一側(cè)，C2位于另一側(cè))，且封裝基板2的第一外接腳231電性連接至電路板3的邏輯高準(zhǔn)位電壓/低壓電源Vdd，分列兩邊排列的至少三個(gè)第二外接腳232(O1－O3)則分別通過第一電路32及第二電路33相對(duì)應(yīng)電性連接至分列兩邊排列的至少三個(gè)電容(C1－C3)，序號(hào)為奇數(shù)的各電容(C1、C3)再通過第一電路32電性連接至封裝基板2的第一頻率接腳21，而序號(hào)為偶數(shù)的各電容(C2)通過第二電路33電性連接至封裝基板2的第二頻率接腳22，電路板3上設(shè)有電性連接于傳輸接腳24的儲(chǔ)存電路34，儲(chǔ)存電路34具有電性連接于傳輸接腳24的外部電容Cext，外部電容Cext的另一端接地。

此外，芯片1的頻率產(chǎn)生器11可產(chǎn)生脈波信號(hào)至第一頻率端12及反向脈波信號(hào)至第二頻率端13，其頻率產(chǎn)生器11亦可產(chǎn)生反向脈波信號(hào)至第一頻率端12及脈波信號(hào)至第二頻率端13，可根據(jù)設(shè)計(jì)需求更換產(chǎn)生脈波信號(hào)及反向脈波信號(hào)后傳輸?shù)念l率端，上述簡(jiǎn)易修飾及等效結(jié)構(gòu)變化， 均應(yīng)同理包含于本發(fā)明的保護(hù)范圍內(nèi)，合予陳明。

本發(fā)明主要是利用芯片1內(nèi)部原本就具有的多個(gè)金屬層，讓第一個(gè)晶體管之外的其他晶體管(M2～M4)按照序號(hào)為奇數(shù)與序號(hào)為偶數(shù)的順序分別通過走線18連接于兩側(cè)的至少三個(gè)第二輸入端152(I1～I(xiàn)3)時(shí)，走線18便會(huì)利用芯片1的多個(gè)金屬層進(jìn)行交錯(cuò)設(shè)置，而連接位置變換后，至少三個(gè)第二輸入端152(I1～I(xiàn)3)、至少三個(gè)第二外接腳232(O1－O3)皆按照序號(hào)為奇數(shù)及序號(hào)為偶數(shù)分列兩邊排列，所以便可通過直線狀電路連接，分列兩邊排列的至少三個(gè)第二外接腳232(O1－O3)則分別通過第一電路32電性連接至封裝基板2的第一頻率接腳21及通過第二電路33電性連接至封裝基板2的第二頻率接腳22，所以實(shí)際設(shè)置時(shí)序號(hào)為奇數(shù)的各第二外接腳232為通過第一電路32電性連接至序號(hào)為奇數(shù)的各電容及第一頻率接腳21，而序號(hào)為偶數(shù)的各第二外接腳232為通過第二電路33電性連接至序號(hào)為偶數(shù)的各電容及第二頻率接腳22，因?yàn)閷⑿蛱?hào)為奇數(shù)及序號(hào)為偶數(shù)的相關(guān)組件分列兩側(cè)，且序號(hào)為奇數(shù)的相關(guān)組件相鄰于第一頻率接腳21，頻率產(chǎn)生器11的第一頻率端12及第二頻率端13分別產(chǎn)生脈波信號(hào)及反向脈波信號(hào)，所以在電路板3上的第一電路32及第二電路33便可分開設(shè)置而不會(huì)交錯(cuò)，而交錯(cuò)處的走線18位于芯片1內(nèi)，所以通過寄生電容的公式：

C＝ε/d＊W＊L

其中，W為導(dǎo)線寬度(米；M)，L為導(dǎo)線長(zhǎng)度(米；M)，d為距離(米；M)，ε為介電系數(shù)(法拉/米；F/M)。

可以得知電路板3的W約為0.1～0.3毫米(MM)，L約為數(shù)公分(CM)，ε約4F/M，d約為0.1毫米(MM)，芯片1的W約為0.1微米(μM)，L約為數(shù)百μM，ε依制程不同約為1～5F/M，d約為數(shù)千因此對(duì)比之下就可以清楚得知，本發(fā)明利用芯片1 內(nèi)的多條走線18交錯(cuò)減小了多條走線18的距離及面積，且電路板3的第一電路32及第二電路33也減小了距離及面積，便可讓產(chǎn)生的寄生電容降低數(shù)百倍，不僅可提升充電泵的效率，還可以避免產(chǎn)生反向頻率互相干擾的問題。

此外，如圖1、圖2、圖3所示，由圖中可以清楚看出，該芯片1的頻率產(chǎn)生器11可位于晶體管組14一側(cè)，使第一頻率接腳21相鄰于各序號(hào)為奇數(shù)的第二外接腳232，其兩側(cè)分別為第二頻率接腳22及各序號(hào)為偶數(shù)的第二外接腳232，則第二電路33位于第一電路32外側(cè)而不交錯(cuò)；此外，亦可將頻率產(chǎn)生器11設(shè)置位于晶體管組14下方中央處，使一側(cè)第一頻率接腳21相鄰于各序號(hào)為奇數(shù)的第二外接腳232，另一側(cè)的第二頻率接腳22相鄰于各序號(hào)為偶數(shù)的第二外接腳232，則第一電路32及第二電路33便會(huì)分列兩側(cè)而不交錯(cuò)，且因?yàn)榈诙娐?3不須從外側(cè)繞過第一電路32，所以第一電路32及第二電路33布線的距離及面積就會(huì)再次縮小，使得寄生電容更為降低以及避免反向頻率互相干擾，上述簡(jiǎn)易修飾及等效結(jié)構(gòu)變化，均應(yīng)同理包含于本發(fā)明的保護(hù)圍內(nèi)，合予陳明。

另，如圖1、圖2、圖3所示，由圖中可以清楚看出，該芯片1中的晶體管組14內(nèi)具有依序排列的七個(gè)晶體管(M1～M7)，各晶體管的汲極與閘極的連接處分別依序電性連接至輸入端組15的一第一輸入端151及其一側(cè)的六個(gè)第二輸入端152(I1～I(xiàn)6)，六個(gè)第二輸入端152(I1～I(xiàn)6)安裝序號(hào)為奇數(shù)及序號(hào)為偶數(shù)的順序分列兩邊排列(I1、I3及I5位于同一側(cè)，I2、I4及I6位于另一側(cè))，上述簡(jiǎn)易修飾及等效結(jié)構(gòu)變化，均應(yīng)同理包含于本創(chuàng)作的保護(hù)范圍內(nèi)，合予陳明。

故，本發(fā)明為主要針對(duì)芯片內(nèi)整合頻率產(chǎn)生器的充電泵，其包括芯片1、封裝基板2及電路板3，芯片1的頻率產(chǎn)生器11連接有第一頻率端12及第二頻率端13、晶體管組14的至少四個(gè)晶體管利用走線18電性連接至 輸入端組15的一第一輸入端151及其一側(cè)按照序號(hào)為奇數(shù)及序號(hào)為偶數(shù)的順序分列兩邊排列的至少三個(gè)第二輸入端152，至少三個(gè)第二輸入端152連接的走線18具有交錯(cuò)處，封裝基板2以第一頻率接腳21及第二頻率接腳22分別電性連接芯片1的第一頻率端12及第二頻率端13，且封裝基板2的外接腳組23具有電性連接第一輸入端151的第一外接腳231及其一側(cè)按照序號(hào)為奇數(shù)及序號(hào)為偶數(shù)的順序分列兩邊排列以對(duì)應(yīng)電性連接到各第二外接腳232的至少三個(gè)第二外接腳232，電路板3則以Vdd邏輯高準(zhǔn)位電壓/低壓電源電性連接至第一外接腳231，分列兩邊排列的至少三個(gè)第二外接腳232(O1－O3)則分別通過第一電路32及第二電路33相對(duì)應(yīng)電性連接至分列兩邊排列的至少三個(gè)電容后再電性連接至封裝基板2的第一頻率接腳21及第二頻率接腳22，藉此，讓芯片1內(nèi)的走線18交錯(cuò)設(shè)置，從而可讓電路板3的第一電路32及第二電路33分開設(shè)置而不會(huì)交錯(cuò)，以縮小芯片1內(nèi)的多條走線18、電路板3的第一電路32及第二電路33布線的距離及面積，便可降低寄生電容進(jìn)而減少電路互相干擾，但是，以上所述僅為本發(fā)明的較佳實(shí)施例而已，非因此即局限本發(fā)明的實(shí)施范圍，故舉凡運(yùn)用本發(fā)明說明書及圖式內(nèi)容所為的簡(jiǎn)易修飾及等效結(jié)構(gòu)變化，均應(yīng)同理包含于本發(fā)明的保護(hù)范圍內(nèi)，合予陳明。