本發(fā)明涉及電路保護領(lǐng)域，具體而言，本發(fā)明涉及一種過壓保護電路。

背景技術(shù)：

通常直流電子設(shè)備常采用直流電壓3.3V，1.5V，5V，12V，理想狀態(tài)下，電壓越穩(wěn)定，則負載設(shè)備工作越穩(wěn)定。而實際電路中，電路會受到干擾，例如電線老化造成電路短路而造成輸出電壓急劇升高的情況，而過高的電壓直接影響電路性能，燒壞負載，造成安全隱患甚至財產(chǎn)損失。尤其隨著電路集成化程度越來越高的今天，電子芯片對電壓的變化尤其敏感，過高的電壓會使芯片燒壞。目前通常的做法是對瞬態(tài)的電壓變化采用TVS二極管限幅，對緩慢的過電壓用電源芯片保護，一方面是TVS管的限幅精度較低，另一方面是電源芯片的價格成本較高。

一般地，采用分立元件組成過壓保護電路的方法可以保護電路，現(xiàn)有技術(shù)中提供的方案節(jié)點較多且結(jié)構(gòu)復(fù)雜，過多的節(jié)點不但增大電路成本、增加電路功耗，而且增加電路的風險，造成巨大安全隱患。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的旨在提供一種過壓保護電路。旨在解決采用分立元件設(shè)計的保護電路節(jié)點多、功耗大、結(jié)構(gòu)復(fù)雜的問題。本發(fā)明提供的電路輸入輸出電源紋波、輸入電壓防護指標均能滿足需求。

為了實現(xiàn)上述目的，本發(fā)明提供以下技術(shù)方案：

一種過壓保護電路，其連接于電源供電通路上，包括連接在電源輸入端并用于降低輸入電源紋波和噪聲的第一濾波電路、連接在輸出端并用于降低輸出電源紋波和噪聲的第二濾波電路、連接在第一濾波電路和第二濾波電路之間并用于過壓保護的過壓控制電路、以及與過壓控制電路連接并用于控制電路正常工作時輸出電壓狀態(tài)的開關(guān)電路；所述第一濾波電路的第一端連接電源輸入端，所述第一濾波電路的第二端連接所述過壓控制電路的第一端；所述過壓控制電路的第二端連接所述第二濾波電路的第一端，所述過壓控制電路的第三端連接所述開關(guān)電路的第一端；所述開關(guān)電路的第二端接地；所述第二濾波電路的第二端連接電源輸出端。

具體地，所述第一濾波電路包括第一電容、第二電容、第三電容，以及第一電阻；所述第一電容的第一端連接所述電源輸入端，第二端接地；所述第二電容的第一端連接所述電源輸入端，其第二端接地；所述第一電阻的第一端連接所述電源輸入端，第二端連接所述第三電容的第一端；所述第三電容的第二端接地。所述第一濾波電路用于降低輸入電源的紋波及噪聲干擾，增強輸入電源的瞬態(tài)干擾能力。

具體地，所述過壓控制電路包括：用于在電壓過高時切斷電壓輸出的截止模塊、用于鉗位輸入電壓的鉗位模塊、用于減緩電流瞬變及降低PMOS管(Positive channel Metal Oxide Semiconductor，P溝道金屬氧化物半導體)源極、漏極導通時輸出電流的RC網(wǎng)絡(luò)、以及與所述開關(guān)電路連接并用于上拉電壓的調(diào)整模塊。

優(yōu)選地，所述截止模塊包括：用于在電壓過高時切斷電壓輸出的PMOS管，以及連接在所述PMOS管源極和柵極之間并用于在電壓過高時拉高PMOS管柵極電壓的PNP三極管；所述PMOS管的源極為所述過壓控制電路的第一端，其連接所述第一濾波電路的第二端；所述PMOS管的漏極為所述過壓控制電路的第二端，其連接所述第二濾波電路的第一端；所述PMOS管的柵極連接所述PNP三極管的集電極；所述PNP三極管的基極經(jīng)所述鉗位模塊連接至所述第一濾波電路的第二端；所述PNP三極管的發(fā)射極連接所述PMOS管的源極；所述PNP三極管在輸入電壓過高時拉高所述PMOS管柵極電壓，從而PMOS管在輸入電源的電壓過高時截止，從而保證負載設(shè)備的安全。

優(yōu)選地，所述鉗位模塊連接在所述PNP三極管基極與所述第一濾波電路之間，其包括第三電阻、第四電阻和穩(wěn)壓二極管；所述第四電阻的第一端連接所述第一濾波電路的第二端，所述第四電阻的第二端連接所述第三電阻的第一端；所述第三電阻的第二端連接所述PNP三極管的基極；所述穩(wěn)壓二極管的第一端連接所述第四電阻的第二端，所述穩(wěn)壓二極管的第二端通過所述調(diào)整模塊連接至所述PMOS管的柵極。

優(yōu)選地，所述RC網(wǎng)絡(luò)連接在所述PMOS管源極和柵極之間，其包括第二電阻和第四電容；所述第二電阻的第一端連接PMOS管的源極，所述第二電阻的第二端連接PMOS管的柵極；所述第四電容并聯(lián)于所述第二電阻兩端，所述第四電容的第一端連接PMOS管的源極，其第二端連接PMOS管的柵極。

優(yōu)選地，所述調(diào)整模塊包括連接在所述PMOS管柵極的用于拉高所述PMOS管柵極電壓的第五電阻；所述第五電阻的第一端連接所述PMOS管的柵極；所述第五電阻的第二端為所述過壓控制電路的第三端，其連接所述開關(guān)電路的第一端。

具體地，所述第二濾波電路包括第五電容、第六電容、第七電容；所述第五電容的第一端連接所述過壓控制電路的第二端，第二端接地；所述第六電容的第一端連接所述過壓控制電路的第二端，第二端接地；所述第七電容為極性電容，其正極連接所述過壓控制電路的第二端，負極接地。

具體地，所述開關(guān)電路包括用于在電路正常工作時，控制輸出端電壓的開關(guān)，所述開關(guān)的第一端連接所述過壓控制電路的第三端，第二端接地。

優(yōu)選地，所述開關(guān)為按鈕開關(guān)或閘刀開關(guān)。所述開關(guān)電路與所述過壓控制電路第三端連接，電路正常工作時，閉合開關(guān)使得PMOS管導通，斷開開關(guān)時使得PMOS管截止。

相對于現(xiàn)有技術(shù)，本發(fā)明具有如下有益效果：

本發(fā)明的過壓保護電路中，利用開關(guān)電路控制電路正常工作時輸出電壓的狀態(tài)，當開關(guān)閉合時，過壓保護電路正常工作，其能夠保證電源輸出端的電壓不超過預(yù)設(shè)的電壓值，從而保證接在電源輸出端的負載正常工作；當開關(guān)斷開時，PMOS管為截止狀態(tài)，從而使得輸出端的電壓輸出基本為0。本發(fā)明利用過壓控制電路對接在電源輸出端的負載進行保護，當輸入電壓過高時，所述過壓控制電路的P型PMOS管為截止狀態(tài)，使得當電壓過高時，電壓的輸出幾乎為0，因而保證負載設(shè)備的安全，保護器件不受損害。另外，本發(fā)明還提供了兩個濾波電路，其能夠降低輸入電源、輸出電源的紋波和噪聲。本發(fā)明中，使用過壓控制電路對電源電路保護，電路成本低，結(jié)構(gòu)簡潔，可操作性強。

本發(fā)明附加的方面和優(yōu)點將在下面的描述中部分給出，這些將從下面的描述中變得明顯，或通過本發(fā)明的實踐了解到。

附圖說明

為了更清楚地說明本發(fā)明實施例中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域的普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明實施例提供的一種過壓保護電路的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實施例提供的第一濾波電路結(jié)構(gòu)示意圖；

圖3為本發(fā)明實施例提供的過壓控制電路結(jié)構(gòu)示意圖；

圖4為本發(fā)明實施例提供的第二濾波電路結(jié)構(gòu)示意圖；

圖5為本發(fā)明實施例提供的一種過壓保護電路的結(jié)構(gòu)示意圖。

具體實施方式

下面詳細描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對本發(fā)明的限制。

在本發(fā)明的第一個實施例中，如圖1所示，所述過壓保護電路用于電源供電通路上，保護電源輸出端的負載，保證其正常工作。

所述過壓保護電路包括連接在電源輸入端并用于降低輸入電源紋波和噪聲的第一濾波電路200、連接在輸出端并用于降低輸出電源紋波和噪聲的第二濾波電路300、連接在第一濾波電路200和第二濾波電路300之間并用于過壓保護的過壓控制電路100、以及與過壓控制電路100連接并用于控制電路正常工作時輸出電壓狀態(tài)的開關(guān)電路400。

其中，所述第一濾波電路200的第一端連接電源輸入端，所述第一濾波電路200的第二端連接所述過壓控制電路100的第一端。所述過壓控制電路100的第二端連接所述第二濾波電路300的第一端，所述過壓控制電路100的第三端連接所述開關(guān)電路400的第一端。所述開關(guān)電路400的第二端接地。所述第二濾波電路300的第二端連接電源輸出端。在使用本發(fā)明的過壓保護電路時，在電源輸入端接入電源，在電源輸出端接入負載，由于本發(fā)明的保護作用，使得輸出電壓始終工作在預(yù)設(shè)電壓值以下，從而保證連接在電源輸出端的負載設(shè)備正常工作。

優(yōu)選地，本發(fā)明應(yīng)用在使用直流電壓的電子設(shè)備中。

所述第一濾波電路200用于降低輸入電源的紋波及噪聲干擾，增強輸入電源的瞬態(tài)干擾能力，在輸入端接入三個濾波電容有利于進一步對輸入信號進行濾波，從而降低輸入電源的紋波及噪聲干擾。

具體地，在本發(fā)明的一個實施例中，如圖2所示，所述第一濾波電路200包括第一電容C1、第二電容C2、第三電容C3，以及第一電阻R1；所述第一電容C1的第一端連接所述電源輸入端，第二端接地；所述第二電容C2的第一端連接所述電源輸入端，其第二端接地；所述第一電阻R1的第一端連接所述電源輸入端，第二端連接所述第三電容C3的第一端；所述第三電容C3的第二端接地。

具體地，在本發(fā)明的另一個實施例中，如圖3所示，所述過壓控制電路包括：用于在電壓過高時切斷電壓輸出的截止模塊101、用于鉗位輸入電壓的鉗位模塊102、用于減緩電流瞬變的RC網(wǎng)絡(luò)103、以及與所述開關(guān)電路連接并用于拉高電壓的調(diào)整模塊104。

所述的截止模塊101包括：用于在電壓過高時切斷電壓輸出的PMOS管VM1，以及連接在所述PMOS管VM1源極和柵極之間并用于在輸入電壓過高時拉高PMOS管VM1柵極電壓的PNP三極管VT1。

所述PMOS管VM1的源極為所述過壓控制電路的第一端，其連接到所述第一濾波電路200的第二端；所述PMOS管VM1的漏極為所述過壓控制電路的第二端，其連接到所述第二濾波電路300的第一端；所述PMOS管VM1的柵極連接所述PNP三極管VT1的集電極。

所述PNP三極管VT1的基極經(jīng)鉗位模塊102連接至所述第一濾波電路200的第二端；所述PNP三極管VT1的發(fā)射極連接所述PMOS管VM1的源極，以使所述PNP三極管VT1在電壓過高時拉高所述PMOS管VM1柵極電壓，進而使得PMOS管VM1在輸入電源的電壓過高時截止，從而保證負載設(shè)備的安全。

優(yōu)選地，所述PMOS管VM1為開關(guān)晶體管，所述開關(guān)晶體管為P型金屬氧化物半導體PMOS管VM1。所述過壓控制電路100根據(jù)所述電源輸入端的電壓控制輸出電壓的狀態(tài)，當輸入端電壓過高時，PMOS管VM1截止，從而達到保護輸出端所接入負載的安全。

優(yōu)選地，PNP三極管VT1為P型PNP型三極管，其能夠在輸入電源過高時，拉高所述PMOS管VM1柵極電壓，從而使得PMOS管VM1在電壓過高時截止，進而保護負載設(shè)備的安全。

具體地，本發(fā)明的一個實施例中，所述鉗位模塊102連接在所述PNP三極管VT1基極與所述第一濾波電路200之間，其包括第三電阻R3、第四電阻R4和穩(wěn)壓二極管D1。

所述第四電阻R4的第一端連接所述第一濾波電路200的第二端，所述第四電阻R4的第二端連接所述第三電阻R3的第一端；所述第三電阻R3的第二端連接所述PNP三極管VT1的基極；所述穩(wěn)壓二極管D1的第一端連接所述第四電阻R4的第二端，所述穩(wěn)壓二極管D1的第二端通過所述調(diào)整模塊104連接至所述PMOS管VM1的柵極。所述發(fā)明穩(wěn)壓二極管D1在輸入電壓過高時，能夠使第三電阻R3與第四電阻R4連接處的電壓鉗位在一個固定值。其中，所述第三電阻R3可以限制流入穩(wěn)壓二極管D1的電流，以達到保護穩(wěn)壓二極管D1目的。在本實施例中，過壓控制電路100的開關(guān)狀態(tài)由電源輸入端的電壓控制，當電源輸入端的電壓大于穩(wěn)壓二極管D1的鉗位電壓時，過壓控制電路100的狀態(tài)為斷開狀態(tài)；當電源輸入端的電壓小于穩(wěn)壓二極管D1的鉗位電壓時，過壓控制電路100的狀態(tài)為閉合狀態(tài)。

第四電阻R4的大小影響PNP三極管VT1的狀態(tài)，當?shù)谒碾娮鑂4過大時，PNP三極管VT1將始終處于關(guān)閉狀態(tài)。一般地，第四電阻R4的大小不大于10KΩ。而第三電阻R3的阻值不能過大，過大將導致PNP三極管VT1會一直處于關(guān)閉狀態(tài)，輸入電壓異常時，PNP三極管VT1無法打開，進而無法實現(xiàn)保護的功能。

在本發(fā)明的一個優(yōu)選實施例中，第四電阻R4的阻值為4.7KΩ，起到限流作用保護穩(wěn)壓二極管D1，第三電阻R3的阻值為1K歐姆，第二電阻R2的阻值為100KΩ。

在本發(fā)明另一個實施例中，穩(wěn)壓二極管D1的嵌位電壓值為5.1V，可以根據(jù)需求改變穩(wěn)壓二極管D1的參數(shù)，以實現(xiàn)不同電壓的過壓保護。

具體地，在本發(fā)明的一個實施例中，所述RC網(wǎng)絡(luò)103連接在所述PMOS管VM1源極和柵極之間，其包括第二電阻R2和第四電容C4。所述第二電阻R2的第一端連接PMOS管VM1的源極，所述第二電阻R2的第二端連接PMOS管VM1的柵極；所述第四電容R4并聯(lián)于所述第二電阻R2兩端，所述第四電容C4的第一端連接PMOS管VM1的源極，其第二端連接PMOS管VM1的柵極。本發(fā)明使過壓控制電路100的第一端電壓緩慢變化。正常工作時，由于RC網(wǎng)絡(luò)的緩沖作用，當斷開開關(guān)電路400時，PMOS管VM1的柵極電壓會緩慢增大，達到保護PMOS管VM1的目的，另外，該RC網(wǎng)絡(luò)103也能夠降低PMOS管VM1源極、漏極導通時輸出電流。第二電阻R2的阻值不能過小，在本發(fā)明的另一個實施例中，所述第二電阻R2的阻值為100KΩ。

具體地，所述調(diào)整模塊104包括連接在所述PMOS管VM1柵極的用于拉高所述PMOS管柵極VM1電壓的第五電阻R5。所述第五電阻R5的第一端連接所述PMOS管VM1的柵極；所述第五電阻R5的第二端為所述過壓控制電路100的第三端，其連接所述開關(guān)電路400的第一端。

所述第五電阻R5置于PMOS管VM1柵極與開關(guān)電路400之間，用于拉高PMOS管VM1柵極處的電壓。在本發(fā)明一個實施例中，PMOS管VM1導通的門限電壓范圍是-1.25V～-0.75V，當輸入電壓大于穩(wěn)壓二極管D1的穩(wěn)定電壓時，PNP三極管VT1導通，使得PMOS管VM1源極和柵極之間的壓差變小，達不到PMOS管VM1導通的門限電壓，所以PMOS管VM1不導通，結(jié)合第五電阻R5的上拉作用，PMOS管VM1截止，進而切斷輸出電壓，達到保護后端負載設(shè)備的目的。優(yōu)選地，第五電阻R5的大小不小于1KΩ，優(yōu)選地，R5阻值為1KΩ。如圖4所示，所述第二濾波電路300，能較大改善輸出電壓的紋波及噪聲，其包括相互并聯(lián)的第五電容C5、第六電容C6和第七電容C7。具體地，所述第五電容C5的第一端連接所述過壓控制電路100的第二端，第二端接地；所述第六電容C6的第一端連接所述過壓控制電路100的第二端，第二端接地。所述第七電容C7為極性電容，其正極連接所述過壓控制電路100的第二端，負極接地。

具體地，如圖5所示，所述開關(guān)電路400用于在電路正常工作時，其包括控制輸出端電壓的按鈕開關(guān)S1，所述按鈕開關(guān)S1的第一端連接過壓控制電路100的第三端，第二端接地。當按鈕開關(guān)S1閉合時，可在所述電源輸出端獲得輸出電壓；當按鈕開關(guān)S1斷開時，PMOS管VM1截止而切斷輸出。

在本發(fā)明另一個實施例中，所述開關(guān)S1為閘刀開關(guān)。

以上所述僅是本發(fā)明的部分實施方式，應(yīng)當指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應(yīng)視為本發(fā)明的保護范圍。