本實用新型實施例涉及用于控制電荷泵電路的裝置。

背景技術(shù)：

電荷泵是一種直流到直流的轉(zhuǎn)換器，其使用電容器作為儲能元件，以產(chǎn)生一個更高或更低電壓的電源。

在某些情況下，高電壓由外部電源產(chǎn)生，其可以在例如1.55伏的低值和例如3.6伏的高值之間變化。因此，電荷泵電路被設(shè)計成具有從電源電壓的最低值產(chǎn)生高電壓的能力。

然而，這會造成從電源電壓的高值獲得的穩(wěn)定電壓的波動的結(jié)果。

事實上，這就需要以極高速運行的調(diào)節(jié)功能以便確保由電荷泵電路從高電源電壓值傳送的高壓水平的合理的波動，同時確保最小的靜態(tài)功耗。

然而，電荷泵控制電路的傳統(tǒng)結(jié)構(gòu)不允許快速調(diào)節(jié)(以便最小化電荷泵輸出處的穩(wěn)定電壓的波動)和低功耗兩者。

對于例如如圖1示出的一種用于控制電荷泵電路的設(shè)備的結(jié)構(gòu)的類型就是這種情況。

更準確地說，在現(xiàn)有技術(shù)的這種結(jié)構(gòu)中，由電荷泵電路傳送的輸出電壓Vpump經(jīng)由分壓器橋6和靜態(tài)比較器7回送到邏輯門2(通常為與門)的輸入，該靜態(tài)比較器將電壓Vpump/K與參考電壓VREF進行比較。比較器的輸出信號STOPPH在邏輯門2中與振蕩器1傳送的時鐘信號Clock相結(jié)合。與門2的輸出信號，表示為GCLK，然后在傳統(tǒng)的整形電路3中被整形，以便傳送電荷泵電路4的控制信號PUMPH。

在這樣一種結(jié)構(gòu)中，調(diào)節(jié)是基于調(diào)節(jié)信號STOPPH和時鐘信號Clock之間的路徑的。進一步地，調(diào)節(jié)一定要快以避免在調(diào)節(jié)回路中的延遲，該延遲會引起輸出電壓Vpump的尖峰脈沖。

然而，在這種情況下，比較器7是靜態(tài)比較器，在其中其連續(xù)地執(zhí)行電壓Vpump/K與參考電壓VREF之間的比較。

然而，高速比較器與低功耗要求是不兼容的。

技術(shù)實現(xiàn)要素：

本實用新型的實施方法和實施例涉及一個或多個電荷泵電路的控制。本實用新型特別適用于，但不限于，在非易失性存儲器中執(zhí)行的操作(讀取、編程和擦除)，尤其是板上閃存存儲器，其需要由一個或多個電荷泵電路產(chǎn)生的高電壓。

本實用新型的實施例提供電荷泵控制，其提供快速調(diào)節(jié)和通常遠低于1微安的低電流消耗，例如幾百毫微安。

本公開的一個方面提供了一種用于控制電荷泵電路的裝置，包括：第一輸入，所述第一輸入被配置為接收來自所述電荷泵電路的輸出的第一信號；第二輸入，所述第二輸入被配置為接收參考信號；第三輸入，所述第三輸入被配置為接收時鐘信號；以及控制電路，所述控制電路被配置為生成用于控制所述電荷泵電路的信號，所述控制電路包括比較模塊，所述比較模塊被配置為與來自所述時鐘信號的定時信號同步地執(zhí)行所述參考信號和所述第一信號的比較。

在一些實施例中，所述比較模塊包括比較級和耦合到所述比較級的鎖存器。

在一些實施例中，所述控制電路被配置為與所述定時信號的第一邊沿同步地將所述鎖存器的狀態(tài)初始化到初始狀態(tài)，以及與所述定時信號的第二邊沿同步地激活所述比較級。

在一些實施例中，所述裝置進一步包括取決于所述比較的結(jié)果修改所述鎖存器的所述狀態(tài)。

在一些實施例中，所述控制電路包括檢測單元，所述檢測單元被配置為檢測所述時鐘信號的邊沿以及傳送所述定時信號。

在一些實施例中，所述比較模塊包括鎖存器，并且其中所述檢測單元包括單穩(wěn)態(tài)觸發(fā)器，所述單穩(wěn)態(tài)觸發(fā)器被配置為在所述時鐘信號的每個邊沿處傳送所述定時信號的脈沖，每個脈沖均具有被選擇以允許所述鎖存器的狀態(tài)的可能的切換的持續(xù)時間。

在一些實施例中，所述控制電路包括計數(shù)觸發(fā)器，所述計數(shù)觸發(fā)器耦合到所述比較模塊的輸出以生成中間信號。

在一些實施例中，所述控制電路包括整形級，所述整形級被配置為將所述中間信號整形。

本公開的另一方面提供了一種集成電路，包括：電荷泵電路；以及耦合到所述電荷泵電路的控制電路，所述控制電路包括比較模塊，所述比較模塊被配置為與來自時鐘信號的定時信號同步地執(zhí)行第一信號和參考信號的比較，所述第一信號來自所述電荷泵電路的輸出。

在一些實施例中，所述集成電路進一步包括耦合到所述控制電路的第二電荷泵電路。

在一些實施例中，所述控制電路被配置為生成控制信號，所述控制信號被配置為控制所述電荷泵電路和所述第二電荷泵電路，其中所述電荷泵電路被配置為由所述控制信號的第一邊沿控制，并且所述第二電荷泵電路被配置為由所述控制信號的第二邊沿控制。

在一些實施例中，所述集成電路進一步包括輸出耦合到所述控制電路以用于提供所述時鐘信號的振蕩器。

在一些實施例中，所述集成電路進一步包括分壓器電路，所述分壓電路耦合在所述電荷泵電路的所述輸出與所述控制電路之間，所述第一信號通過所述分壓器電路耦合到所述控制電路。

附圖說明

通過參考實施方法和實施例的詳細描述以及隨附的附圖，本實用新型的其他優(yōu)點和特點將顯現(xiàn)，該描述并非限制性的，在附圖中：

圖1(已被描述的)圖示了一種用于控制電荷泵電路的設(shè)備的傳統(tǒng)結(jié)構(gòu)；

圖2圖示了根據(jù)本實用新型實施例的電路；

圖3圖示了一個實施例中的圖2的電路的一部分；

圖4圖示了時序圖；

圖5圖示了比較模塊的實施例；

圖6圖示了備選實施例；以及

圖7圖示了比較器級的示例。

具體實施方式

在圖2中，附圖標記IC指示包括控制電路8的集成電路，該控制電路8被配置用于控制電荷泵電路4，該電荷泵電路4具有為本領(lǐng)域技術(shù)人員所知的傳統(tǒng)結(jié)構(gòu)。

該控制電路8包括用于接收第一信號Vpump/K的第一輸入E₁，該第一信號來自電荷泵電路4的輸出信號Vpump并在通過分壓器橋6之后。

該控制電路8還包括被配置用于接收參考信號或電壓VREF的第二輸入E₂和用于接收時鐘信號CLOCK的第三輸入E₃。

該控制電路8還包括第一級80，該第一級80包括三個輸入E₁、E₂和E₃，并被配置用于向整形級81傳送中間信號Clock_cond，該整形級81具有本領(lǐng)域技術(shù)人員所知的傳統(tǒng)結(jié)構(gòu)，其向電荷泵電路4傳送控制信號PUMPH。

該整形電路81例如包括緩沖級。

如圖3所示，該第一級80例如包括檢測單元800，該檢測單元的輸入E₃接收時鐘信號Clock，該檢測單元被配置用于檢測時鐘信號的邊沿并傳送定時信號SAMPLE。

圖4中圖示了針對時鐘信號Clock和定時信號SAMPLE的時序圖。

可以看到，定時信號SAMPLE包括一連串脈沖，這些脈沖的上升邊沿FM與時鐘信號Clock的邊沿同步。每個脈沖在上升邊沿FM和下降邊沿FD之間均具有持續(xù)時間D。

在這個方面，該檢測單元包括例如在時鐘信號的每個邊沿處傳送定時信號SAMPLE的脈沖的單穩(wěn)態(tài)觸發(fā)器，將在之后呈現(xiàn)更多的細節(jié)，每個脈沖的持續(xù)時間D被選擇以允許在比較模塊801中執(zhí)行的比較階段期間的鎖存器的狀態(tài)的可能的切換。

更準確地，如圖3所示，該比較模塊801在輸入E₁接收第一信號Vpump/K，在第二輸入E₂接收參考信號VREF。此外，該比較模塊的速率由定時信號SAMPLE設(shè)置，并傳送表示比較結(jié)果的信號COMP_OUT。

信號COMP_OUT被傳送到輸出中間信號Clock_cond的計數(shù)觸發(fā)器802。

在詳細說明級80的操作以及圖4中所示的信號COMP_OUT和Clock_cond的變化之前，現(xiàn)將通過特別參考圖5而對比較模塊801的實施例進行詳細描述。

該比較模塊801包括比較級8010和連接到該比較級的鎖存器8011。

在這種情況下，該比較級包括兩個NMOS晶體管，該兩個NMOS晶體管的柵極分別形成用于接收第一信號Vpump/K和接收參考信號VREF的輸入E₁和E₂。

比較模塊的節(jié)點N3和N4為被比較級8010的晶體管的漏極和鎖存器8011共享的節(jié)點。

比較級8010的晶體管的源極在節(jié)點N5連接在一起，節(jié)點N5本身通過柵極由定時信號SAMPLE控制的NMOS晶體管與地GND連接。

此外，節(jié)點N3和N4通過PMOS晶體管TP1被連接在一起，該PMOS晶體管TP1的柵極也由定時信號SAMPLE控制。

傳統(tǒng)結(jié)構(gòu)的鎖存器包括兩個交叉耦合的逆變器。這兩個逆變器連接到電源端子Vdd。圖5右邊的逆變器的輸出形成比較模塊的輸出節(jié)點N2并傳送信號COMP_OUT。

節(jié)點N2也通過柵極由定時信號SAMPLE控制的PMOS晶體管TP3連接到電源端Vdd，而圖5中的左邊的逆變器的輸出N1通過另一個柵極由定時信號SAMPLE控制的PMOS晶體管TP2而連接到電源端Vdd。

在這種情況，晶體管TP1、TP2和TP3形成第一控制器，該第一控制器被配置為在初始狀態(tài)以與定時信號SAMPLE的下降邊沿節(jié)拍一致地初始化鎖存器8011，這種情況下每次定時信號都處于低電平狀態(tài)(SAMPLE＝0)。

晶體管TN1形成第二控制器，該第二控制器被配置用于以與定時信號SAMPLE的上升邊沿節(jié)拍一致地激活該比較級8010，即，每次該信號SAMPLE處于高電平狀態(tài)(SAMPLE＝1)時。

更準確地，定時信號SAMPLE為0的每個情況均為晶體管TP1、TP2和TP3處于接通且晶體管TN1處于關(guān)斷的重置階段。節(jié)點N1和N2預充電到電壓Vdd，而節(jié)點N3和N4處于平衡狀態(tài)。

在這種初始狀態(tài)，輸出信號COMP_OUT為1。

在定時信號SAMPLE為1的每個情況下開始比較階段，其中，在這種情況下，晶體管TP1、TP2和TP3處于關(guān)斷，而晶體管T2處于接通，將節(jié)點N5接地。

取決于電壓VREF比電壓Vpump/K大還是小，節(jié)點N3和N4處的電壓以不同速度下降，這同樣適用于節(jié)點N1和N2處的電壓。

因此，如果電壓Vpump/K小于電壓VREF，則鎖存器切換到狀態(tài)“0”，信號COMP_OUT取值為“0”。

否則鎖存器不進行切換，信號COMP_OUT保持在狀態(tài)1中。

這些信號的變化在圖4的底部顯示。

因此，可以看出，如果參考信號VREF變得大于電壓Vpump/K，則響應于定時信號SAMPLE的上升邊沿，信號COMP_OUT變?yōu)榈碗娖綘顟B(tài)。

在定時信號的上升邊沿FD出現(xiàn)時，信號COMP_OUT回到狀態(tài)1，這標志著開始重置比較模塊的存儲器為“0”。

比較模塊的響應時間，即，在定時信號SAMPLE的上升邊沿的出現(xiàn)與信號COMP_OUT的下降邊沿的出現(xiàn)之間的持續(xù)時間是納秒級的。

如上所述，定時信號SAMPLE的每個脈沖的持續(xù)時間D被選擇以允許比較操作和鎖存器的狀態(tài)的可能的改變。通過說明方式，可以選取等于1納秒的持續(xù)時間D，該持續(xù)時間小于時鐘信號的半個周期。

采用具有低電容值的小晶體管的比較模塊來有利地生產(chǎn)比較模塊，其導致在鎖存器的可能的切換期間的低電流消耗。

由于比較模塊的僅有的消耗只發(fā)生在鎖存器的狀態(tài)的切換期間，所以使用鎖存器的確是有利的。

因此，通過說明方式，頻率為256Hz的定時信號導致幾百毫微安的平均電流消耗，這遠小于高速靜態(tài)比較器能夠達到的幾十毫安的消耗。

電荷泵電路4是本領(lǐng)域技術(shù)人員所知的傳統(tǒng)結(jié)構(gòu)的電路。通常，一個電荷泵電路結(jié)構(gòu)包括一個或多個電容級，其通過電容器的連續(xù)充電而允許電壓大于待在輸出處獲取的輸入電壓。取決于結(jié)構(gòu)的類型，電荷泵電路可以被控制信號(例如，在Dickson電荷泵中)或被控制信號和附加控制信號控制。

為了阻止在信號COMP_OUT的每個邊沿處的充電泵行為，該信號有利地被傳送到計數(shù)觸發(fā)器802，這使得中間信號Clock_cond能夠被獲得，該信號在信號COMP_OUT的脈沖的每次發(fā)生時都具有上升邊沿FMC或下降邊沿FDC。

在整形級81中的整形后，控制電荷泵電路4的控制信號PUMPH具有與中間信號Clock_cond邊沿出現(xiàn)相似的邊沿出現(xiàn)。

可以在信號PUMPH的每個上升或下降邊沿處提供電荷泵動作。

然而，作為備選，如圖6所示，可以提供由控制信號PUMPH的上升邊沿和下降邊沿分別控制的兩個電荷泵電路4A和4B。

更準確地說，在這種情況下，電荷泵電路4A在信號PUMPH的每個上升邊沿執(zhí)行充電動作，而電荷泵電路4B在信號PUMPH的每個下降邊沿執(zhí)行泵動作。

本實用新型并不限于上述實施例和實施方法，而是涵蓋其所有備選實施方式。

因此，如上面所描述的，雖然使用包括與鎖存器組合的比較器級的比較模塊是尤其有利的，但是可以使用如圖7所示的被動態(tài)激活的靜態(tài)比較級，即，與定時信號SAMPLE的上升邊沿節(jié)拍一致。

這樣的比較器的電流消耗會保持在低于連續(xù)執(zhí)行第一信號Vpump/K與參考電壓VREF的比較的靜態(tài)比較器的電流損耗。

更準確地說，如圖7所示的比較器包括基于兩個MOS晶體管的傳統(tǒng)比較級8010，這兩個MOS晶體管的柵極形成兩個輸入E1和E2，并其通過電流鏡結(jié)構(gòu)8011連接到電源電壓Vdd。

該比較級的兩個晶體管的源極通過第一NMOS晶體管TN5和第二NMOS晶體管TN6一起連接到地GND，該第一NMOS晶體管TN5在柵極被偏置電壓VP控制，第二NMOS晶體管TN6在柵極被定時信號SAMPLE控制。

比較器的輸出被連接到傳送信號COMP_OUT的逆變器INV。

此外，在柵極被定時信號SAMPLE控制的PMOS晶體管TP4，連接在電源端子Vdd和逆變器INV的輸入之間。

因此，當定時信號SAMPLE處于低電平狀態(tài)時，比較器未被激活，逆變器的輸入被強制到電壓Vdd，這將信號COMP_OUT的輸出強制到低電平狀態(tài)。

然而，當定時信號SAMPLE處于高電平狀態(tài)時，比較器級被激活，并且可以執(zhí)行信號Vpump/K與VREF之間的比較，以取決于比較結(jié)果而傳送具有值“0”和“1”的信號COMP_OUT。