本公開(kāi)整體涉及電子器件，更具體地講，涉及運(yùn)算放大器(例如，高壓精密放大器)和用于將信號(hào)的參考電平移位以驅(qū)動(dòng)輸入轉(zhuǎn)移柵極的電平移位器。

背景技術(shù)：

精密運(yùn)算放大器可用于執(zhí)行信號(hào)調(diào)節(jié)(例如，針對(duì)模擬傳感器)。就這一點(diǎn)而言，放大器可執(zhí)行低壓放大和/或帶通濾波。另外，精密運(yùn)算放大器可用于執(zhí)行高側(cè)或低側(cè)電流感測(cè)(例如，用于電源管理)。就這一點(diǎn)而言，放大器可被包括作為反饋回路的一部分。

在理想的運(yùn)算放大器中，將差分輸入信號(hào)放大以使得當(dāng)輸入信號(hào)為0v時(shí)，輸出為0v。然而，在實(shí)際裝置中，0伏輸出可能是補(bǔ)償內(nèi)部電壓或電流偏移(失配)的非零差分輸入信號(hào)引起的。非零差分輸入被稱為輸入偏移電壓。用于減小輸入偏移電壓的架構(gòu)包括使用斬波放大器架構(gòu)、自動(dòng)調(diào)零架構(gòu)，或斬波放大器和自動(dòng)調(diào)零架構(gòu)的不同組合。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本申請(qǐng)的一方面，提供了一種用于向遠(yuǎn)程電路提供參考移位時(shí)鐘信號(hào)的設(shè)備，該設(shè)備具有用于接收輸入電壓的第一輸入端和用于接收輸入時(shí)鐘的第二輸入端，輸入時(shí)鐘具有對(duì)應(yīng)于電源電壓的高狀態(tài)和對(duì)應(yīng)于電源電壓的返回的低狀態(tài)，該設(shè)備的特征在于：第一移位電路，該第一移位電路耦接至第一輸入端和第二輸入端并且被配置為輸出第一輸出時(shí)鐘，該第一輸出時(shí)鐘具有對(duì)應(yīng)于輸入電壓的低狀態(tài)；以及第二移位電路，該第二移位電路耦接至第一輸入端和第一移位電路，并且被配置為輸出第二輸出時(shí)鐘，該第二輸出時(shí)鐘具有對(duì)應(yīng)于輸入電壓的高狀態(tài)。

在一個(gè)實(shí)施方案中，該設(shè)備的特征在于第一移位電路包括；第一電容器，該第一電容器耦接在第二輸入端與第一輸出時(shí)鐘的輸出節(jié)點(diǎn)之間；以及第一二極管，該第一二極管耦接在第一輸入端與第一輸出時(shí)鐘的輸出節(jié)點(diǎn)之間，其中第一二極管的陽(yáng)極耦接至第一輸入端，并且第一二極管的陰極耦接至第一輸出時(shí)鐘的輸出節(jié)點(diǎn)。

在一個(gè)實(shí)施方案中，該設(shè)備的特征在于還包括刷新電路，該刷新電路被配置為在輸入電壓發(fā)生變化期間對(duì)電容器充電或放電。

在一個(gè)實(shí)施方案中，該設(shè)備的特征在于刷新電路還被配置為將電荷從第一輸出時(shí)鐘的輸出節(jié)點(diǎn)引導(dǎo)至第二輸出時(shí)鐘的輸出節(jié)點(diǎn)。

在一個(gè)實(shí)施方案中，該設(shè)備的特征在于第二移位電路包括；第二電容器，該第二電容器耦接在第一輸出時(shí)鐘的輸出節(jié)點(diǎn)與第二輸出時(shí)鐘的輸出節(jié)點(diǎn)之間；以及第二二極管，該第二二極管耦接在第一輸入端與第二輸出時(shí)鐘的輸出節(jié)點(diǎn)之間，其中第二二極管的陰極耦接至第一輸入端，并且第二二極管的陽(yáng)極耦接至第二輸出時(shí)鐘的輸出節(jié)點(diǎn)。

在一個(gè)實(shí)施方案中，該設(shè)備的特征在于遠(yuǎn)程電路至少包括自動(dòng)調(diào)零電路或斬波電路。

根據(jù)本申請(qǐng)的另一方面，提供了一種方法，該方法的特征在于：在第一輸入端接收輸入電壓；在第二輸入端接收輸入時(shí)鐘，該輸入時(shí)鐘具有對(duì)應(yīng)于電源電壓的高狀態(tài)和對(duì)應(yīng)于電源電壓的返回的低狀態(tài)；在耦接至第一輸入端和第二輸入端的第一移位電路處輸出第一輸出時(shí)鐘，該第一輸出時(shí)鐘具有對(duì)應(yīng)于輸入電壓的低狀態(tài)；以及在耦接至第一輸入端和第一移位電路的第二移位電路處輸出第二輸出時(shí)鐘，該第二輸出時(shí)鐘具有對(duì)應(yīng)于輸入電壓的高狀態(tài)。

在一個(gè)實(shí)施方案中，該方法的特征在于第一輸出時(shí)鐘的頻率和第二輸出時(shí)鐘的頻率約等于輸入時(shí)鐘的頻率。

在一個(gè)實(shí)施方案中，該方法的特征在于第一輸出時(shí)鐘的上升時(shí)間和第二輸出時(shí)鐘的上升時(shí)間約等于輸入時(shí)鐘的上升時(shí)間。

在一個(gè)實(shí)施方案中，該方法的特征在于：第一輸出時(shí)鐘具有近似對(duì)應(yīng)于輸入電壓和電源電壓之和的高狀態(tài)；或第二輸出時(shí)鐘具有近似對(duì)應(yīng)于電源電壓與輸入電壓之差的低狀態(tài)。

附圖說(shuō)明

通過(guò)閱讀結(jié)合附圖進(jìn)行的以下詳細(xì)描述將更好地理解本發(fā)明，在附圖中：

圖1為與遠(yuǎn)程電路一起使用的電路的實(shí)施方案的示意圖。

圖2為與圖1的實(shí)施方案相關(guān)聯(lián)的時(shí)序圖的一個(gè)例子。

圖3為與遠(yuǎn)程電路一起使用的電路的實(shí)施方案的示意圖。

圖4為與遠(yuǎn)程電路一起使用的電路的實(shí)施方案的示意圖。

圖5為與遠(yuǎn)程電路一起使用的電路的實(shí)施方案的示意圖。

圖6為與遠(yuǎn)程電路一起使用的電路的實(shí)施方案的示意圖。

圖7為與遠(yuǎn)程電路一起使用的電路的實(shí)施方案的示意圖。

圖8為與遠(yuǎn)程電路一起使用的電路的實(shí)施方案的示意圖。

圖9為與遠(yuǎn)程電路一起使用的電路的實(shí)施方案的示意圖。

圖10示出了根據(jù)一個(gè)實(shí)施方案的對(duì)裝置的控制。

圖11為根據(jù)一個(gè)實(shí)施方案的電平移位器和輸入轉(zhuǎn)移柵極的功能框圖。

圖12為與遠(yuǎn)程電路一起使用的電路的實(shí)施方案的示意圖。

圖13為與圖11的實(shí)施方案相關(guān)聯(lián)的時(shí)序圖的一個(gè)例子。

圖14示出了根據(jù)一個(gè)實(shí)施方案的對(duì)斬波架構(gòu)的控制。

圖15示出了根據(jù)一個(gè)實(shí)施方案的對(duì)自動(dòng)調(diào)零架構(gòu)的控制。

具體實(shí)施方式

本申請(qǐng)要求2016年1月6日提交的razvanpuscasu和raduh.iacob發(fā)明的名稱為“capacitivecoupledinputtransfergates”(電容性耦接輸入轉(zhuǎn)移柵極)的美國(guó)臨時(shí)申請(qǐng)62/275427的優(yōu)先權(quán)，該臨時(shí)申請(qǐng)以引用的方式并入本文。

一般來(lái)講，根據(jù)本發(fā)明的實(shí)施方案的精密放大器(例如，高壓精密放大器)接收從一個(gè)參考電平(例如，接地參考電平)移位到另一個(gè)參考電平(例如，用戶定義的參考電平)的時(shí)鐘信號(hào)。在將時(shí)鐘信號(hào)移位的過(guò)程中，保留電平移位信號(hào)的屬性(例如，振幅、頻率、邊緣)以有利于(例如，斬波架構(gòu)或自動(dòng)調(diào)零架構(gòu)的)恰當(dāng)操作。

本公開(kāi)的各方面涉及將時(shí)鐘信號(hào)(該時(shí)鐘信號(hào)基于電源電壓域)移位到不同的域(例如，共模輸入電壓域)。因此，時(shí)鐘信號(hào)可用于控制遠(yuǎn)程電路的輸入轉(zhuǎn)移柵極。移位的執(zhí)行應(yīng)使時(shí)鐘信號(hào)的屬性(例如，邊緣、頻率)沒(méi)有明顯改變。另外，移位的執(zhí)行應(yīng)使基于時(shí)鐘信號(hào)生成的控制信號(hào)可用于控制不同類(lèi)型的裝置(例如，p溝道晶體管和n溝道晶體管)。

雖然輸入轉(zhuǎn)移柵極是由以輸入共模電壓為參考的控制信號(hào)來(lái)控制，但輸入端所消耗的電流相對(duì)較小(例如，na量級(jí))，主要用于對(duì)電平移位器電路的存儲(chǔ)元件(例如，電容器)充電/放電。

圖1為與遠(yuǎn)程電路一起使用的電路100的實(shí)施方案的示意圖。電路100包括移位電路102、104。移位電路102、104接收共模輸入電壓vhv。移位電路102、104還接收電源電壓以為各個(gè)操作供電。

電源電壓可由為電路供電的電源生成。例如，電源可包括正電壓干線vdd和負(fù)電壓干線vss(例如，接地)。由電源電壓供電的操作包括生成時(shí)鐘信號(hào)clk，該時(shí)鐘信號(hào)由移位電路102接收。時(shí)鐘信號(hào)clk以電源電壓為參考。該時(shí)鐘信號(hào)具有a伏的振幅，該值可等于或低于vdd與vss之間的差值。

繼續(xù)參考圖1，移位電路102包括電容器c1和肖特基二極管ds1。二極管ds1耦接在共模輸入電壓vhv與電容器c1的端子106之間。更具體地講，二極管ds1的陽(yáng)極耦接至vhv，并且該二極管的陰極耦接至端子106。ds1被示為肖特基二極管。然而，應(yīng)當(dāng)理解，ds1可使用另一類(lèi)型的一個(gè)或多個(gè)二極管來(lái)實(shí)現(xiàn)。

移位電路104包括電容器c2和耦接在電容器c2的端子108與vhv之間的二極管ds2。更具體地講，二極管ds2的陽(yáng)極耦接至端子108，并且二極管ds2的陰極耦接至vhv。ds2被示為肖特基二極管。然而，應(yīng)當(dāng)理解，ds2可使用另一類(lèi)型的一個(gè)或多個(gè)二極管來(lái)實(shí)現(xiàn)。

移位電路102接收clk并且生成輸出hvclk1。移位電路104接收hvclk1并且生成輸出hvclk2。輸出hvclk1和hvclk2可用于控制遠(yuǎn)程電路的輸入轉(zhuǎn)移柵極。如參考圖2更詳細(xì)地闡述，移位電路102在生成hvclk1的過(guò)程中類(lèi)似于電荷泵那樣操作，并且移位電路104在生成hvclk2的過(guò)程中類(lèi)似于反向電荷泵那樣操作。

圖2為與圖1的實(shí)施方案相關(guān)聯(lián)的時(shí)序圖的一個(gè)例子。該時(shí)序圖示出了一個(gè)例子，其中vhv等于30v并且clk(a)的振幅為2.5v。然而，應(yīng)當(dāng)理解，vhv和/或a可具有不同的值。

參考圖1和圖2，當(dāng)clk為低電平(例如，邏輯0)時(shí)，ds1是正向偏置和導(dǎo)電的。忽略ds1兩端的電壓降，節(jié)點(diǎn)106上的電壓等于vhv(例如，30v)。該電壓對(duì)c1充電以使得vhv被施加在c1兩端。hvclk1輸出(其對(duì)應(yīng)于節(jié)點(diǎn)106上的電壓)處于vhv電位(例如，邏輯低)。

節(jié)點(diǎn)106上的電壓也對(duì)c2充電。因此，節(jié)點(diǎn)108上的電壓等于(vhv-a)伏(例如，27.5v)。hvclk2輸出(其對(duì)應(yīng)于節(jié)點(diǎn)108上的電壓)處于(vhv-a)伏的電壓(例如，邏輯低)。由于二極管ds2反向偏置，因此ds2不導(dǎo)電。

在其上升邊緣上，clk增大a伏，導(dǎo)致節(jié)點(diǎn)106上的電壓從vhv增大到(vhv+a)伏(例如，32.5v)。因此，hvclk1處于(vhv+a)伏的電壓(例如，邏輯高)。如先前所述，c2兩端的電壓降為a伏。因此，節(jié)點(diǎn)108上的電壓從(vhv-a)伏增大到vhv伏(例如，30v或邏輯高)。

節(jié)點(diǎn)106上的電壓的增大(增大到(vhv+a)伏)導(dǎo)致ds1變成反向偏置。因此，ds1變成非導(dǎo)電性。同時(shí)，節(jié)點(diǎn)108上的電壓的增大(增大到vhv伏)導(dǎo)致ds2變成正向偏置，直到存儲(chǔ)在c2上的額外電荷放電至vhv電源干線。

當(dāng)clk為高電平(例如，邏輯1)時(shí)，節(jié)點(diǎn)106上的電壓由于存儲(chǔ)在c1和c2上的電荷而保持為(vhv+a)伏(例如，32.5v)。因此，hvclk1仍處于邏輯高狀態(tài)。忽略ds2兩端的電壓降，節(jié)點(diǎn)108上的電位仍處于vhv伏。因此，hvclk2仍處于邏輯高狀態(tài)。

在其下降邊緣上，clk降低a伏，導(dǎo)致節(jié)點(diǎn)106上的電壓從(vhv+a)伏(例如，32.5v)降低到vhv伏。因此，hvclk1返回到邏輯低狀態(tài)(30v)。如先前所述，c2兩端的電壓降為a伏。因此，節(jié)點(diǎn)108上的電壓從vhv伏降低到(vhv-a)伏，并且hvclk2返回到邏輯低狀態(tài)(27.5v)。

如圖2所示，hvclk1和hvclk2與clk同相。hvclk1和hvclk2的頻率等于clk的頻率。例如，所有三個(gè)時(shí)鐘信號(hào)的頻率均可等于1mhz。還如圖2所示，clk的時(shí)鐘邊緣保留在所生成的時(shí)鐘信號(hào)hvclk1和hvclk2的時(shí)鐘邊緣中。因此，clk的上升時(shí)間等于hvclk1和hvclk2的上升時(shí)間。類(lèi)似地，clk的下降時(shí)間等于hvclk1和hvclk2的下降時(shí)間。

因此，在生成hvclk1和hvclk2的過(guò)程中，以負(fù)電壓干線vss(例如，gnd)為參考的時(shí)鐘信號(hào)clk被有效地移位到一個(gè)不同的參考電平(例如，vhv)。因此，hvclk1和hvclk2以該另一個(gè)參考電平為參考。

如圖2所示，hvclk1和hvclk2的振幅可等于clk的振幅(例如，a伏，或vdd與vss之間的差值)。然而，應(yīng)當(dāng)理解，hvclk1和/或hvclk2可被生成為振幅比clk的振幅更大或更小。例如，hvclk1和hvclk2的振幅可通過(guò)適當(dāng)?shù)嘏渲秒娙輈1和c2來(lái)限定，還考慮這些信號(hào)必須驅(qū)動(dòng)的負(fù)載電容。因此，hvclk1和hvclk2的各自振幅可由用戶選擇性地設(shè)置，以滿足特定驅(qū)動(dòng)要求(例如，與控制電荷注入現(xiàn)象有關(guān)的要求)。

在圖2所示的例子中，hvclk1具有對(duì)應(yīng)于vhv的低狀態(tài)，并且具有對(duì)應(yīng)于vhv和clk(a)振幅(其等于電源電壓)之和的高狀態(tài)。hvclk2具有對(duì)應(yīng)于vhv與a之差的低狀態(tài)，并且具有對(duì)應(yīng)于vhv的高狀態(tài)。

根據(jù)圖2的例子，hvclk1的低狀態(tài)對(duì)應(yīng)于30v，并且hvclk1的高狀態(tài)對(duì)應(yīng)于32.5v。而且，hvclk2的低狀態(tài)對(duì)應(yīng)于27.5v，并且hvclk2的高狀態(tài)對(duì)應(yīng)于30v。根據(jù)另一個(gè)例子，hvclk1/hvclk2的高狀態(tài)/低狀態(tài)可具有不同值。例如，如果電源電壓等于5v，那么hvclk1的高狀態(tài)可對(duì)應(yīng)于35v，并且hvclk2的低狀態(tài)可對(duì)應(yīng)于25v。

所指出的hvclk1與hvclk2之差可用于控制具有不同操作特性的裝置。例如，如下文更詳細(xì)地描述，hvclk1和hvclk2可用于控制遠(yuǎn)程裝置的輸入轉(zhuǎn)移柵極(例如，晶體管)。分別由hvclk1和hvclk2控制的晶體管可具有不同類(lèi)型。例如，hvclk1可用于控制一個(gè)或多個(gè)n溝道m(xù)osfet晶體管，并且hvclk2可用于控制一個(gè)或多個(gè)p溝道m(xù)osfet晶體管。該特征將在下文(例如，參考圖11)更詳細(xì)地描述。

hvclk1和hvclk2的生成容易受到共模電壓(vhv)干線上的噪聲的影響。例如，如先前所述，hvclk1和hvclk2以vhv為參考而被生成。在vhv干線上可能會(huì)出現(xiàn)瞬變，使得例如vhv可從30v(例如，瞬間地)上升到40v，或從40v(例如，瞬間地)下降到25v。這種瞬變行為可能會(huì)給hvclk1和hvclk2的生成帶來(lái)不利影響。例如，這種瞬變行為可能會(huì)給hvclk1和hvclk2跟隨vhv的程度帶來(lái)不利影響。本公開(kāi)的各方面涉及基于vhv的現(xiàn)有電平來(lái)刷新hvclk1和hvclk2，使得這些輸出信號(hào)更密切地跟隨vhv。這種刷新可以周期性地執(zhí)行(例如，clk的每個(gè)周期執(zhí)行一次)。因此，可通過(guò)更可靠的方式來(lái)控制遠(yuǎn)程裝置的輸入轉(zhuǎn)移柵極。

圖3為與遠(yuǎn)程電路一起使用的電路300的實(shí)施方案的示意圖。參考圖3，移位電路302包括電容器c1和二極管ds3。移位電路302采用與先前參考圖1的移位電路102所述類(lèi)似的方式進(jìn)行操作。而且，包括電容器c2和二極管ds3的移位電路304采用與先前參考圖1的移位電路104所述類(lèi)似的方式進(jìn)行操作。

電路300還包括移位電路306和308。移位電路306的操作模仿移位電路302的操作，并且移位電路308的操作模仿移位電路304的操作。移位電路306生成由移位電路302生成的hvclk1信號(hào)的逆信號(hào)。換言之，移位電路306生成類(lèi)似地，移位電路308生成由移位電路304生成的hvclk2信號(hào)的逆信號(hào)。換言之，移位電路306生成

電路300還包括刷新電路310、312。刷新電路310的mn1由輸入信號(hào)進(jìn)行控制。刷新電路312的mn2由輸入信號(hào)clk進(jìn)行控制。

mp1和mn1將聚積在c1的正端子(在圖3中示為c1的上部端子)上的額外電荷引導(dǎo)到地。如先前所述，hvclk1的低狀態(tài)對(duì)應(yīng)于vhv。當(dāng)vhv的值變化時(shí)，例如當(dāng)vhv從30v降到20v時(shí)，hvclk1的低狀態(tài)應(yīng)當(dāng)跟隨vhv的電平。如果聚積在c1上的電荷的至少一部分被放電，那么hvclk1更密切地跟隨vhv。當(dāng)mp1和mn1二者均接通時(shí)，這些電荷可被引導(dǎo)到受控dc路徑，例如，從c1的正端子引導(dǎo)到地。這用于將hvclk1刷新到vhv的現(xiàn)有電平。

以類(lèi)似方式，當(dāng)刷新電路312的mp2和mn2二者均接通時(shí)，聚積在c4上的額外電荷的至少一部分可被引導(dǎo)到地。

如先前所述，mn1和mn2分別由信號(hào)和clk進(jìn)行控制。這樣，hvclk1和hvclk2的刷新周期性地執(zhí)行(例如，clk的每個(gè)周期執(zhí)行一次)。

另選地，hvclk1和hvclk2的刷新可根據(jù)不同于clk的周期性輸入信號(hào)來(lái)執(zhí)行。例如，如圖3所示(虛線所示)，mn1和mn2可分別由和clk_s進(jìn)行控制。

根據(jù)一個(gè)實(shí)施方案，clk_s(或clk_s的逆信號(hào))為clk(或clk的逆信號(hào))的時(shí)間延遲版本。當(dāng)mn1由clk_s進(jìn)行控制時(shí)，與mn1由進(jìn)行控制的情況相比，mn1在較遲的時(shí)間接通。

當(dāng)采用所述方式生成hvclk1信號(hào)和hvclk2信號(hào)時(shí)，所生成的輸出變得更不易受到共模電壓(例如，vhv)的噪聲的影響。例如，如先前所述，所生成的時(shí)鐘以vhv為參考。在發(fā)生快速瞬變時(shí)，輸出hvclk1和hvclk2跟隨vhv被生成。例如，當(dāng)vhv從30v上升到40v時(shí)，hvclk1開(kāi)始在40v電平與42.5v電平之間循環(huán)。在這種情況下，hvclk2開(kāi)始在37.5v與40v之間循環(huán)。

又如，當(dāng)vhv從40v降到15v時(shí)，hvclk1開(kāi)始在15v電平與17.5v電平之間轉(zhuǎn)變，并且hvclk2開(kāi)始在12.5v電平與15v電平之間轉(zhuǎn)變。再次地，hvclk1和hvclk2跟隨vhv被生成。這樣，仍可使用hvclk1和hvclk2來(lái)可靠地控制輸入轉(zhuǎn)移柵極，即使在vhv干線上發(fā)生瞬變行為。

圖4為與遠(yuǎn)程電路一起使用的電路400的實(shí)施方案的示意圖。類(lèi)似于電路300的操作，電路400的操作還涉及使用受控dc路徑來(lái)刷新hvclk1和hvclk2的生成。例如，參考圖4，聚積在c1上的電荷的至少一部分可經(jīng)由晶體管mp1和mn1對(duì)地放電。而且，聚積在c4上的電荷的至少一部分可經(jīng)由晶體管mp2和mn2對(duì)地放電。

不同于電路300的操作，晶體管mn1和mn2不是由輸入時(shí)鐘信號(hào)進(jìn)行控制。相反，如圖4所示，晶體管mn1是由生成的信號(hào)進(jìn)行控制。晶體管mn2是由生成的信號(hào)hvclk1進(jìn)行控制。根據(jù)一個(gè)具體實(shí)施方案，特別小心防止電路操作損壞mn1和mn2的柵極。

圖5為與遠(yuǎn)程電路一起使用的電路500的實(shí)施方案的示意圖。類(lèi)似于電路300和400，電路500生成輸出hvclk1、hvclk2和類(lèi)似于電路400的操作，晶體管mn1是由生成的信號(hào)進(jìn)行控制。晶體管mn2是由生成的信號(hào)hvclk1進(jìn)行控制。

不同于電路300和400的操作，電路500的操作涉及通過(guò)內(nèi)部節(jié)點(diǎn)刷新hvclk1和hvclk2的生成。例如，參考圖5，mn1的源極端子耦接至內(nèi)部節(jié)點(diǎn)502，該內(nèi)部節(jié)點(diǎn)耦接至hvclk2輸出端。如先前參考圖2所述，hvclk2的瞬時(shí)值始終低于hvclk1的瞬時(shí)值。因此，聚積在c1上的額外電荷的至少一部分可經(jīng)由晶體管mp1和mn1通過(guò)ds1對(duì)vhv干線放電。類(lèi)似地，聚積在c4上的額外電荷的至少一部分可經(jīng)由晶體管mp2和mn2通過(guò)ds2對(duì)vhv干線放電。

由于電路500的操作并不涉及將電荷引導(dǎo)到地面節(jié)點(diǎn)，因此電路500可參考任意電位以“浮動(dòng)”方式操作。

圖6為與遠(yuǎn)程電路一起使用的電路600的實(shí)施方案的示意圖。電路600的配置類(lèi)似于圖5的電路500的配置。例如，類(lèi)似于電路600，聚積在電容器的正端子(例如，圖6中c1的上部端子、c4的上部端子)上的電荷可對(duì)內(nèi)部節(jié)點(diǎn)(例如，節(jié)點(diǎn)602、604)放電。

在電路600中，mn1的柵極端子和源極端子通過(guò)齊納二極管dz1彼此耦接。齊納二極管dz1可防止vhv發(fā)生大的變化(例如，數(shù)十伏量級(jí)的變化)。如果mn1和mn2為低壓裝置，那么這種保護(hù)可能是有益的。應(yīng)當(dāng)理解，可使用其他類(lèi)型的二極管實(shí)現(xiàn)對(duì)mn1和mn2的保護(hù)。

類(lèi)似地，mn2的柵極端子和源極端子通過(guò)齊納二極管dz2彼此耦接。應(yīng)當(dāng)理解，可使用其他類(lèi)型的二極管實(shí)現(xiàn)對(duì)mn2和mn1的保護(hù)。

圖7為與遠(yuǎn)程電路一起使用的電路700的實(shí)施方案的示意圖。電路700的配置類(lèi)似于圖5的電路500的配置。例如，與電路500類(lèi)似，聚積在電容器(例如，c1、c4)上的額外電荷的至少一部分可對(duì)內(nèi)部節(jié)點(diǎn)放電。

然而，如圖7所示，mn1的源極端子耦接至內(nèi)部節(jié)點(diǎn)704，該內(nèi)部節(jié)點(diǎn)耦接至輸出端。因此，聚積在c1上的額外電荷的至少一部分可經(jīng)由晶體管mp1和mn1通過(guò)ds2對(duì)vhv放電。類(lèi)似地，聚積在c4上的額外電荷的至少一部分可經(jīng)由晶體管mp2和mn2通過(guò)ds1對(duì)vhv放電。

圖8為與遠(yuǎn)程電路一起使用的電路800的實(shí)施方案的示意圖。電路800的操作涉及通過(guò)受控dc路徑和內(nèi)部節(jié)點(diǎn)刷新hvclk1和hvclk2的生成。mn2的源極接地。因此，當(dāng)晶體管mn2和mp2接通時(shí)，聚積在c1上的額外電荷的至少一部分可對(duì)地放電。在該實(shí)施方案中，刷新是通過(guò)內(nèi)部節(jié)點(diǎn)和到gnd的受控dc路徑二者實(shí)現(xiàn)的。

如圖8所示，電路800與圖3的電路300的類(lèi)似之處在于，圖8的mn2和mn1分別由信號(hào)和clk控制。另選地，如虛線所示，mn2和mn1可分別由和clk_s控制。根據(jù)一個(gè)實(shí)施方案，(或clk_s的逆信號(hào))為clk(或clk的逆信號(hào))的時(shí)間延遲版本。

圖9為與遠(yuǎn)程電路一起使用的電路900的實(shí)施方案的示意圖。電路900被配置為生成以正共模輸入電壓作為參考的輸出。由于電路900可以浮動(dòng)方式進(jìn)行操作，因此該電路也被配置為生成以負(fù)共模輸入電壓作為參考的輸出。

如圖9所示，c1耦接在clk輸入端與hvclk1輸出端之間，并且c4耦接在輸入端與輸出端之間。另選地，還如圖9所示(虛線所示)，c1可耦接在clk輸入端與hvclk2輸出端之間，并且c4可耦接在輸入端與輸出端之間。

如先前參考圖1和圖2所述，生成的信號(hào)hvclk1和hvclk2可用于控制遠(yuǎn)程裝置的各自的輸入轉(zhuǎn)移柵極(例如，晶體管)。這將參考圖10進(jìn)行更詳細(xì)的描述。

圖10示出了根據(jù)一個(gè)實(shí)施方案的對(duì)晶體管的控制。參考圖10，時(shí)鐘信號(hào)hvclk1和hvclk2用于分別控制晶體管mn1和mp1的切換。晶體管mn1和mp1為兩種不同的類(lèi)型。mn1和mp1為隔離的裝置。hvclk1被輸入到mn1晶體管的柵極。hvclk2被輸入到mp1晶體管的柵極。mn1為n溝道m(xù)osfet晶體管，并且mp1為p溝道m(xù)osfet晶體管。

當(dāng)hvclk1呈邏輯高狀態(tài)時(shí)，mn1接通(具有導(dǎo)電性)。在這種情況下，mn1柵極處的電位高于mn1源極處的電位(其不能高于mn1漏極處的電壓(vhv))。當(dāng)hvclk1呈邏輯低狀態(tài)時(shí)，mn1柵極處的電位不會(huì)高于mn1源極處的電位。因此，mn1斷開(kāi)。

當(dāng)hvclk2呈邏輯低狀態(tài)時(shí)，mp1接通(具有導(dǎo)電性)。mp1柵極處的電位低于mp1源極處的電位(例如，vhv)。當(dāng)hvclk2呈邏輯高狀態(tài)時(shí)，mp1柵極處的電位等于mp1源極處的電位。因此，mn1斷開(kāi)。

圖11為根據(jù)一個(gè)實(shí)施方案的電平移位器1100和輸入轉(zhuǎn)移柵極1102的功能框圖。電平移位器1100接收vhv、clk和并生成四個(gè)輸出：hvclk1、hvclk2、和電平移位器1100可使用先前參考各個(gè)實(shí)施方案所述的電路來(lái)實(shí)現(xiàn)。例如，電平移位器1100可分別使用圖3、圖4、圖5、圖6、圖7、圖8、圖9的電路300、400、500、600、700、800、900中的任一者來(lái)實(shí)現(xiàn)。

輸入轉(zhuǎn)移柵極1102包括mp1和mn1。mp1由電平移位器1100所生成的輸出控制。mn1由電平移位器1100所生成的輸出hvclk1控制。輸入轉(zhuǎn)移柵極1102控制vhv到負(fù)載1104的轉(zhuǎn)移。

繼續(xù)參考圖11，mp1和/或mn1可接收襯底偏置，這有利于縮短切換時(shí)間并且降低電流消耗。例如，mp1可接收襯底偏置bp。另選地(或除此之外)，mn1可接收襯底偏置bn。

圖12為與遠(yuǎn)程電路一起使用的電路1200的實(shí)施方案的示意圖。電路1200可用于實(shí)現(xiàn)圖11的電平位移器1100。

電路1200與先前參考圖5所述的電路500類(lèi)似。與電路500相比，電路1200另外還包括hvclk2輸出端與輸出端之間串聯(lián)連接的二極管dsn1和dsn2。dsn1和dsn2的陽(yáng)極處的電壓為圖11的mn1提供襯底偏置bn。另外，電路1200另外還包括hvclk2輸出端與輸出端之間串聯(lián)連接的二極管dsp1和dsp2。dsp1和dsp2的陽(yáng)極處的電壓為圖11的mp1提供襯底偏置bp。如圖12所示，二極管dsn1、dsn2、dsp1、dsp2為肖特基二極管。然而，應(yīng)當(dāng)理解，二極管dsn1、dsn2、dsp1、dsp2中的任一者可為另一種類(lèi)型的二極管。

圖13為與圖11的實(shí)施方案相關(guān)聯(lián)的時(shí)序圖的一個(gè)例子。參考圖13，隨著電壓的變化(例如，從-40v至40v范圍內(nèi)的不同電壓)，信號(hào)和跟隨vhv干線供應(yīng)的電壓。

圖14示出了根據(jù)一個(gè)實(shí)施方案的對(duì)斬波架構(gòu)的控制。通過(guò)耦接mp1和mn1、耦接mp2和mn2、耦接mp3和mn3以及耦接mp4和mn4形成輸入轉(zhuǎn)移柵極。這些輸入轉(zhuǎn)移柵極由電平移位器所生成的輸出hvclk1、hvclk2、控制，如先前參考各個(gè)實(shí)施方案所述。為了簡(jiǎn)單起見(jiàn)，在圖14中未明確示出刷新電路(例如，與圖3的電路310、312類(lèi)似的電路)。然而，應(yīng)當(dāng)理解，圖14的電平移位器可包括這種刷新電路。

圖15示出了根據(jù)一個(gè)實(shí)施方案的對(duì)自動(dòng)調(diào)零架構(gòu)的控制。通過(guò)耦接mp1和mn1以及耦接mp2和mn2形成輸入轉(zhuǎn)移柵極。這些輸入轉(zhuǎn)移柵極由電平移位器所生成的輸出hvclk1、hvclk2、控制，如先前參考各個(gè)實(shí)施方案所述。為了簡(jiǎn)單起見(jiàn)，在圖15中未明確示出刷新電路(例如，與圖3的電路310、312類(lèi)似的電路)。然而，應(yīng)當(dāng)理解，圖15的電平移位器可包括這種刷新電路。

根據(jù)一個(gè)實(shí)施方案，一種設(shè)備與遠(yuǎn)程電路一起使用。所述設(shè)備具有用于接收輸入電壓的第一輸入端、用于接收電源電壓的第二輸入端以及用于接收輸入時(shí)鐘的第三輸入端，所述輸入時(shí)鐘具有對(duì)應(yīng)于所述電源電壓的高狀態(tài)和對(duì)應(yīng)于所述電源電壓的返回的低狀態(tài)。所述設(shè)備包括第一移位電路，所述第一移位電路耦接至所述第一輸入端和所述第三輸入端，并且被配置為輸出第一輸出時(shí)鐘，所述第一輸出時(shí)鐘具有對(duì)應(yīng)于所述輸入電壓的低狀態(tài)。所述設(shè)備還包括第二移位電路，所述第二移位電路耦接至所述第一輸入端和所述第一移位電路，并且被配置為輸出第二輸出時(shí)鐘，所述第二輸出時(shí)鐘具有對(duì)應(yīng)于所述輸入電壓的高狀態(tài)。

根據(jù)另一個(gè)實(shí)施方案，所述電源電壓的量值小于所述輸入電壓的量值。根據(jù)另一個(gè)實(shí)施方案，所述第一移位電路包括電容器和耦接在所述第一輸入端與所述電容器的端子之間的二極管。根據(jù)又一個(gè)實(shí)施方案，所述二極管的陽(yáng)極耦接至所述第一輸入端，并且所述二極管的陰極耦接至所述電容器的端子。根據(jù)又一個(gè)實(shí)施方案，所述二極管為肖特基二極管。

根據(jù)又一個(gè)實(shí)施方案，所述設(shè)備還包括刷新電路，所述刷新電路被配置為在所述輸入電壓發(fā)生變化期間對(duì)所述電容器充電或放電。所述刷新電路還可被配置為將電荷從所述電容器的端子引導(dǎo)至所述電源電壓的返回。所述刷新電路還可被配置為將電荷從所述電容器的端子引導(dǎo)至所述第二移位電路的輸出端。

根據(jù)又一個(gè)實(shí)施方案，所述第二移位電路包括電容器和耦接在所述第一輸入端與所述電容器的端子之間的二極管。根據(jù)又一個(gè)實(shí)施方案，所述二極管的陽(yáng)極耦接至所述電容器的第一端子，并且所述二極管的陰極耦接至所述第一輸入端。根據(jù)又一個(gè)實(shí)施方案，所述二極管為肖特基二極管。

根據(jù)又一個(gè)實(shí)施方案，所述第一輸出時(shí)鐘的頻率和所述第二輸出時(shí)鐘的頻率約等于所述輸入時(shí)鐘的頻率。根據(jù)又一個(gè)實(shí)施方案，所述第一輸出時(shí)鐘的上升時(shí)間和所述第二輸出時(shí)鐘的上升時(shí)間約等于所述輸入時(shí)鐘的上升時(shí)間。根據(jù)又一個(gè)實(shí)施方案，所述第一輸出時(shí)鐘具有近似對(duì)應(yīng)于所述輸入電壓與所述電源電壓之和的高狀態(tài)。根據(jù)又一個(gè)實(shí)施方案，所述第二輸出時(shí)鐘具有近似對(duì)應(yīng)于所述電源電壓與所述輸入電壓之差的低狀態(tài)。根據(jù)又一個(gè)實(shí)施方案，所述遠(yuǎn)程電路至少包括自動(dòng)調(diào)零電路或斬波電路。

根據(jù)一個(gè)實(shí)施方案，一種方法包括：在第一輸入端接收輸入電壓；在第二輸入端接收電源電壓；在第三輸入端接收輸入時(shí)鐘，所述輸入時(shí)鐘具有對(duì)應(yīng)于所述電源電壓的高狀態(tài)和對(duì)應(yīng)于所述電源電壓的返回的低狀態(tài)；在耦接至所述第一輸入端和所述第三輸入端的第一移位電路處輸出第一輸出時(shí)鐘，所述第一輸出時(shí)鐘具有對(duì)應(yīng)于所述輸入電壓的低狀態(tài)；以及在耦接至所述第一輸入端和所述第一移位電路的第二移位電路處輸出第二輸出時(shí)鐘，所述第二輸出時(shí)鐘具有對(duì)應(yīng)于所述輸入電壓的高狀態(tài)。

根據(jù)另一個(gè)實(shí)施方案，所述電源電壓的量值小于所述輸入電壓的量值。根據(jù)另一個(gè)實(shí)施方案，所述第一輸出時(shí)鐘的頻率和所述第二輸出時(shí)鐘的頻率約等于所述輸入時(shí)鐘的頻率。根據(jù)另一個(gè)實(shí)施方案，所述第一輸出時(shí)鐘的上升時(shí)間和所述第二輸出時(shí)鐘的上升時(shí)間約等于所述輸入時(shí)鐘的上升時(shí)間。根據(jù)另一個(gè)實(shí)施方案，至少：所述第一輸出時(shí)鐘具有近似對(duì)應(yīng)于所述輸入電壓與所述電源電壓之和的高狀態(tài)；或者所述第二輸出時(shí)鐘具有近似對(duì)應(yīng)于所述電源電壓與所述輸入電壓之差的低狀態(tài)。

遠(yuǎn)程電路(例如，自動(dòng)調(diào)零電路、斬波電路)接收對(duì)應(yīng)于共模輸入電壓的差分輸入。所述遠(yuǎn)程電路還從電平移位電路接收控制信號(hào)。所述控制信號(hào)用于控制所述遠(yuǎn)程電路的輸入轉(zhuǎn)移柵極。所述輸入轉(zhuǎn)移柵極繼而控制所述差分輸入的轉(zhuǎn)移。

根據(jù)各個(gè)實(shí)施方案，所述控制信號(hào)以所述共模輸入電壓作為參考，所述共模輸入電壓的量值顯著大于電源電壓的量值，以用于向所述電平移位器電路提供電力。例如，所述電源電壓可為5v，并且所述共模輸入電壓可為大約±30v。輸入至所述電平移位器電路的時(shí)鐘信號(hào)以所述電源電壓作為參考。

盡管本文已公開(kāi)了具體實(shí)施方案，但本發(fā)明并不意在局限于所公開(kāi)的實(shí)施方案。本領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，可在不脫離本發(fā)明的精神的情況下做出修改和變型。本發(fā)明意在涵蓋落在隨附權(quán)利要求書(shū)的范圍內(nèi)的所有此類(lèi)修改和變型。