本發(fā)明屬于電子系統(tǒng)供電技術(shù)領(lǐng)域，特別涉及一種自適應(yīng)電壓調(diào)節(jié)器。

背景技術(shù)：

在數(shù)據(jù)處理中心、通信基站等應(yīng)用ASIC、SoC、DSP和處理器等大規(guī)模數(shù)字、混合集成電路的電子系統(tǒng)，特別是便攜式電子系統(tǒng)，降低系統(tǒng)功耗、節(jié)約能源對提高能源的利用率和增強系統(tǒng)可靠性是十分有益的，尤其是對以電池作為能源供電的電子系統(tǒng)，降低系統(tǒng)功可以有效地延長電子系統(tǒng)的使用壽命。

在電子系統(tǒng)中，處理器等數(shù)字電路工作時消耗的功率占電子系統(tǒng)消耗總功率的比例最大；與此同時，處理器等數(shù)字負載消耗的功率隨時間不斷變化，即其工作頻率隨系統(tǒng)工作需求而不斷變化；由于數(shù)字電路的功率耗散和其工作電壓的平方成正比，因此，從節(jié)能的角度考慮，最理想的狀態(tài)是使數(shù)字電路的供電電壓跟隨其工作頻率而變化，即工作電壓需要隨頻率上升而上升，隨工作頻率下降而降低。

通常采用AVS(Adaptive Voltage Scaling)技術(shù)，也就是自適應(yīng)電壓控制技術(shù)來調(diào)節(jié)電子系統(tǒng)電源輸出電壓隨負載的變化而變化，達到提高電源轉(zhuǎn)換效率和利用率的目的；圖1為傳統(tǒng)的自適應(yīng)電壓調(diào)節(jié)器的電路結(jié)構(gòu)示意圖，其主要缺點在于：當(dāng)圖1中的AVS自適應(yīng)電源管理電路單元通過I²C總線接收到需要降低輸出電壓的指令時，輸出電容Cout上存儲的多余能量會通過M2白白地釋放掉，造成系統(tǒng)轉(zhuǎn)換效率的降低；而當(dāng)圖1中的AVS自適應(yīng)電源管理電路單元通過I²C總線接收到需要升高輸出電壓的指令時，由于輸出電容Cout的容量大(比如50～100μF)，輸出電壓的上升速率會慢，比如不容易滿足0.2V/μs的上升速率要求。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是提供一種自適應(yīng)電壓調(diào)節(jié)器。

為此，本發(fā)明技術(shù)方案如下：

一種自適應(yīng)電壓調(diào)節(jié)器，包括第一級降壓拓撲單元，第一級降壓單元包括第一晶體管M1、第二晶體管M2、第一電感L1和第一電容Cs1，第一晶體管M1的漏極接電壓輸出端Vin，第一晶體管M1的柵極接AVS自適應(yīng)電源管理電路單元，第一晶體管M1的源極連接到第二晶體管M2的漏極；第二晶體管M2的柵極接到AVS自適應(yīng)電源管理電路單元，第二晶體管M2的源極接地；第一電感L1的一端接第二晶體管M2的漏極，另一端接輸出端Vout；第一電容Cs1的一端接地，另一端接輸出端Vout，所述的自適應(yīng)電壓調(diào)節(jié)器還包括第二級升降壓拓撲單元，所述的第二級升降壓拓撲單元包括第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6、第二電感L2、第二電容Cs2；第三晶體管M3的漏極接輸出端Vout，第三晶體管M3的柵極接AVS自適應(yīng)電源管理電路單元，第三晶體管M3的源極接第六晶體管M6的漏極；第四晶體管M4的柵極接AVS自適應(yīng)電源管理電路單元，第四晶體管M4的源極通過第二電感L2接地，第四晶體管M4的漏極通過第二電容Cs2連接到輸出端Vout，第五晶體管M5的漏極連接到第四晶體管M4的源極，第五晶體管M5的柵極連接到AVS自適應(yīng)電源管理電路單元，第五晶體管M5的源極接第六晶體管M6的源極；第六晶體管M6的源極接第四晶體管M4的襯底；輸出端Vout接到負載數(shù)字電路；負載數(shù)字電路與AVS自適應(yīng)電源管理電路單元之間通過I²C總線進行信號傳遞，第一晶體管M1、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6均為MOS管。

所述的第一電容Cs1的容值大小為第二電容Cs2的10％～20％。

與現(xiàn)有技術(shù)相比，該自適應(yīng)電壓調(diào)節(jié)器根據(jù)接收到的數(shù)字負載電路端口發(fā)出的指令，實時選擇第二級升壓或降壓的連接方式，有效地把第二級存儲的能量轉(zhuǎn)移到輸出端再利用，同時還可以提高輸出電壓轉(zhuǎn)換效率。

附圖說明

圖1為傳統(tǒng)的自適應(yīng)電壓調(diào)節(jié)器的電路結(jié)構(gòu)示意圖。

圖2為本發(fā)明提供的自適應(yīng)電壓調(diào)節(jié)器的電路結(jié)構(gòu)示意圖。

具體實施方式

下面結(jié)合附圖及具體實施例對本發(fā)明做進一步的說明，但下述實施例絕非對本發(fā)明有任何限制。

如圖2所示，該自適應(yīng)電壓調(diào)節(jié)器包括第一級降壓拓撲單元，第一級降壓單元包括第一晶體管M1、第二晶體管M2、第一電感L1和第一電容Cs1，第一晶體管M1的漏極接電壓輸出端Vin，第一晶體管M1的柵極接AVS自適應(yīng)電源管理電路單元，第一晶體管M1的源極連接到第二晶體管M2的漏極；第二晶體管M2的柵極接到AVS自適應(yīng)電源管理電路單元，第二晶體管M2的源極接地；第一電感L1的一端接第二晶體管M2的漏極，另一端接輸出端Vout；第一電容Cs1的一端接地，另一端接輸出端Vout；

所述的自適應(yīng)電壓調(diào)節(jié)器還包括第二級升降壓拓撲單元，所述的第二級升降壓拓撲單元包括第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6、第二電感L2、第二電容Cs2；第三晶體管M3的漏極接輸出端Vout，第三晶體管M3的柵極接AVS自適應(yīng)電源管理電路單元，第三晶體管M3的源極接第六晶體管M6的漏極；第四晶體管M4的柵極接AVS自適應(yīng)電源管理電路單元，第四晶體管M4的源極通過第二電感L2接地，第四晶體管M4的漏極通過第二電容Cs2連接到輸出端Vout，第五晶體管M5的漏極連接到第四晶體管M4的源極，第五晶體管M5的柵極連接到AVS自適應(yīng)電源管理電路單元，第五晶體管M5的源極接第六晶體管M6的源極；第六晶體管M6的源極接第四晶體管M4的襯底；輸出端Vout接到負載數(shù)字電路；負載數(shù)字電路與AVS自適應(yīng)電源管理電路單元之間通過I²C總線進行信號傳遞，第一晶體管M1、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6均為MOS管。

所述的第一電容Cs1的容值大小為第二電容Cs2的10％～20％。

本發(fā)明提供的自適應(yīng)電壓調(diào)節(jié)器的實施例如下：

第一晶體管M1、第二晶體管M2、第一電感L1和第一電容Cs1構(gòu)成主Buck降壓電路，第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6、第二電感L2和第二電容Cs2構(gòu)成輔助的Buck-Boost升降壓電路；在輸出端Vout的變化過程中，不管輸出端Vout的電壓是上升或下降，主Buck降壓電路一直處于工作狀態(tài)，而輔助Buck-Boost升降壓電路的工作方式由AVS自適應(yīng)電源管理電路單元的需求決定；

實施例一：當(dāng)圖2中的AVS自適應(yīng)電源管理電路單元未收到任何指令時，輸出端Vout的輸出電壓恒定，假設(shè)輸出端Vout的電壓為3.3V時，第三晶體管M3處于常截止?fàn)顟B(tài)，第四晶體管M4處于導(dǎo)通狀態(tài)，第二電容Cs2也是輸出電容的一部分，但第四晶體管M4的導(dǎo)通電阻構(gòu)成了第二電容Cs2額外的寄生串聯(lián)電阻ESR。

實施例二：當(dāng)圖2中的AVS自適應(yīng)電源管理電路單元通過I²C總線接收到需要降低輸出電壓的指令時，第四晶體管M4立即關(guān)斷，并且第五晶體管M5導(dǎo)通，第六晶體管M6截止，第三晶體管M3仍處于截止?fàn)顟B(tài)；此時，第四晶體管M4的體區(qū)(襯底)連接到第四晶體管M4的第二電容Cs2一側(cè)，即第四晶體管M4的體二極管的正極連接到Vs點；由于第五晶體管M5和第六晶體管M6的體二極管是背靠背串聯(lián)連接，因此不會有電流流過。主Buck降壓電路工作時，在輸出端Vout的電壓逐漸下降的過程中，由于第二電容Cs2沒有放電通路，要保證第二電容Cs2上的電壓不變，Vs點的電壓就會逐漸變?yōu)樨撾娢?；例如，開始時輸出端Vout的電壓3.3V，當(dāng)輸出端Vout的電壓從3.3V下降到0.6V時，Vs點的電壓從接近于地電位0V下降到-2.7V；由于第一電容Cs1的容量小，比如為2.2μF，第一電容Cs1上的電壓即輸出端Vout的電壓通過數(shù)字負載電路和電源管理單元內(nèi)部的放電通路，會迅速轉(zhuǎn)變到數(shù)字負載電路所需的低電壓；同時，由于第一電容Cs1上存儲的能量較少，在這一AVS自適應(yīng)電源管理電路單元電壓轉(zhuǎn)換過程中，損失的能量就較少；當(dāng)輸出端Vout的電壓穩(wěn)定后，由于第二電容Cs2上的壓降高于第一電容Cs1上的電壓，此時，第三晶體管M3、第四晶體管M4、第二電感L2和第二電容Cs2構(gòu)成輔助的升降壓拓撲單元以Buck降壓方式開始工作，把第二電容Cs2上存儲的能量逐步轉(zhuǎn)移到輸出端Vout；其工作過程如下：第四晶體管M4導(dǎo)通，由于Vs點是負電壓，第二電感L2上的電流會逐漸增加；第四晶體管M4關(guān)斷，第二電感L2上的電流會首先通過第三晶體管M3的體二極管流向輸出端Vout，之后，第三晶體管M3閉合，起同步整流的作用；上述過程不斷重復(fù)，直到Vs點的電壓接近于地電位0V時，第四晶體管M4再次處于常導(dǎo)通狀態(tài)，第三晶體管M3處于常關(guān)斷狀態(tài)，第五晶體管M5和第六晶體管M6的開關(guān)狀態(tài)不變，即第五晶體管M5導(dǎo)通，第六晶體管M6截止；因此，第二電容Cs2上多余的能量被逐漸轉(zhuǎn)移到輸出端再利用，而不是被直接泄放掉。

實施例三：當(dāng)圖2中的AVS自適應(yīng)電源管理電路單元通過I²C總線接收到需要升高輸出電壓的指令時，比如輸出端Vout的電壓要從0.6V上升到3.3V時，第三晶體管M3仍處于截止?fàn)顟B(tài)，第四晶體管M4立即處于截止?fàn)顟B(tài)，并且第五晶體管M5截止，第六晶體管M6導(dǎo)通，第四晶體管M4體二極管的正極連接到第二電感L2，在第一級降壓拓撲單元工作時，由于第一電容Cs1容值較小，比如為2.2μF，輸出端Vout的電壓從0.6V上升到3.3V的上升過程會快，同時，由于第二電容Cs2兩端的壓降不變而導(dǎo)致Vs點的電壓從接近于地電位0V上升到2.7V，一旦輸出端Vout的電壓從0.6V快速上升到數(shù)字負載電路所需的電壓3.3V，第三晶體管M3、第四晶體管M4、第二電感L2和第二電容Cs2工作在升壓模式，逐步對第二電容Cs2充電；其工作過程如下：第三晶體管M3導(dǎo)通，第五晶體管M5導(dǎo)通，第六晶體管M6截止，第四晶體管M4的體二極管的正極再次連接到Vs點，第二電感L2被連接到輸出端Vout，第二電感L2上的電流會逐漸增加；然后令第三晶體管M3截止，第二電感L2上的電流會首先通過第四晶體管M4的體二極管續(xù)流，之后，第四晶體管M4閉合，起同步整流的作用。上述過程重復(fù)進行，直至Vs點的電壓接近于地電位；之后，第三晶體管M3再次處于常截止?fàn)顟B(tài)，第四晶體管M4再次處于常導(dǎo)通狀態(tài)。