本發(fā)明涉及一種直流-直流(dc-dc)控制器，尤其涉及一種全數(shù)字的多相dc-dc控制器。

背景技術：

1、滿足低電壓高負載電流要求的多相dc-dc轉(zhuǎn)換器具有以下優(yōu)點：小尺寸、高轉(zhuǎn)換器帶寬、快速瞬態(tài)響應及低紋波(ripple)。然而，多相轉(zhuǎn)換器的效率難以提高。因此，如何開發(fā)一種具有更高效率的dc-dc轉(zhuǎn)換器已成為一個需要解決的問題。

2、本“背景技術”段落僅提供背景信息。本“背景技術”中的陳述并非承認本發(fā)明“背景技術”中公開的主題構成本發(fā)明的現(xiàn)有技術，并且本發(fā)明“背景技術”中的任何部分都不能作為本說明書任何部分(包括“背景技術”中的討論)構成本發(fā)明的現(xiàn)有技術的承認。

技術實現(xiàn)思路

1、本發(fā)明的一個方面公開了一種直流-直流dc-dc控制器，其配置成產(chǎn)生n個脈沖寬度調(diào)制(pwm)信號，用于將輸入電壓轉(zhuǎn)換為定標于參考電壓的輸出電壓，其中n為大于1的整數(shù)。所述直流-直流控制器包括第一電壓時間轉(zhuǎn)換器(voltage-to-time?converter，vtc)、第二vtc、第三vtc、數(shù)字控制電路、序列相位信號產(chǎn)生器(sequential?phased?signalgenerator，spsg)以及時域調(diào)制器。第一vtc配置成產(chǎn)生與輸入電壓相對應的第一時域信號。第二vtc配置成產(chǎn)生與輸出電壓相對應的第二時域信號。第三vtc配置成產(chǎn)生與參考電壓相對應的第三時域信號。數(shù)字控制電路包括多路復用選擇器、第一時間數(shù)字轉(zhuǎn)換器(time-to-digital?converter，tdc)、第二tdc、符號提取器以及第一逐次逼近寄存器(successive?approximation?register，sar)控制器。多路復用選擇器配置成根據(jù)第一時域信號與第三時域信號來決定參考電壓的電壓區(qū)段，并據(jù)以產(chǎn)生n個時段指示信號以指示所述n個pwm信號中每一個pwm信號的下降沿所在的時段。第一tdc耦接至第二vtc，并配置成產(chǎn)生對應于第二時域信號的第一數(shù)字域信號。第二tdc耦接至第三vtc，并配置成產(chǎn)生對應于第三時域信號的第二數(shù)字域信號。符號提取器配置成根據(jù)第一數(shù)字域信號和第二數(shù)字域信號，產(chǎn)生指示輸出電壓與參考電壓之間關系的比較碼。第一sar控制器配置成根據(jù)所述比較碼產(chǎn)生第一控制碼。序列相位信號產(chǎn)生器配置成產(chǎn)生n個相位信號，并且所述n個相位信號具有相同寬度的占空比，且所述n個相位信號的頻率為第三時域信號的頻率的1/n倍。時域調(diào)制器配置成根據(jù)n個時段指示信號及第一控制碼，調(diào)整n個相位信號的占空比，以產(chǎn)生n個pwm信號。

2、本發(fā)明的另一個方面提供了一種時域調(diào)制器，用于調(diào)整n個相位信號的占空比，以產(chǎn)生n個脈沖寬度調(diào)制(pwm)信號，其中n是大于1的整數(shù)，并且n個相位信號的占空比具有相同的寬度。所述時域調(diào)制器包括輸入占空比選擇器、至少一個數(shù)字時間轉(zhuǎn)換器(digital-to-time?converter，dtc)以及輸出占空比選擇器。輸入占空比選擇器配置成根據(jù)n個相位信號和n個時段指示信號產(chǎn)生n個脈沖信號，并將n個脈沖信號組合成第一組合脈沖信號。所述至少一個dtc耦接至所述輸入占空比選擇器，并配置成根據(jù)至少一個控制碼，調(diào)整所述第一組合脈沖信號的時序以產(chǎn)生第二組合脈沖信號。所述輸出占空比選擇器耦接至所述至少一個dtc，并配置成根據(jù)所述第二組合脈沖信號與n個時段指示信號產(chǎn)生n個pwm信號。n個pwm信號的n個上升沿由n個相位信號決定，且n個pwm信號的n個下降沿由所述至少一個dtc產(chǎn)生的第二組合脈沖信號決定。

3、本發(fā)明的另一個方面提供了一種用于將電壓域信號轉(zhuǎn)換為數(shù)字域信號的模擬數(shù)字轉(zhuǎn)換器(analog-to-digital?converter，adc)。所述adc包括電壓時間轉(zhuǎn)換器(voltage-to-time?converter，vtc)和時間數(shù)字轉(zhuǎn)換器(time-to-digital?converter，tdc)。所述vtc配置成接收電壓域信號，并產(chǎn)生與電壓域信號對應的時域信號。所述tdc耦接至vtc，并且配置成產(chǎn)生與從所述vtc接收的時域信號相關的數(shù)字域信號。

4、前面已相當概括地概述本發(fā)明的特征及技術優(yōu)點，以便更佳理解下列的本發(fā)明實施方式。稍后將說明本發(fā)明的其他特征和技術優(yōu)點，這些特征和技術優(yōu)點形成本申請權利要求的主題。本領域的技術人員應明白，可利用所公開的概念及特定實施例，作為修改或設計用以實施本發(fā)明目的的其他結(jié)構或處理的基礎。本領域的技術人員還應認識到，此類等同構造并不悖離權利要求書提出的本發(fā)明的精神或范疇。。

技術特征：

1.一種直流-直流控制器，其特征在于配置成產(chǎn)生n個脈沖寬度調(diào)制信號，用于將輸入電壓轉(zhuǎn)換為以參考電壓為目標的輸出電壓，其中n為大于1的整數(shù)，并且所述直流-直流控制器包括：

2.根據(jù)權利要求1所述的直流-直流控制器，其特征在于：

3.根據(jù)權利要求2所述的直流-直流控制器，其特征在于：

4.根據(jù)權利要求2所述的直流-直流控制器，其特征在于：

5.根據(jù)權利要求1所述的直流-直流控制器，其特征在于：

6.根據(jù)權利要求1所述的直流-直流控制器，其特征在于，所述第一逐次逼近寄存器控制器還配置成產(chǎn)生第三控制碼，用于控制所述第二電壓時間轉(zhuǎn)換器的至少一個電容器組，以校準所述第二時域信號和所述第三時域信號的頻率間的頻率偏移。

7.根據(jù)權利要求1所述的直流-直流控制器，其特征在于，所述數(shù)字控制電路還包括：

8.根據(jù)權利要求1所述的直流-直流控制器，其特征在于，所述數(shù)字控制電路還包括：

9.根據(jù)權利要求1所述的直流-直流控制器，其特征在于，所述數(shù)字控制電路還包括：

10.根據(jù)權利要求9所述的直流-直流控制器，其特征在于：

11.根據(jù)權利要求1所述的直流-直流控制器，其特征在于，所述序列相位信號產(chǎn)生器包括：

12.一種時域調(diào)制器，其特征在于用于調(diào)整n個相位信號的占空比，以產(chǎn)生n個脈沖寬度調(diào)制信號，其中n是大于1的整數(shù)，并且所述n個相位信號的占空比具有相同的寬度，并且所述時域調(diào)制器包括：

13.根據(jù)權利要求12所述的時域調(diào)制器，其特征在于，所述輸入占空比選擇器包括n個輸入信道單元，并且所述n個輸入信道單元的第一輸入信道單元包括：

14.根據(jù)權利要求12所述的時域調(diào)制器，其特征在于，所述輸出占空比選擇器包括n個輸出信道單元，所述n個輸出信道單元中的第一輸出信道單元產(chǎn)生所述n個脈沖寬度調(diào)制信號中的第一脈沖寬度調(diào)制信號，并且所述第一輸出信道單元包括：

15.一種模擬數(shù)字轉(zhuǎn)換器，其用于將電壓域信號轉(zhuǎn)換成數(shù)字域信號，所述模擬數(shù)字轉(zhuǎn)換器的特征在于包括：

16.根據(jù)權利要求15所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于，所述電壓時間轉(zhuǎn)換器包括壓控振蕩器。

17.根據(jù)權利要求16所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于，所述壓控振蕩器包括：

18.根據(jù)權利要求17所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于，所述多個延時電路中的每個延時電路都包括：

19.根據(jù)權利要求18所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于，所述第三晶體管和所述第四晶體管都為耐高壓晶體管。

20.根據(jù)權利要求15所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于，所述時間數(shù)字轉(zhuǎn)換器包括計數(shù)器，其配置成通過計數(shù)所述時域信號的脈沖數(shù)量，來產(chǎn)生所述數(shù)字域信號。

技術總結(jié)
本申請公開一種全數(shù)字多相直流?直流控制器、時域調(diào)制器及模擬數(shù)字轉(zhuǎn)換器。所述數(shù)字直流?直流控制器包括時域模擬數(shù)字轉(zhuǎn)換器，其用于將模擬域信號轉(zhuǎn)換為數(shù)字域信號，以便受益于工藝進步的微縮而不受低電壓擺幅的限制。此外，所述直流?直流控制器還包括數(shù)字控制電路和時域調(diào)制器。所述數(shù)字控制電路可在數(shù)字域中控制所述時域調(diào)制器，從而減少工藝、電壓和溫度偏差造成的影響。此外，所述時域調(diào)制器可調(diào)整多個脈沖寬度調(diào)制信號的時序，并避免電路不匹配進而提高效能。由于所述數(shù)字控制電路可用程序語言合成，因此可適用于任何數(shù)字半導體工藝來實作以減少芯片面積。

技術研發(fā)人員：徐晨鈞
受保護的技術使用者：徐晨鈞
技術研發(fā)日：
技術公布日：2024/12/30