本發(fā)明涉及電源模塊領(lǐng)域，具體地說，涉及電源軟啟動電路及其啟動方法。

背景技術(shù)：

1、為了避免電源模塊的輸出在上電時候的過充電流尖峰，電源模塊都會有軟啟動電路，讓輸出從0v開始緩慢上升到電源輸出值。常規(guī)的軟啟動電路是在電源的誤差放大器的輸入端和參考電源vref一起，再加一個端給從0v開始的軟啟動電壓vss。這樣電源輸出在vss<vref的時候，vout的輸出會跟隨vss的上升時間；當(dāng)vss>＝vref的時候，vout的輸出跟隨vref的值。

2、如圖1所示，現(xiàn)有技術(shù)的一種電源模塊的電路，其中，en_ldo為ldo的使能信號，0代表ldo關(guān)閉，1代表ldo打開

3、vref為用于ldo輸出值的基準(zhǔn)電壓

4、vss為軟啟動電壓

5、vout為ldo的輸出電壓

6、cout為ldo的輸出電壓的負(fù)載電容

7、rout為ldo的輸出電阻負(fù)載

8、r1，c1為參考電壓的rc濾波，避免vref被干擾后對ldo參考電壓的影響。

9、如圖2所示，這種傳統(tǒng)方式中l(wèi)do的誤差放大器的輸入對中的m6:m7:m8＝1:1:1。

10、現(xiàn)有技術(shù)產(chǎn)生vss有兩種常用方案。

11、圖3為現(xiàn)有技術(shù)的產(chǎn)生vss的一種電路原理圖。如圖3所示，用偏置電流i5充電電容c2，獲得一個斜坡電壓vss。

12、圖4為現(xiàn)有技術(shù)的產(chǎn)生vss的一種電路原理圖。如圖4所示，采用一個時鐘生成n個bit，用dac的方式生成一個臺階樣的vss上升電壓。因為臺階高度不能導(dǎo)致輸出過充，n的個數(shù)要保證臺階高度小于幾個mv。

13、現(xiàn)有技術(shù)的缺點包括：

14、(1)電容器件的面積比其它mos類器件大很多，對于摳成本的芯片

15、(2)因為n的數(shù)目比較高，dac的lsb要求很低，整個電路的面積很大。

16、因為vref是芯片的基準(zhǔn)電壓，所以不受en_ldo控制，不能在en_ldo從低到高使能ldo的時候，從0v上升到vref。這是常用方案會在vref外另外用一個vss電壓的原因。

17、有鑒于此，本發(fā)明提供了電源軟啟動電路及其啟動方法。

技術(shù)實現(xiàn)思路

1、針對現(xiàn)有技術(shù)中的問題，本發(fā)明的電源軟啟動電路及其啟動方法，克服了現(xiàn)有技術(shù)的困難，能夠?qū)崿F(xiàn)電源軟啟動的功能，大幅降低電路面積成本，提升電路的集成度。

2、本發(fā)明的實施例提供一種電源軟啟動電路，包括：

3、一第一晶體管，用于響應(yīng)參考電壓信號端，對第四節(jié)點和第一節(jié)點之間的電流路徑進(jìn)行切換；

4、一第二晶體管，用于響應(yīng)第二節(jié)點的電壓，對第三節(jié)點和接地端之間的電流路徑進(jìn)行切換；

5、一第三晶體管，用于響應(yīng)所述第四節(jié)點的電壓，對工作電源端和第五節(jié)點之間的電流路徑進(jìn)行切換；

6、一第一四向開關(guān)，所述第一四向開關(guān)的第一端串聯(lián)第一電阻后再連接參考電壓信號端，第二端連接第一節(jié)點，第三端連接第七節(jié)點，第四端連接一第一觸發(fā)器的輸出端，所述第一觸發(fā)器的輸入端連接所述第七節(jié)點；

7、一第二四向開關(guān)，所述第二四向開關(guān)的第一端連接所述第一節(jié)點，第二端連接所述第三節(jié)點，第三端連接第六節(jié)點，第四端連接所述第二節(jié)點；

8、一第二觸發(fā)器，連接于所述第六節(jié)點與所述第二節(jié)點之間；

9、一邏輯門，所述邏輯門的輸出端連接所述第七節(jié)點，所述邏輯門的一個輸入端連接所述第六節(jié)點，另一個輸入端連接串聯(lián)一施密特觸發(fā)器后再連接所述第五節(jié)點；以及

10、一低壓差線性穩(wěn)壓器，所述低壓差線性穩(wěn)壓器的使能信號接入端連接所述第六節(jié)點，參考信號接入端連接所述第三節(jié)點，輸出端連接一電壓輸出端。

11、優(yōu)選地，所述第一晶體管和第二晶體管均為nmos管。

12、優(yōu)選地，所述第三晶體管均為pmos管。

13、優(yōu)選地，所述第二觸發(fā)器的輸入端連接所述第六節(jié)點，輸出端連接所述第二節(jié)點。

14、優(yōu)選地，還包括：一第一偏置電流檢測單元，串聯(lián)于所述第四節(jié)點與所述工作電源端之間。

15、優(yōu)選地，還包括：一第二偏置電流檢測單元，串聯(lián)于所述第五節(jié)點與所述接地端之間。

16、優(yōu)選地，所述使能信號接入端發(fā)出的使能信號為一個脈沖信號，所述參考信號接入端發(fā)出的參考電壓為一個斜坡電壓信號，所述參考電壓的斜坡區(qū)域位對應(yīng)的第一時序被所述脈沖信號的高電平的第二時序所包含，所述脈沖信號的上升沿的觸發(fā)時間與所述斜坡電壓信號的初始上升觸發(fā)時間同步。

17、優(yōu)選地，還包括：第二電容和第二電阻分別連接所述電壓輸出端。

18、優(yōu)選地，還包括：一第一電容，連接于所述第三節(jié)點和接地端之間。

19、本發(fā)明的實施例還提供一種電源軟啟動方法，采用上述的電源軟啟動電路，其特征在于，包括：

20、s110、當(dāng)使能信號為低，則低壓差線性穩(wěn)壓器關(guān)閉，第一四向開關(guān)和第二四向開關(guān)都斷開，所述第二晶體管導(dǎo)通并將所述參考信號接入端接地；以及

21、s120、當(dāng)使能信號開始上升沿，則第一四向開關(guān)斷開，第二四向開關(guān)導(dǎo)通，所述第二晶體管截止，第一偏置電流經(jīng)過所述第一晶體管向第一電容充電，伴隨所述參考信號接入端的電壓升高，所述第一晶體管的門限電壓降低，直至所述第一晶體管截止，當(dāng)所述第一晶體管的門限電壓的電流能力小于第一偏置電壓時，所述第一晶體管從斷開到導(dǎo)通，使得所述第一四向開關(guān)導(dǎo)通，參考電壓通過所述第一電阻向所述第一電容充電，直到所述參考信號接入端的電壓等于所述參考電壓。

22、本發(fā)明的電源軟啟動電路能夠?qū)崿F(xiàn)電源軟啟動的功能，大幅降低電路面積成本，提升電路的集成度。

技術(shù)特征：

1.一種電源軟啟動電路，其特征在于，包括：

2.如權(quán)利要求1所述的電源軟啟動電路，其特征在于，所述第一晶體管(7)和第二晶體管(14)均為nmos管。

3.如權(quán)利要求1所述的電源軟啟動電路，其特征在于，所述第三晶體管(4)均為pmos管。

4.如權(quán)利要求1所述的電源軟啟動電路，其特征在于，所述第二觸發(fā)器(13)的輸入端連接所述第六節(jié)點(n6)，輸出端連接所述第二節(jié)點(n2)。

5.如權(quán)利要求1所述的電源軟啟動電路，其特征在于，還包括：一第一偏置電流檢測單元(5)，串聯(lián)于所述第四節(jié)點(n4)與所述工作電源端(vdd)之間。

6.如權(quán)利要求5所述的電源軟啟動電路，其特征在于，還包括：一第二偏置電流檢測單元(6)，串聯(lián)于所述第五節(jié)點(n5)與所述接地端之間。

7.如權(quán)利要求6所述的電源軟啟動電路，其特征在于，所述使能信號接入端發(fā)出的使能信號為一個脈沖信號，所述參考信號接入端發(fā)出的參考電壓為一個斜坡電壓信號，所述參考電壓的斜坡區(qū)域位對應(yīng)的第一時序被所述脈沖信號的高電平的第二時序所包含，所述脈沖信號的上升沿的觸發(fā)時間與所述斜坡電壓信號的初始上升觸發(fā)時間同步。

8.如權(quán)利要求7所述的電源軟啟動電路，其特征在于，還包括：第二電容(18)和第二電阻(19)分別連接所述電壓輸出端(17)。

9.如權(quán)利要求7所述的電源軟啟動電路，其特征在于，還包括：一第一電容(16)，連接于所述第三節(jié)點(n3)和接地端之間。

10.一種電源軟啟動方法，采用如權(quán)利要求9所述的電源軟啟動電路，其特征在于，包括：

技術(shù)總結(jié)
本發(fā)明提供了電源軟啟動電路及其啟動方法，其中，電源軟啟動電路包括：第一晶體管切換第四節(jié)點和第一節(jié)點之間的路徑；第二晶體管切換第三節(jié)點和接地端之間的路徑；第三晶體管切換工作電源端和第五節(jié)點之間的路徑；第一四向開關(guān)其四端各自連接參考電壓信號端、第一節(jié)點、第七節(jié)點以及第一觸發(fā)器；第二四向開關(guān)其四端各自連接第一節(jié)點、第三節(jié)點、第六節(jié)點以及第二節(jié)點，第二觸發(fā)器連接于第六節(jié)點與第二節(jié)點之間；邏輯門的輸出端連接第七節(jié)點，兩輸入端各自連接第六節(jié)點和串聯(lián)了施密特觸發(fā)器的第五節(jié)點；低壓差線性穩(wěn)壓器的使能信號接入端連接第六節(jié)點，參考信號接入端連接第三節(jié)點，輸出端連接一電壓輸出端，從而實現(xiàn)電源軟啟動，減小電路面積。

技術(shù)研發(fā)人員：曾妮,沈志偉
受保護(hù)的技術(shù)使用者：意瑞半導(dǎo)體（上海）有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/6