本發(fā)明涉及半導(dǎo)體集成電路，具體涉及一種高壓轉(zhuǎn)低壓電路及電源管理單元。

背景技術(shù)：

1、電源管理單元?（power?management?unit,pmu）是大多數(shù)芯片不可缺少的重要組成部分；pmu一般會由一個或n個ldo（線性穩(wěn)壓器）、bandgap（帶隙基準電路）、過壓保護、欠壓保護等電路組成，為芯片的其他電路模塊提供穩(wěn)定的電壓源、參考電壓(電流)、和一些過壓、欠壓保護功能。考量pmu的一個重要指標是其工作電壓范圍，傳統(tǒng)架構(gòu)的pmu最低工作電壓一般在4v左右，在一些汽車電子應(yīng)用中，如某個汽車馬達應(yīng)用中要求電源電壓在低至2v時候，內(nèi)部sram數(shù)據(jù)還可以保存（sram由1.5v?ldo供電），這就意味著pmu最低工作電壓需要進一步降低至2v。

2、因此，如何降低pmu的最低工作電壓，是本領(lǐng)域技術(shù)人員關(guān)注的焦點。

技術(shù)實現(xiàn)思路

1、本發(fā)明的目的是提出一種高壓轉(zhuǎn)低壓電路及電源管理單元，可以降低電源管理單元的最低工作電壓。

2、為了實現(xiàn)上述目的，本發(fā)明提供了一種高壓轉(zhuǎn)低壓電路，包括：

3、pmos驅(qū)動管、nmos驅(qū)動管、第一nmos管、第一pmos管、第一電阻、第二電阻、第三電阻第一齊納管和第二齊納管；

4、所述第一電阻的一端連接于所述nmos驅(qū)動管的漏極、所述第一pmos管的源極、所述pmos驅(qū)動管的源極以及所述第二電阻的一端，并用于輸入電源電壓；所述第一電阻的另一端連接于所述第一nmos管的柵極、所述nmos驅(qū)動管的柵極以及所述第一齊納管的陰極；

5、所述第一nmos管的源極和所述第一齊納管的陽極接地；所述第一nmos管的漏極連接于所述第二電阻的另一端以及所述第一pmos管的柵極；

6、所述第一pmos管的漏極連接于所述pmos驅(qū)動管的柵極，并通過所述第三電阻接地；

7、所述pmos驅(qū)動管的漏極連接于所述nmos驅(qū)動管的源極和所述第二齊納管的陰極，并用于輸出模擬電壓；所述第二齊納管的陽極接地。

8、可選方案中，所述高壓轉(zhuǎn)低壓電路還包括第一過沖抑制電路；所述第一過沖抑制電路包括：第二pmos管、第三pmos管、第四電阻和第三齊納管；

9、所述第二pmos管的柵極和漏極短接并連接于所述第三pmos管的柵極和所述第四電阻的一端；所述第四電阻的另一端通過所述第三齊納管接地；

10、所述第二pmos管的源極和所述第三pmos管的源極相連接，并用于輸入電源電壓；所述第三pmos管的漏極連接于所述第一pmos管的漏極。

11、可選方案中，所述高壓轉(zhuǎn)低壓電路還包括第二過沖抑制電路；所述第二過沖抑制電路包括：第四pmos管、第五pmos管、第六pmos管、第七pmos管、第二nmos管、第三nmos管、第四nmos管和電容；

12、所述第四pmos管的源極和所述第五pmos管的源極相連接，并用于輸入電源電壓；所述第四pmos管的柵極和所述第五pmos管的柵極相連接；

13、所述第四pmos管的漏極連接于所述第六pmos管的源極和所述電容的一端，所述電容的另一端連接于所述nmos驅(qū)動管的源極；

14、所述第五pmos管的漏極連接于所述第七pmos管的源極；所述第六pmos管的柵極和所述第七pmos管的柵極相連接；所述第六pmos管的漏極連接于所述第四nmos管的柵極和所述第三nmos管的漏極；所述第七pmos管的漏極連接于所述第三nmos管的柵極以及所述第二nmos管的漏極和柵極；

15、所述第四nmos管的漏極連接于所述nmos驅(qū)動管的源極；所述第二nmos管、所述第三nmos管和所述第四nmos管的源極均接地。

16、本發(fā)明還提供了一種電源管理單元，包括上述的高壓轉(zhuǎn)低壓電路。

17、可選方案中，所述電源管理單元還包括：電壓檢測電路、帶隙基準電路、第一線性穩(wěn)壓器電路和第二線性穩(wěn)壓器電路；

18、所述高壓轉(zhuǎn)低壓電路的輸出作為所述電壓檢測電路和所述帶隙基準電路的輸入；

19、所述電壓檢測電路向所述帶隙基準電路、所述第一線性穩(wěn)壓器電路和所述第二線性穩(wěn)壓器電路輸出使能信號；

20、所述帶隙基準電路向所述第一線性穩(wěn)壓器電路提供第一偏置電壓，向所述第二線性穩(wěn)壓器電路提供第二偏置電壓；

21、所述第一線性穩(wěn)壓器電路輸入所述電源電壓，向所述第二線性穩(wěn)壓器電路提供電壓；

22、設(shè)定第一閾值和第二閾值，且所述第一閾值大于所述第二閾值；當所述高壓轉(zhuǎn)低壓電路的輸出電壓高于所述第一閾值時，所述使能信號為高，當所述高壓轉(zhuǎn)低壓電路的輸出電壓低于所述第二閾值時，所述使能信號為低。

23、可選方案中，所述第一閾值小于2v，所述第二閾值大于1.5v。

24、可選方案中，當所述電源電壓小于所述第一閾值大于0時，所述使能信號為低，所述第一線性穩(wěn)壓器電路和所述第二線性穩(wěn)壓器電路的輸出電壓為0；

25、當所述電源電壓小于5v大于所述第一閾值時，所述使能信號為高，所述第一線性穩(wěn)壓器電路的輸出值跟隨所述電源電壓，所述第二線性穩(wěn)壓器電路的輸出電壓為1.5v；

26、當所述電源電壓大于5v時，所述使能信號為高，所述第一線性穩(wěn)壓器電路的輸出電壓為5v，所述第二線性穩(wěn)壓器電路的輸出電壓為1.5v。

27、本發(fā)明的有益效果在于：

28、本發(fā)明可以降低電源管理單元（pmu）的最低工作電壓。

技術(shù)特征：

1.一種高壓轉(zhuǎn)低壓電路，其特征在于，包括：

2.如權(quán)利要求1所述的高壓轉(zhuǎn)低壓電路，其特征在于，所述高壓轉(zhuǎn)低壓電路還包括第一過沖抑制電路；所述第一過沖抑制電路包括：第二pmos管、第三pmos管、第四電阻和第三齊納管；

3.如權(quán)利要求1或2所述的高壓轉(zhuǎn)低壓電路，其特征在于，所述高壓轉(zhuǎn)低壓電路還包括第二過沖抑制電路；所述第二過沖抑制電路包括：第四pmos管、第五pmos管、第六pmos管、第七pmos管、第二nmos管、第三nmos管、第四nmos管和電容；

4.一種電源管理單元，其特征在于，包括權(quán)利要求1-3任一項所述的高壓轉(zhuǎn)低壓電路。

5.如權(quán)利要求4所述的電源管理單元，其特征在于，所述電源管理單元還包括：電壓檢測電路、帶隙基準電路、第一線性穩(wěn)壓器電路和第二線性穩(wěn)壓器電路；

6.如權(quán)利要求5所述的電源管理單元，其特征在于，所述第一閾值小于2v，所述第二閾值大于1.5v。

7.如權(quán)利要求6所述的電源管理單元，其特征在于，當所述電源電壓小于所述第一閾值大于0時，所述使能信號為低，所述第一線性穩(wěn)壓器電路和所述第二線性穩(wěn)壓器電路的輸出電壓為0；

技術(shù)總結(jié)
本發(fā)明涉及半導(dǎo)體集成電路技術(shù)領(lǐng)域，提供了一種高壓轉(zhuǎn)低壓電路及電源管理單元，其中，高壓轉(zhuǎn)低壓電路包括：PMOS驅(qū)動管、NMOS驅(qū)動管、第一NMOS管、第一PMOS管、第一電阻、第二電阻、第三電阻第一齊納管和第二齊納管；第一電阻的一端連接于NMOS驅(qū)動管的漏極、第一PMOS管的源極、PMOS驅(qū)動管的源極以及第二電阻的一端，并用于輸入電源電壓；第一電阻的另一端連接于第一NMOS管的柵極、NMOS驅(qū)動管的柵極以及第一齊納管的陰極；第一NMOS管的源極和第一齊納管的陽極接地；第一NMOS管的漏極連接于第二電阻的另一端以及第一PMOS管的柵極；第一PMOS管的漏極連接于PMOS驅(qū)動管的柵極，并通過第三電阻接地；PMOS驅(qū)動管的漏極連接于NMOS驅(qū)動管的源極和第二齊納管的陰極，并用于輸出模擬電壓。

技術(shù)研發(fā)人員：蔡勝凱,董淵,李響,莊健
受保護的技術(shù)使用者：上海紫鷹微電子有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/9