專利名稱：內部電源電路的制作方法
技術領域：
本發(fā)明涉及一種電源電路，特別是涉及一種通過把外部電源升高來產生一個比外部電源電壓更高的電壓的升高電路或一個通過把外部電源降低來產生一個比外部電源電壓更低電壓的一個降壓變換器或其它DC(直流)-DC變換器。
近年來，在EEPROMs、快速存儲器和其它能夠被電重寫的只讀存儲器的實際應用中只能從外部提供一個單一的低電源電壓，在集成電路內部產生一個比由外部提供的電壓更高的內部電壓，并且通過在集成電路內部的高電壓把數(shù)據(jù)寫入到存儲器中。
然而，作為一般的趨勢外部電源的電壓正在被減小并且電壓越低升壓效率下降。因此，已經不可能產生一個具有充足功率的內部升壓電壓。
另一方面，使用的外部電源通常是一個5V的單電源，但是由于希望處理伴隨更高集成化的半導體裝置的耐壓的損壞和希望減小功率損耗，已經變?yōu)楸仨氃谳^低的外部電壓上操作半導體裝置。
然而，由于在集成電路中的電源電路的操作所引起損耗是大的并且阻礙了功率損耗的減小。
本發(fā)明的一個目的是提供一種電源電路，該電源電路能夠減小被用于通過增加升壓和降壓效率來獲得一個希望的高電壓的充電激勵電路的數(shù)量并且能夠輸出一個具有低功率損耗的穩(wěn)定輸出電壓。
根據(jù)本發(fā)明的一個方面提供一種外部電源電路，該電路包括多個電荷存儲裝置，一個第一電源端，一個第二電源端，一個第一開關裝置，用于把多個電荷存儲裝置相互并聯(lián)連接在第一狀態(tài)，和一個第二開關裝置，用于把多個電荷存儲裝置相互串聯(lián)連接在第二狀態(tài)，一個控制裝置，用于根據(jù)第一狀態(tài)或第二狀態(tài)來激勵第一開關裝置和第二開關裝置以便把多個電荷存儲裝置連接在第一電源端和第二電源端之間，和用于根據(jù)第一狀態(tài)或第二狀態(tài)來去除激勵第一開關裝置和第二開關裝置以便使多個電荷存儲裝置不連接在第一電源端和第二電源端之間，該控制裝置重復激勵和去激勵。
最好，電荷存儲裝置是由電容器構成的；第一開關裝置是由一個第三開關裝置和一個第四開關裝置構成的；和一個單獨的升壓電路包括一個連接在第一節(jié)點和第二節(jié)點之間的電容器、連接在第一節(jié)點和第一電源端之間的第三開關裝置和連接在第二節(jié)點和第二電源端之間的第四開關裝置；設置多個單獨的升壓電路；第二開關裝置在第一狀態(tài)中把一個前部分升壓電路的第一節(jié)點和一個后部分升壓電路的第二節(jié)點保持在一個非導通狀態(tài)和在第二狀態(tài)中把它們保持在一個導通狀態(tài)；在第一狀態(tài)中，由第三開關裝置和第四開關裝置構成的第一開關裝置被保持在導通狀態(tài)而第二開關裝置被保持在非導通狀態(tài)；和在第二狀態(tài)中，由第三開關裝置和第四開關裝置構成的第一開關裝置被保持在非導通狀態(tài)而第二開關裝置被保持在導通狀態(tài)，以便把在第一電源端和第二電源端之間的電壓升高。
本發(fā)明的內部電源電路還包括一個與最初級部分升壓電路的第二節(jié)點連接的偏置裝置，用于把該第二節(jié)點保持在一個恒定的電位上和一個連接在最末級部分升壓電路的第一節(jié)點和一個升壓電壓輸出端之間的整流裝置。
最好偏置裝置是由一個開關裝置構成的，在由第三開關裝置和第四開關裝置構成的第一開關裝置被保持在非導通狀態(tài)時該開關裝置被設置在導通狀態(tài)。
最好第一電源端是一個正電源端和第二電源端是一個負電源端，恒定電位是第一電源端的電位，偏置裝置是這樣被連接的整流元件，以便使從第一電源端朝向最初級部分升壓電路的第二節(jié)點的方向變?yōu)檎较?，和該整流元件被這樣的連接以便使從最末級部分升壓電路的第一節(jié)點朝向輸出端的方向變?yōu)檎较虿⑶姨峁┱纳龎弘妷航o輸出端。
另一方面，第一電源端是一個負電源端和第二電源端是一個正電源端，恒定電位是第二電源端的電位，偏置裝置是這樣被連接的整流元件，以便使從第一級部分升壓電路的第二節(jié)點朝向第一電源端的方向變?yōu)檎较颍驮撜髟贿@樣的連接以便使從輸出端朝向最末級部分升壓電路的第一節(jié)點的方向變?yōu)檎较虿⑶姨峁┴摰纳龎弘妷航o輸出端。
最好第三開關裝置是由一個第一導電型絕緣柵型場效應晶體管構成的，該晶體管具有一個與第一時鐘的輸入端連接的柵極、一個與第一電源連接的擴散層和另一個與部分升壓電路的第一節(jié)點連接的擴散層；第四開關裝置是由一個第一導電型絕緣柵型場效應晶體管構成的，該晶體管具有一個與第二時鐘的輸入端連接的柵極、一個與第二電源連接的擴散層和另一個與該部分升壓電路的第二節(jié)點連接的擴散層；第二開關裝置是由一個第二導電型絕緣柵型場效應晶體管構成的，該晶體管具有一個與第三時鐘的輸入端連接的柵極。
最好偏置裝置是由一個第二導電型絕緣柵型場效應晶體管構成的，該晶體管具有一個與第三時鐘的輸入端連接的柵極。
最好第一時鐘的幅值被設置在比在第一電源端和第二電源端之間的電位差更大的一個值上。
最好第一電源端是一個正電源端和第一導電型絕緣柵型場效應晶體管是一個n溝道型晶體管并且在第一時鐘的高電平區(qū)域中該晶體管被保持在比第一電源端電壓更高的一個電平上。
最好第一電源端是一個負電源端和第一導電型絕緣柵型場效應晶體管是一個P溝道型晶體管并且在第一時鐘的低電平區(qū)域中該晶體管被保持在比第二電源端電壓更低的一個電平上。
最好構成第二開關裝置的第二導電型絕緣柵型場效應晶體管在一個獨立的溝中被形成。
最好偏置裝置是一個第二導電型絕緣柵型場效應晶體管，該晶體管被形成在與用于構成部分周邊邏輯電路的第二導電型絕緣柵型場效應晶體管的溝相同的溝中。
根據(jù)本發(fā)明的第二個方面提供一種內部電源電路，該電路包括；一個第一電源端，一個第二電源端，一個第一節(jié)點，一個第二節(jié)點，一個連接在第一節(jié)點和第二節(jié)點之間的電容器，一個連接在第一節(jié)點和第一電源端之間的第一開關裝置，一個連接在第二節(jié)點和第二電源端之間的第二開關裝置，一個與第二節(jié)點連接并且把該節(jié)點偏壓在一個恒定電壓上的偏置裝置，一個連接在第一節(jié)點和升壓電壓輸出端之間的整流裝置，第一和第二開關裝置被重復地設置在導通狀態(tài)和非導通狀態(tài)以便被重疊，由此輸出一個升壓電壓給輸出端。
最好偏置裝置是這樣被連接的整流元件，以便使從第一電源端朝向第二節(jié)點的方向變?yōu)檎较?，和該整流元件被這樣的連接以便使從第一節(jié)點朝向升壓輸出端的方向變?yōu)檎较颉?br> 最好偏置裝置是這樣被連接的整流元件，以便使從第二節(jié)點朝向第一電源端的方向變?yōu)檎较?，和該整流元件被這樣的連接以便使從升壓輸出端朝向第一節(jié)點的方向變?yōu)檎较颉?br> 最好電荷存儲裝置是由電容器構成的；在第二狀態(tài)中，這些電容器被串聯(lián)連接在第一和第二電源端之間并且然后被充電；和在第一狀態(tài)中，這些電容器被并聯(lián)連接在第二電源端和一個降壓電壓輸出端之間由此在第一和第二電源端之間獲得一個電壓。
最好還包括一個開關裝置，該開關裝置與在第一電源端的電壓和第二電源端的電壓之間的一個外部電源連接，并且具有至少一個比外部電源的電位更低的電位的輔助電源，該開關裝置操作地連接外部電源和輔助電源，一個裝置，該裝置用于根據(jù)與外部電源連接的開關裝置順序地轉換導通和非導通狀態(tài)以便產生對電容器的充電和放電。
最好還包括一個裝置，該裝置用于根據(jù)與輔助電源連接的開關裝置順序地轉換導通和非導通狀態(tài)以便產生對電容器的充電和放電。
最好還設置至少有兩個多個電容器的結構，這兩個多個電容器結構根據(jù)一個時鐘信號在串聯(lián)連接和并聯(lián)連接之間被轉換，和具有相反相位的時鐘信號被提供給上述至少兩個結構。
最好電容器是由鐵電電容器、高介電電容器、MIM(金屬-絕緣體-金屬)結構電容器、DRAM槽和疊層電容器、平板電容器、外部電容器、和MIS(金屬-絕緣體-半導體)柵極電容器構成的。
根據(jù)本發(fā)明，通過把第一和第二開關裝置設置在導通狀態(tài)和把第三開關裝置設置在非導通狀態(tài)，每個電容元件被充電到在第一電源和第二電源之間的不同電壓電平上，然后，第一和第二開關裝置被轉換到非導通狀態(tài)和第三開關裝置被轉換到導通狀態(tài)，因此充電的電容元件被串聯(lián)連接在恒定電位和電源電路的輸出端之間并且一個正的或負的升壓電壓被輸出給電源電路的輸出端。
為此，升壓電壓的損失僅變?yōu)檫B接在最末級和輸出端之間的整流元件的電壓降，伴隨著由基片偏置效應引起的閾值電壓的上升而升壓效率的減小能夠被避免，并且能夠實現(xiàn)減少用于獲得一個希望的高電壓的升壓級數(shù)和縮短升壓電壓的上升時間。
此外，根據(jù)本發(fā)明，利用一個檢測電路來檢測外部電源電壓的值并且根據(jù)這個檢測的值來轉換連接多個電容元件的數(shù)量。
接著，根據(jù)檢測電壓設置的這些電容元件被串聯(lián)連接在外部電源和參考電源之間和然后被并聯(lián)連接，在這同時，由與外部電源連接的開關裝置來按順序地轉換導通狀態(tài)和非導通狀態(tài)，因此一個值位于外部電源電壓和參考電源電壓之間的輸出電壓被獲得。
同樣的，根據(jù)時鐘信號來進行在電容元件的串聯(lián)連接和并聯(lián)連接之間的轉換。此外，利用彼此具有反相位的時鐘信號來分別地驅動兩個多電容元件的的系統(tǒng)。此時能夠降低伴隨著負載電流的波動。
同樣的，電容元件是由像鐵電電容這樣的具有高的相對介電常數(shù)的元件構成的。
本發(fā)明的這些和其它的目的和特征通過結合下列附圖所描述的優(yōu)選實施例將變得更明顯。


圖1是一個內部電源電路的例子的電路圖；圖2是根據(jù)本發(fā)明的一個內部電源電路的第一實施例的電路圖；圖3是在圖2中所示的第一實施例的一個升壓級的結構的電路圖；圖4A-4J是在圖2中所示的第一實施例的電源電路的時間圖；圖5是給圖2中所示的第一實施例的電源電路提供時鐘信號的時鐘信號產生電路的一個例子的電路圖；圖6是一個在圖5中使用的升壓時鐘產生器的電路圖；圖7A-7H是在圖5中所示的時鐘產生電路操作的時間圖；圖8是根據(jù)本發(fā)明的電源電路的第二實施例的電路圖；圖9是在圖8中所示的第二實施例的一個升壓級的結構的電路圖；圖10A-10J是在圖8中所示的第二實施例的電源電路的時間圖；圖11是一個在圖8中使用的升壓時鐘產生器的電路圖；圖12A-12E是在圖8中所示的時鐘產生電路操作的時間圖；圖13是作為被用于一個內部低電壓電源電路的降壓變換器的一個串聯(lián)調壓器的基本結構的電路圖；圖14是一種電容器型降壓變換器的結構的一個例子的電路圖；圖15是根據(jù)本發(fā)明的降壓變換器的第三實施例的電路圖；圖16A-16J是在圖15中所示的第三實施例的一個操作的時間圖；圖17是根據(jù)本發(fā)明的提供0.25VCC的電源電路的結構的一個例子的電路圖；圖18是根據(jù)本發(fā)明的一個降壓變換器的第四實施例的電路圖。
擦除或寫入像一個EEPROM或閃速存儲器(flash memory)這樣的一個電的可擦編程只讀存儲器需要一個比供給的電壓更高的電壓。因此，設計出了各種各樣的電源電路。圖1是一個表示由一個升壓電路構成的常規(guī)電源電路的例子的電路圖。
應該指出的是，在圖1中M1至M4是n溝道型(nMOS)晶體管，和CL是負載電容器。
如在圖中所示，圖1中的電源電路是由連接成多個級的部分電路(升壓級)構成的，每個級包括一個電容器，例如，C2和一個nMOS晶體管，例如，M2，它們串聯(lián)連接。
構成一個升壓級的每個電容器C2、C3和C4的一個電極與nMOS晶體管M1、M2和M3的柵極和漏極擴散層的公共連接點相連接。電容器C2、C3和C4的另一電極交替地與時鐘φ1和φ2的供電線中的一個連接。構成升壓級的連接成二極管的n溝道型(nMOS)晶體管的柵極和漏極擴散層的公共連接點與前一級升壓級的n溝道型(nMOS)晶體管的源極擴散層連接，而該源極擴散層與下一級的連接成二極管的n溝道型(nMOS)晶體管的柵極和漏極擴散層的公共連接點相連接。
此外，時鐘φ1和φ2的連接順序是升壓級的奇數(shù)級與時鐘φ1連接和升壓級的偶數(shù)級與時鐘φ2連接。
用這種方法構成的上述電源電路通過給出反相位的時鐘φ1和φ2從一個半導體基片上吸引電荷并且提供一個升壓電壓VOUT給一個輸出端TOUT，在該半導體基片上形成電源電壓VCC和本電路。
在上面描述的電源電路中，由于與nMOS晶體管的閾值電壓VTN對應的正向壓降被產生，所以為了獲得所需要的高電壓需要許多級的連接成二極管的晶體管。特別是，越靠近電源電路的輸出端TOUT，在源極和基片之間的反向電位差越大，以致于基片的偏置效應越大和該晶體管的閾值電壓VTN增加的越大。因此，它的缺點是即使級數(shù)被增加，升壓效率明顯地被降低。代表下面將結合附圖來詳細描述本發(fā)明的優(yōu)選實施例。
圖2是根據(jù)本發(fā)明的電源電路的第一實施例的電路圖。
在圖2中，CKL1、CKL2和CKL3代表時鐘信號，TCLK1、TCLK2和TCLK3代表時鐘信號輸入端，PT1代表作為一個偏置裝置的p溝道型(pMOS)晶體管，PT2和PT3代表作為第三開關裝置的pMOS晶體管，PTL代表連接成二極管的pMOS晶體管，NU1、NU2和NU3代表作為第一開關裝置的n溝道型(nMOS)晶體管，NL1、NL2和NL3代表作為第二開關裝置的nMOS晶體管，K1、K2、K3、L1、L2、和L3代表升壓級的節(jié)點，C1、C2和C3代表用于升壓的電容元件(電容器)，CL代表負載的一個寄生電容，和TOUT代表升壓電壓VOUT的一個輸出端。
應該指出的是在圖2中所示的電源電路是由在圖3中所示的升壓級構成的。
在此，將描述假設在圖3中所示的升壓級是一個第i級的升壓級時的結構。如圖所示，該第i級的升壓級是由一個電容器Ci，節(jié)點Ki和Li，和nMOS晶體管NUi和NLi構成的。
電容器Gi被連接在節(jié)點Ki和Li之間。
nMOS晶體管NUi的柵極與時鐘信號CLK1的輸入端連接，一個擴散層與電源電壓VCC的供電線連接，另一個擴散層與節(jié)點Li連接。
nMOS晶體管NLi的柵極與時鐘信號CLK2的輸入端連接，一個擴散層與電源電壓VCC的節(jié)點Ki連接，另一個擴散層與地線連接。
在圖2中所示的電源電路由在圖3中所示的升壓級的三個級串聯(lián)連接構成的。
如在圖中所示，第一級升壓級的節(jié)點K1通過pMOS晶體管FT1與電源電壓VCC的供電線連接。也就是pMOS晶體管PT1的源極與電源電壓VCC的供電線連接，漏極與節(jié)點K1連接。pMOS晶體管PT1的柵極與時鐘信號CLK3的輸入端TCLK3連接。
第一級升壓級的節(jié)點L1通過pMOS晶體管PT2與第二級升壓級的節(jié)點K2連接。也就是pMOS晶體管PT2的源極與第一級升壓級的節(jié)點L1連接，漏極與第二級升壓級的節(jié)點K2連接。
pMOS晶體管PT2的柵極與時鐘信號CLK3的輸入端TCLK3連接。
第二級升壓級的節(jié)點L2通過pMOS晶體管PT3與第三級升壓級的節(jié)點K3連接。也就是pMOS晶體管PT3的源極與第二級升壓級的節(jié)點L2連接，漏極與第三級升壓級的節(jié)點K3連接。
pMOS晶體管PT3的柵極與時鐘信號CLK3的輸入端TCLK3連接。
第三級升壓級的節(jié)點L3通過pMOS晶體管PTL與電源電路的輸出端TOUT連接。也就是pMOS晶體管PTL的源極與第三級升壓級的節(jié)點L3連接，漏極與電源電路的輸出端TOUT連接。
pMOS晶體管PTL的柵極與和漏極公共連接的輸出端TOUT連接。即，pMOS晶體管PTL是二極管連接式。
此外，輸出端TOUT通過負載電容器CL接地。
應該指出的是；在圖2中所示的電源電路中，作為偏置裝置的pMOS晶體管PT1在例如與構成電源電路的周邊電路的其它晶體管的溝相同的溝中被形成。pMOS晶體管PT2和PT3如第三開關裝置一樣在每個單獨的溝中被形成。
下面將結合圖4A至4J中的時間圖來描述具有上述結構的電源電路的升壓操作。
在升壓操作時，一個時鐘信號CLK1被提供給構成升壓級的nMOS晶體管NU1、NU2和NU3的柵極。如在圖4A中所示，時鐘信號CLK1的高電平被保持在比電源電壓VCC更高的電平上，例如一個(VCC+VTN)的電位。應該指出的是在此，VTN是nMOS晶體管NU1、NU2和NU3的一個閾值電壓。
為此，當時鐘信號CLK1被保持在一個高電平時，比電源電壓VCC更高的一個電壓，例如一個(VCC+VTN)的電壓被提供給構成升壓級的nMOS晶體管NU1、NU2和NU3的柵極。這些晶體管的漏極被保持在與電源電壓VCC的電平相同的電位上。
提供給構成升壓級的nMOS晶體管NL1、NL2和NL3的柵極的時鐘信號CLK2被保持在與時鐘信號CLK1同步的高電平和低電平上。應該指出的是時鐘信號CLK2的高電平例如被保持在電源電壓VCC的電平上。
當時鐘信號CLK1和時鐘信號CLK2被保持在高電平時，構成升壓級的所有nMOS晶體管NU1、NU2和NU3和NL1、NL2和NL3被設置在導通狀態(tài)，并且被提供給在升壓級之間連接的pMOS晶體管PT1、PT2和PT3的柵極的時鐘信號CLK3被保持在一個高電平上，例如電源電壓VCC的電平，因此，所有這些pMOS晶體管PT1、PT2和PT3被保持在非導通狀態(tài)。
由于這個原因，在圖4A至4B中所示的從時間t0至t1的周期期間，時鐘信號CLK1和時鐘信號CLK2被保持在高電平，并且在升壓級中存在的電容器C1、C2和C3例如被充電到電源電壓VCC的電平。
在時間t1時，時鐘信號CLK1和時鐘信號CLK2被轉換到低電平，因此，在時間t2時，構成升壓級的nMOS晶體管NU1、NU2和NU3和NL1、NL2和NL3被設置在非導通狀態(tài)。
接著，在時間t2時，時鐘信號CLK3從高電平轉換到低電平，例如地電位GND。根據(jù)這種情況，所有pMOS晶體管PT1、PT2和PT3被轉換成導通狀態(tài)。
由于這個原因，所有被充電到電源電壓VCC的電平的電容器C1、C2和C3被串聯(lián)連接在第一級的節(jié)點Ki和電源電路的輸出端TOUT之間，并且通過把電源電壓乘以(升壓級數(shù)+1)獲得的電壓在最末級的電容器的一個端上被獲得。
在此，當電源電路的升壓級數(shù)被限定為n和在最末級的升壓級的節(jié)點Ln和輸出端TOUT之間之間連接成二極管的pMOS晶體管PTL的閾值電壓被限定為VTP時，由電源電路獲得的升壓的電壓VOUT為VOUT＝(n+1)×VCC-VTP…(1)如在圖4D至4J中所示，在pMOS晶體管FT1、PT2和PT3都被轉換成導通狀態(tài)之后，第一級的升壓級的節(jié)點K1被保持在電源電壓VCC的電平上，和節(jié)點L1被保持在2VCC的電平上。
第二級的升壓級的節(jié)點K2以與第一級的節(jié)點L1相同的方式被保持在2VCC的電平上，和第二級的節(jié)點L2被保持在3VCC的電平上。
第三級的升壓級的節(jié)點K3以與第二級的節(jié)點L2相同的方式被保持在3VCC的電平上，和第三級的節(jié)點L3被保持在4VCC的電平上。
pMOS晶體管PTL被連接成二極管。這種連接被設置以致于從第三級的節(jié)點L3朝向輸出端TOUT的方向變成正方向，因此節(jié)點L3的電壓輸出給輸出端TOUT。到這時，電容器CL被充電，和實際上4VCC的升壓電壓VOUT輸出給輸出端TOUT。
圖5是表示用于產生在圖2中所示的時鐘信號CKL1、CKL2和CKL3的時鐘產生電路的一個例子的電路圖。
如在圖5中所示，本例的時鐘產生電路是由RS觸發(fā)電路RFF1、RFF2、RFF3、RFF4、RFF5和RFF6、一個時鐘產生器10和延遲電路DLY1和DLY2構成的。
在圖6中示出了時鐘產生器10的結構的一個例子。
如在圖6中所示，時鐘產生器10是由nMOS晶體管NA、NB、NC和ND和一個電容器CCK構成的。
nMOS晶體管NB的一個擴散層與電源電壓VCC的供電線連接，另一個擴散層與節(jié)點ND1連接，柵極與時鐘信號B的輸入端連接。
nMOS晶體管NA的一個擴散層與節(jié)點ND1連接，另一個擴散層與地連接，柵極與時鐘信號A的輸入端連接。
nMOS晶體管ND的一個擴散層與電源電壓VCC的供電線連接，另一個擴散層與節(jié)點ND2連接，柵極與時鐘信號D的輸入端連接。
nMOS晶體管NC的一個擴散層與節(jié)點ND2連接，另一個擴散層與地連接，柵極與時鐘信號C的輸入端連接。
一個電容器CCK被連接在節(jié)點ND1和ND2之間，節(jié)點ND2被時鐘信號CKL1連接的輸出端T1。
在升壓操作時，在圖7A至7D中所示的時鐘信號A、B、C和D被輸入給時鐘產生器10。
一收到這個時鐘信號，時鐘產生器10產生一個被保持在比電源電壓VCC在一個高電平時的電平更高的電平上的時鐘信號CKL1。
如在圖5中所示，RS觸發(fā)電路RFF1的設置信號輸入端S與RS觸發(fā)電路RFF5的反向輸出端連接，而一個復位信號輸入端R與RS觸發(fā)電路RFF2的反向輸出端連接。
RS觸發(fā)電路RFF1的輸出端與RS觸發(fā)電路RFF2的設置信號輸入端S連接，反向輸出端而與RS觸發(fā)電路RFF6的復位信號輸入端R連接。
此外，RS觸發(fā)電路RFF1的反向輸出端輸出時鐘信號C給時鐘產生器10。
RS觸發(fā)電路RFF2的復位信號輸入端R與RS觸發(fā)電路RFF3的反向輸出端連接，而輸出端與RS觸發(fā)電路RFF3的設置信號輸入端S連接。
此外，RS觸發(fā)電路RFF2的輸出信號被提供給時鐘產生器10作為時鐘信號D。
RS觸發(fā)電路RFF3的復位信號輸入端R與RS觸發(fā)電路RFF4的反向輸出端連接，而輸出端與RS觸發(fā)電路RFF4的設置信號輸入端S連接。
此外，RS觸發(fā)電路RFF3的反向輸出信號被提供給時鐘產生器10作為時鐘信號A。
RS觸發(fā)電路RFF4的復位信號輸入端R與RS觸發(fā)電路RFF5的反向輸出端連接，而輸出端通過延遲電路DLY1與RS觸發(fā)電路RFF5的設置信號輸入端S連接。
此外，RS觸發(fā)電路RFF4的輸出信號被提供給時鐘產生器10作為時鐘信號B。
RS觸發(fā)電路RFF5的復位信號輸入端R與RS觸發(fā)電路RFF6的輸出端連接，而反向輸出端與時鐘信號CLK2的輸出端T2連接。
RS觸發(fā)電路RFF6的復位信號輸入端R與RS觸發(fā)電路RFF1的反向輸出端連接，設置信號輸入端S與延遲電路DLY2的輸出端連接，延遲電路DLY2的輸入端與RS觸發(fā)電路RFF6的反向輸出端連接。
RS觸發(fā)電路RFF6的輸出端與時鐘信號CLK3的輸出端T3連接。
下面將結合圖7A至7H來描述具有上述結構的時鐘產生電路的操作。
在圖5中所示的時鐘產生電路產生在圖7A至7H中所示的時鐘信號A、B、C和D和時鐘信號CLK1、CLK2和CLK3。
應該指出的是時鐘信號A、B、C和D是交替地取一個高電平，例如電源電壓VCC的電平，和一個低電平，例如地電位GND的電平的時鐘信號。
類似地，時鐘信號CLK1、CLK2和CLK3是交替地取一個高電平，例如電源電壓VCC的電平，和一個低電平，例如地電位GND的電平的時鐘信號。
時鐘信號A、B、C和D被輸入給時鐘產生器10。時鐘產生器10產生一個時鐘信號CLK1，該時鐘信號CLK1在高電平時被保持在比電源電壓VCC更高的一個電平上，并且在低電平時被保持在例如地電位GND的電平上。
如在圖6中所示，當時鐘信號D和時鐘信號A被保持在高電平和時鐘信號B和時鐘信號C被保持在低電平時，nMOS晶體管NA和ND被保持在導通狀態(tài)，nMOS晶體管NB和NC被保持在非導通狀態(tài)。
到這時，節(jié)點ND1被保持在電位GND的電平上，而節(jié)點ND2側被保持在從電源電壓VCC恰好減去nMOS晶體管ND的閾值電壓VTN的一個電壓上，因此，電容器CCK被充電到(VCC-VTN)。
此外，在這時，(VCC-VTN)的電壓被輸出給時鐘信號CLK1的輸出端T1。
然后，在圖7A至7H中所示的時間T0時，時鐘信號B從低電平被轉換到高電平。同樣地，在這時，時鐘信號A和時鐘信號C被保持在低電平，nMOS晶體管NA和NC被設置在非導通狀態(tài)。
根據(jù)這種情況，nMOS晶體管NB被轉換成導通狀態(tài)，而節(jié)點ND1被保持在從電源電壓VCC恰好減去nMOS晶體管NB的閾值電壓VTN的一個電壓上，也就是(VCC-VTN)。到這時，節(jié)點ND2被保持在2(VCC-VTN)。在這時，如在圖7F中所示的，時鐘信號CLK1的輸出端T1的電壓升高了一級并且變?yōu)?(VCC-VTN)，也就是被保持在比電源電壓VCC的電平更高的一個電平上。
接著，在時間T0′時，根據(jù)這種情況，時鐘信號B從高電平被轉換到低電平，并且時鐘信號A從低電平被轉換到高電平。此外，根據(jù)這種情況，時鐘信號C從低電平被轉換到高電平，并且時鐘信號D從高電平被轉換到低電平。
為此，在時間T1時，節(jié)點ND1和節(jié)點ND2的電位被轉換成地電位，時鐘信號CLK1的輸出端T1被保持在地電位。隨后，在時間T2時，時鐘信號CLK3從高電平轉換到低電平。
在時間T3時，時鐘信號CLK2和時鐘信號CLK3從低電平轉換到高電平。根據(jù)這種情況，時鐘信號C從高電平被轉換到低電平，并且時鐘信號D從低電平被轉換到高電平，因此電容器CCK再次被充電到(VCC-VTN)。
用這種方法，在圖5中所示的時鐘產生電路產生時鐘信號CLK1，該時鐘信號CLK1在高電平時被保持在2(VCC-VTN)的電平上，并且在低電平時被保持在地電位的電平上，和時鐘信號CLK2和時鐘信號CLK3，該時鐘信號CLK2和時鐘信號CLK3在高電平時被保持在電源電壓VCC的電平上，在低電平時被保持在地電位的電平上，并且把它們提供給在圖2中所示的電源電路。
如上面所述的，根據(jù)本實施例，在高電平時被保持在比電源電壓VCC的電平更高的電平上的時鐘信號CLK1被提供給構成升壓級的nMOS晶體管NU1、NU2和NU3的柵極，時鐘信號CLK2被提供給nMOS晶體管NL1、NL2和NL3的柵極，時鐘信號CLK3被提供給連接在升壓級之間的pMOS晶體管PT1、PT2和PT3的柵極，時鐘信號CLK1和時鐘信號CLK3被保持在高電平，升壓級的電容器C1、C2和C3被充電到電源電壓VCC的電平，然后時鐘信號CLK1和時鐘信號CLK2被轉換成低電平，時鐘信號CLK3被轉換成高電平，并且升壓的電壓VOUT被提供給電源電路輸出端TOUT，因此，由于在升壓時的基片偏置效應，所以沒有升壓電壓的損失，用于獲得希望的高電壓所需要的級數(shù)能夠被減小，每個基片區(qū)域上的輸出電流能夠被增大，上升時間能夠被縮短。
圖8是一個根據(jù)本發(fā)明的電源電路的第二實施例的電路圖。
如在圖8中所示，圖8是一個表示用于產生與電源電壓VCC相比為一個負的升壓電壓的負升壓電路的一個例子的電源電路的電路圖。該電源電路例如能夠被用于像動態(tài)隨機存取存儲器這樣的一個半導體電路的偏壓結構。
在圖8中，CLKB2和CLKB3是在圖1中所示的時鐘信號CLK2和時鐘信號CLK3的反信號，CLKB1是這樣一個時鐘信號，該時鐘信號在與時鐘信號CLKB2同步的高電平時被保持在電源電壓VCC的電平上和在低電平時被保持在比地電位GND更低的一個電平上，也就是，一個負電位。
TCLKB1、TCLKB2和TCLKB3表示鐘信號CLKB1、CLKB2和CLKB3的輸入端，NT1表示作為偏置裝置的一個nMOS晶體管，NT2和NT3表示作為第三開關裝置的nMOS晶體管，NTL表示連接成二極管的nMOS晶體管，PL1、PL2和PL3表示作為第一開關裝置的pMOS晶體管，PU1、PU2和PU3表示作為第二開關裝置的pMOS晶體管，KB1、KB2、KB3、LB1、LB2和LB3表示升壓級的節(jié)點，C1、C2和C3代表用于升壓的電容器，CL代表負載的一個寄生電容，和TOUTB代表負升壓電壓VOUTB的一個輸出端。
如在圖中所示，本例的電源電路是由pMOS晶體管PU1、PU2、PU3、PL1、PL2和PL3和電容器C1、C2和C3構成的三個升壓級組成的。
在此，結合圖9來描述由pMOS晶體管PUi和PLi和電容器Ci構成的第i級升壓級的結構而毫不損失一般性。
如在圖9中所示，pMOS晶體管PUi的柵極與鐘信號CLKB2的輸入端連接，源極與電源電壓VCC的供電線連接，漏極與升壓電壓的節(jié)點Kbi連接。
pMOS晶體管PLi的柵極與鐘信號CLKB1的輸入端連接，源極與節(jié)點Lbi連接，漏極與地連接。
電容器Ci的一個電極與節(jié)點Kbi連接，另外一個電極與節(jié)點Lbi連接。
圖10A至10J是鐘信號CLKB1、CLKB2和CLKB3、升壓節(jié)點KB1、KB2、KB3、LB1、LB2和LB3上的電壓和輸出電壓VOUTB的波形圖。
如在圖10A和10C中所示，鐘信號CLKB1和鐘信號CLKB2是同步的。鐘信號CLKB1在高電平時被保持在電源電壓VCC的電平上和在低電平時被保持在比地電位GND更低的一個電平上，也就是一個負電位。鐘信號CLKB2在高電平時被保持在電源電壓VCC的電平上和在低電平時被保持在地電位GND的電平上。
如在圖10A中所示，在時間T0時，鐘信號CLKB1和鐘信號CLKB2從高電平轉換到低電平。鐘信號CLKB1被保持在負電位和鐘信號CLKB2被保持在地電位GND電平。
在鐘信號CLKB1和鐘信號CLKB2被保持在低電平周期期間，pMOS晶體管PU1、PU2和PU3和pMOS晶體管PL1、PL2和PL3被保持在導通狀態(tài)并且電容器C1、C2和C3被充電。
為此，在升壓級中，節(jié)點LB1、LB2和LB3被保持在地電位GND的電平上，節(jié)點KB1、KB2和KB3被保持在電源電壓VCC的電平上，電容器C1、C2和C3被充電到電源電壓VCC的電平。
在時間T1時，鐘信號CLKB1和鐘信號CLKB2從低電平轉換到高電平，pMOS晶體管PU1、PU2和PU3和pMOS晶體管PL1、PL2和PL3被轉換到非導通狀態(tài)。
此外，在時間T2時，鐘信號CLKB3從低電平轉換到高電平，根據(jù)這種情況，nMOS晶體管NT1、NT2和NT3被轉換到導通狀態(tài)。
為此，在最初一級的升壓級上，節(jié)點KB1被保持在地電位GND電平上，而節(jié)點LB1被保持在-VCC的電平上。
在第二級的升壓級上，節(jié)點KB2以與節(jié)點LB1相同的方式被保持在-VCC的電平上，而節(jié)點KB2被保持在-2VCC的電平上。
在第三級的升壓級上，節(jié)點KB3以與節(jié)點LB2相同的方式被保持在-2VCC的電平上，而節(jié)點KB3被保持在-3VCC的電平上。
節(jié)點LB3上的電壓通過連接成二極管的nMOS晶體管NTL輸出給輸出端TOUTB。在此，當把nMOS晶體管NTL的閾值電壓限定為VTN時，輸出給輸出端TOUTB的負升壓電壓VOUTB變?yōu)?(3VCC-VTN)。
一般來說，由n個級的升壓級構成的負升壓電路獲得的升壓電壓VOUTB由下面的等式得到VOUTB＝-(n×VCC-VTN)…(2)用這種方法，由在圖8中所示的負升壓電路獲得的升壓電壓VOUTB的電壓損失僅僅是在最后級和輸出端TOUTB之間連接成二極管的晶體管的壓降，并且能夠獲得電源電路效率的改進。
應該指出的是在本實施例的負升壓電路中，用與在圖2中所示的正升壓電路相同的方式，nMOS晶體管NT1以與例如構成負升壓電路的周邊電路的其它晶體管的連接方式相同的方式被形成。nMOS晶體管NT2和NT3以各自單獨的形式被形成。
圖11是在第二實施例中的時鐘信號CLKB1的產生器10a的一個例子的電路圖。
如在圖中所示，時鐘產生器10a是由nMOS晶體管NAB、NBB、NCB和NDB、和電容器CCK構成的。
nMOS晶體管NBB的一個擴散層與電源電壓VCC的供電線連接，另一個擴散層與節(jié)點ND1連接，柵極與時鐘信號BB的輸入端連接。
nMOS晶體管NAB的一個擴散層與節(jié)點ND1連接，另一個擴散層與地連接，柵極與時鐘信號AB的輸入端連接。
nMOS晶體管NDB的一個擴散層與電源電壓VCC的供電線連接，另一個擴散層與節(jié)點NDx連接，柵極與時鐘信號DB的輸入端連接。
nMOS晶體管NCB的一個擴散層與節(jié)點ND2連接，另一個擴散層與地連接，柵極與時鐘信號CB的輸入端連接。
一個電容器CCK被連接在節(jié)點ND1和ND2之間，節(jié)點ND2被時鐘信號CKLB1連接的輸出端TB1。
在升壓操作時，在圖12A至12D中所示的時鐘信號AB、BB、CB和DB被輸入給時鐘產生器10a。
一收到這個時鐘信號，時鐘產生器10a產生一個時鐘信號CKLB1，該時鐘信號CKLB1在高電平時被保持在電源電壓VCC上和在低電平時被保持在比地電位GND的電平更低的電平上。
下面將結合在圖12A至12E所示的時鐘信號AB、BB、CB和DB和時鐘信號CKLB1的波型圖來描述在圖11中所示時鐘信號CKLB2的產生器10a的操作。
如在圖12A至12D中所示，在時間T0′時，時鐘信號BB和CB被轉換到高電平，例如電源電壓VCC的電平。應該注意的是在這時，時鐘信號AB和DB被保持在低電平，例如地電位GND。
根據(jù)這種情況，在時鐘產生器10a中，nMOS晶體管NAB和NDB被設置在非導通狀態(tài)，而nMOS晶體管NBB和NCB被設置在導通狀態(tài)。
為此，電容器CCK被充電，節(jié)點ND1被保持在一個電壓上，該電壓是從電源電壓VCC恰好減去nMOS晶體管NBB的閾值電壓VTN的一個電壓，也就是(VCC-VTN)。
接著，在時間T0時，時鐘信號BB和CB被轉換到低電平，時鐘信號AB從低電平被轉換到高電平，例如電源電壓VCC的電平。應該注意的是在這時，時鐘信號DB被保持在它的低電平上。
根據(jù)這種情況，nMOS晶體管NBB和NCB被轉換到非導通狀態(tài)，nMOS晶體管NAB被轉換到導通狀態(tài)。此外nMOS晶體管NDB被保持在它的非導通狀態(tài)。為此節(jié)點ND1被保持在地電位GND上和節(jié)點ND2被保持在負電位上，例如-(VCC-VTN)。
接著，在時間T1時，時鐘信號AB被轉換到低電平，，時鐘信號DB被升高到高電平，例如電源電壓VCC。根據(jù)這種情況，nMOS晶體管NAB被轉換到非導通狀態(tài)，nMOS晶體管NDB被轉換到導通狀態(tài)。
應該注意的是在這時，時鐘信號BB和CB被保持在低電平和nMOS晶體管NBB和NCB被保持在非導通狀態(tài)，因此節(jié)點ND2被保持在電源電壓VCC的電位上。
隨后在時間T4時，時鐘信號DB被轉換到低電平，時鐘信號BB和CB被升高到高電平，因此，nMOS晶體管NBB和NCB被設置在導通狀態(tài)，電容器CCK被充電，節(jié)點ND1被保持在(VCC-VTN)電平上。
上述的操作被重復地進行，因此在圖11中所示的時鐘產生電路10a產生時鐘信號CLKB1，該時鐘信號CLKB1在低電平部分期間被保持在比地電位GND更低的電平上，并且在高電平時被保持電源電壓VCC的電平上，和從輸出端TB1輸出相同的電平信號。然后，這個時鐘信號CLKB1被提供給在圖8中所示的負升壓電路，并且負升壓電壓VOUTB被產生。
如上面所述的，根據(jù)本實施例，時鐘信號CKLB2被提供給構成升壓級的pMOS晶體管PU1、PU2和PU3柵極，在高電平時被保持在電源電壓VCC的電平和在低電平時被保持在負電位的時鐘信號CLKB1被提供給pMOS晶體管PL1、PL2和PL3的柵極，時鐘信號CKLB3被提供給連接在升壓級之間的nMOS晶體管NT1、NT2和NT3的柵極，時鐘信號CKLB1和時鐘信號CKLB2被保持在低電平，升壓級的電容器C1、C2和C3被充電到電源電壓VCC的電平，然后時鐘信號CLKB1和時鐘信號CLKB2被轉換成高電平，時鐘信號CLKB3被轉換成高電平，并且負升壓電壓VOUTB被提供給輸出端TOUTB，因此，由于在升壓時的基片偏置效應，所以沒有升壓電壓的損失，用于獲得希望的高電壓所需要的級數(shù)能夠被減小，每個基片區(qū)域上的輸出電流能夠被增大，上升時間能夠被縮短。
此外，近年來在一個LSI(大規(guī)模集成電路)中對一個與電源電壓VCC無關的低電壓(例如VCC/m)的需要已經增加，例如在集成電路片之間和在一個集成電路片中對一個小的振幅轉換的需要。
作為這種型式的內部低電壓電源，一般地使用如在圖13中所示的串聯(lián)調壓器。
如在圖13中所示，這種串聯(lián)調壓器由具有一個與恒定電壓VL的供電線連接的反向輸入端(-)的運算放大器11和一個pMOS晶體管12構成，該pMOS晶體管12具有一個與運算放大器11的輸出連接的柵極、一個與電源電壓VCC的供電線連接的源極和一個與運算放大器的非反向輸入端(+)的漏極，該串聯(lián)調壓器從節(jié)點N1提供一個低電壓給一個電路單元13。
當考慮到串聯(lián)調壓器的功率損失時，由pMOS晶體管12引起的一個功率損失PLS由下列等式來表示PLS＝(VCC-VL)·iL…(3)然后，當VL＜(VCC/2)時，功率損失變?yōu)榘俜种?0或更大，該損失是減少LSI的功率損耗的主要障礙。
特別是，一個鋰離子電池被用作為VCC用外部電源時，VCC的波動是大的并且產生了功率損失的問題。
因此，一個不使用MOS晶體管作為一個驅動器和僅由電容元件和開關構成并且能夠獲得一個希望的低電壓電源電位的DC-DC變換器已經被提出。
圖14是這種DC-DC變換器結構的一個例子的電路圖。
如在圖14中所示，這種DC-DC變換器20是由開關電路21-23和電容器31-33構成的。應該注意的是開關電路21-23是由例如MOS型晶體管構成的。同樣的，作為電容器31和32，它們具有相同的電容量。
開關電路21的一個操作接點a與電源電壓VCC的供電線連接，一個操作接點b與一個輸出節(jié)點NDOUT連接，和一個固定接點c與電容器31的一個極連接。
開關電路22的一個操作接點a與開關電路23的一個操作接點a連接，操作接點b接地，并且固定接點c與電容器31的另一個電極連接。
開關電路23的一個操作接點b與輸出節(jié)點NDOUT連接，一個固定接點c與電容器32的一個極連接。然后電容器32的另一個電極接地。
同樣的，電容器33是一個連接在輸出節(jié)點NDOUT和地線之間的穩(wěn)定電容器，用于抑制由負載電流IL在輸出節(jié)點NDOUT上引起的電壓下降和穩(wěn)定輸出節(jié)點NDOUT的電壓。應該注意的是在輸出電源線上的寄生電容是大的情況下不需要設置這種穩(wěn)定電容器33。
當時鐘信號φ是在VCC電平(高電平)上時，開關電路21、21和23把它們的固定接點c與操作接點a連接，當時鐘信號φ是在地電平(低電平)上時，開關電路21、21和23把它們的固定接點c與操作接點b連接。
在這種結構中，當時鐘信號φ是在一個高電平上時，兩個電容器31和32被串聯(lián)連接在電源電壓VCC的供電線和地之間以便對電容器31和32充電。
當時鐘信號φ是在一個低電平上時，兩個電容器31和32被并聯(lián)連接以便使電容器31和32放電。
接著，由于電容器31和32是由具有相同電容量的元件構成的，由于上述的充電和放電功能，在輸出節(jié)點NDOUT上出現(xiàn)的輸出電壓Va變?yōu)閂CC/2，該電壓被提供給在這個低電壓VCC/2上操作的電路單元40。
在圖14中所示的降壓變換器中，當節(jié)點ND1和ND2分別從電源電壓VCC和0.5VCC至0.5VCC和0V被放電時，一個由下列等式表示的功率Pd被損耗Pd＝(1/2)·(CS1+CS2)·(VCC/2)2·(1/τ)…(4)這里，CS1和CS2是節(jié)點ND1和ND2的寄生電容。
類似的，同樣在充電時，相同量的功率被損耗，結果，由下列等式表示的功率總共被損耗P＝(1/4)·(CS1+CS2)·(VCC/τ)2…(5)雖然由等式(5)示出了功率損耗，然而對減少LSI的功率損耗的要求沒有被充分的滿足，因此，希望實現(xiàn)一種利用更低的功率損耗能夠獲得穩(wěn)定的輸出電壓的DC-DC變換器。
圖15是根據(jù)本發(fā)明的DC-DC變換器的第三實施例的電路圖。同樣地，圖16A-16B是圖15的電路的時間圖。
如在圖15中所示，這個DC-DC變換器20a是由開關電路21a-23a、電容器31a、32a和33a、一個電源電壓VCC的外部電源50、一個用于0.25VCC的電源60和一個定時產生電路70構成的，該定時產生電路70在圖16A-16F中所示的定時時產生時鐘信號φ1和φ7。
在開關電路21a中，兩個導通-關斷開關111和112的固定接點C1和C2與電容器31a的一個極并聯(lián)連接，開關111的操作接點a1與外部電源50連接，開關112的操作接點a2與輸出節(jié)點NDOUT連接。
然后，由時鐘信號φ1控制開關111的導通或關斷，并且時鐘信號φ5來控制開關112的導通或關斷。
更確切地說，當時鐘信號是在高電平時開關111和112變?yōu)閷顟B(tài)，當時鐘信號是在低電平時開關111和112變?yōu)殛P斷狀態(tài)。這些開關的導通和關斷控制被互補地進行。
在開關電路22a中，三個導通-關斷開關121、122和123的固定接點C1、C2和C3與電容器31a的另一個極并聯(lián)連接，開關121的操作接點a1與開關電路23a的開關131的操作接點a1連接。開關122的操作接點a2與提供0.25VCC的電源60連接，開關123的操作接點a1接地。
然后，由時鐘信號φ2控制開關121的導通或關斷，并且時鐘信號φ6來控制開關122的導通或關斷，和由時鐘信號φ7控制開關123的導通或關斷。
更確切地說，當時鐘信號是在高電平時開關121、122和123變?yōu)閷顟B(tài)，當時鐘信號是在低電平時開關121、112和123變?yōu)殛P斷狀態(tài)。這些開關121、122和123的導通和關斷控制按順序地被進行。
在開關電路23a中，兩個導通-關斷開關131和132的固定接點C1和C2與電容器32a的一個極并聯(lián)連接，開關132的操作接點a2與輸出節(jié)點NDOUT連接。
然后，由時鐘信號φ3控制開關131的導通或關斷，并且時鐘信號φ4來控制開關132的導通或關斷。
更確切地說，當時鐘信號是在高電平時開關131和132變?yōu)閷顟B(tài)，當時鐘信號是在低電平時開關131和132變?yōu)殛P斷狀態(tài)。這些開關的導通和關斷控制被互補地進行。
此外，電容器32a的另一個電極接地。
應該注意的是開關電路21a和23a例如是由MOS系統(tǒng)晶體管構成的。
同樣的，一個用于抑制由負載電流IL在輸出節(jié)點NDOUT上引起電壓下降的穩(wěn)定電容器33a被連接在輸出節(jié)點NDOUT和地線之間。
應該注意的是當輸出電源線上的寄生電容是大的時候不需要設置這種穩(wěn)定電容器33a。
同樣的，作為電容器31a和32a，這些具有相同的電容量的電容器被使用。
圖17是提供0.25VCC的電源60的結構的一個例子的電路圖。
這個0.25VCC電源60是由開關電路511-517和電容器521-525構成的，如在圖17中所示。應該注意的是開關電路511-517例如是由MOS系統(tǒng)晶體管構成的。同樣的，作為電容器521-524，這些具有相同的電容量的電容器被使用。
開關電路511的一個操作接點a與電源電壓VCC的供電線連接，一個操作接點b與一個輸出節(jié)點NDOUT連接，和一個固定接點c與電容器521的一個極連接。
開關電路512的一個操作接點a與開關電路513的一個操作接點a連接，操作接點b接地，并且固定接點c與電容器521的另一個電極連接。
開關電路513的一個操作接點b與輸出節(jié)點NDOUT連接，和固定接點c與電容器522的一個極連接。
開關電路514的一個操作接點a與開關電路515的一個操作接點a連接，操作接點b接地，并且固定接點c與電容器522的另一個電極連接。
開關電路515的一個操作接點b與輸出節(jié)點NDOUT連接，和固定接點c與電容器523的一個極連接。
開關電路516的一個操作接點a與開關電路517的一個操作接點a連接，操作接點b與輸出節(jié)點NDOUT連接，并且固定接點c與電容器524的一個電極連接。
此外，電容器524的另一極接地。
此外，電容器525是一個連接在輸出節(jié)點NDOUT和地線之間的穩(wěn)定電容器，用于抑制由負載電流IL在輸出節(jié)點NDOUT上引起的電壓下降和穩(wěn)定輸出節(jié)點NDOUT的電壓。應該注意的是當輸出電源線上的寄生電容是大的時候不需要設置這種穩(wěn)定電容器33。
當時鐘信號φ50是在VCC電平(高電平)上時，開關電路511-517把它們的固定接點c與操作接點a連接，當時鐘信號φ50是在地電平(低電平)上時，開關電路511-517把它們的固定接點c與操作接點b連接。
在具有這種結構的電源60中，當時鐘信號φ50是在一個高電平上時，四個電容器521、522、523和524被串聯(lián)連接在電源電壓VCC的供電線和地之間以便對電容器521-524充電。
當時鐘信號φ50是在一個低電平上時，四個電容器521-524被并聯(lián)連接以便使電容器521-524被放電。
電容器521-524是由具有相同電容量的元件構成的，因此，由于上述的充電和放電功能，在輸出節(jié)點NDOUT上出現(xiàn)的輸出電壓Va變?yōu)閂CC/4＝0.25VCC，該電壓被提供給在圖15的電路中的開關電路12a的開關122的操作接點a2。
定時產生電路70在如圖16中所示的一個高電平時首先設置時鐘信號φ1-φ3、保持開關111、121和131在導通狀態(tài)、把兩個電容器31a和32a串聯(lián)連接在外部電源50和地線之間和使它們相對于電容器31a和32a進行充電。
接著，在一個時間t1時，時鐘信號φ1-φ3被轉換到低電平，時鐘信號φ4和時鐘信號φ6被設置在一個高電平，節(jié)點ND2與0.25VCC電源60連接，在與節(jié)點ND2連接側上電容器31a的電荷被放電給電源50。
接著，在一個預定時間的經過之后的時間t2時，時鐘信號φ6被轉換到低電平，時鐘信號φ7被設置在一個高電平上，節(jié)點ND2與地線連接，電容器31a被放電以致于節(jié)點ND1呈現(xiàn)0.5VCC和節(jié)點ND2呈現(xiàn)0V。
接著，在時間t3時，時鐘信號φ5被設置在一個高電平上，節(jié)點ND1與輸出節(jié)點NDOUT連接和0.5VCC(VCC/2)被提供給輸出節(jié)點NDOUT。
此外，在時間t4時，時鐘信號φ5和φ7被轉換到低電平，時鐘信號φ6被設置在一個高電平，節(jié)點ND2與0.25VCC電源60連接，電容器31a被充電以致于節(jié)點ND1的電位從0.5VCC變到0.75VCC和節(jié)點ND2的電位從0V變到0.25VCC。
接著，在時間t5時，時鐘信號φ6被轉換到低電平，時鐘信號φ1被設置在一個高電平，節(jié)點ND1與外部電源50連接，電容器31a被充電以致于節(jié)點ND1的電位變?yōu)閂CC和節(jié)點ND2的電位變?yōu)?.5VCC。
接著，結合圖16的時間圖將描述上述結構的操作。
首先，在時鐘信號φ1-φ7之中的時鐘信號φ1、φ2和φ3在定時產生電路70中被設置成一個高電平，時鐘信號φ1被提供給開關電路21a的開關111，時鐘信號φ2被提供給開關電路22a的開關121，時鐘信號φ3被提供給開關電路23a的開關131。
到這時，開關111、121和131變?yōu)閷顟B(tài)，兩個電容器31a和32a串聯(lián)連接在外部電源50和地線之間和電容器31a和32a被充電。
接著，在一個時間t1時，時鐘信號φ1-φ3在定時產生電路70中被轉換到低電平，時鐘信號φ4和時鐘信號φ6被設置在一個高電平，時鐘信號φ4被提供給開關電路23a的開關132，時鐘信號φ6被提供給開關電路22a的開關122。
到這時，開關111、121和131變?yōu)殛P斷狀態(tài)，開關132和122變?yōu)閷顟B(tài)，VCC/2的電壓提供給電容器33a和電路單元40被啟動。
除了開關122變?yōu)閷顟B(tài)之外，節(jié)點ND2與0.25VCC電源60連接，在與節(jié)點ND2連接側上電容器31a的電荷被放電給電源60。在此，通過開關122，0.25VCC(CS1+CS2)的電荷流入的電源50中。在這時節(jié)點ND1上的電平是0.75VCC。
在這種情況下，在開關122上由下列等式所示的功率損耗產生P111＝(1/2)·(CS1+CS2)·(VCC/4)2·(1/τ)…(6)在此，CS1和CS2是節(jié)點ND1和ND2的寄生電容。相對于電容器31a的電容C21的關系式被設置為C21＞＞CS1，CS2。
接著，在一個時間t2時，時鐘信號φ6在定時產生電路70中被轉換到低電平，時鐘信號φ7被設置在一個高電平，時鐘信號φ7被提供給開關電路22a的開關123。
到這時，開關122變?yōu)殛P斷狀態(tài)，開關123變?yōu)閷顟B(tài)。
除了開關123變?yōu)閷顟B(tài)之外，節(jié)點ND2與地線連接。其結果是，電容器31a被放電以致于節(jié)點ND1呈現(xiàn)0.5VCC和節(jié)點ND2呈現(xiàn)0V。
在這種情況下，在開關123上與由上述等式(6)表示的功率等效的一個功率被損耗。
接著，在一個時間t3時，時鐘信號φ5在定時產生電路70中被設置在一個高電平并且被提供給開關電路21a的開關112。
到這時，開關112變?yōu)殛P斷狀態(tài)和0.5VCC(VCC/2)被提供給輸出節(jié)點NDOUT。
同樣的，在一個時間t4時，時鐘信號φ5和φ7在定時產生電路70中被轉換到低電平，時鐘信號φ6被設置在一個高電平，時鐘信號φ6被提供給開關電路22a的開關122。
到這時，開關122和123變?yōu)殛P斷狀態(tài)，開關122變?yōu)閷顟B(tài)。
除了開關122變?yōu)閷顟B(tài)之外，節(jié)點ND2與0.25VCC電源60連接，其結果是電容器31a被充電以致于節(jié)點ND1的電位從0.5VCC變到0.75VCC和節(jié)點ND2的電位從0V變到0.25VCC。
在這種情況下，在開關122上與由上述等式(6)表示的功率等效的一個功率被損耗。
在此，0.25VCC(CS1+CS2)的電荷通過開關122流出電源60。用這種方法，在0.25VCC電源60上，由充電和放電產生了0.25VCC(CS1+CS2)電荷的流入和流出并且電荷被重復循環(huán)。為此，用于電源50的時針信號φ50的頻率可以是低的，并且?guī)缀鯖]有由圖15的電路產生的功率損耗。
接著，在一個時間t5時，時鐘信號φ6在定時產生電路70中被轉換到低電平，時鐘信號φ1被設置在一個高電平，時鐘信號φ1被提供給開關電路21a的開關111。
到這時，開關122變?yōu)殛P斷狀態(tài)，開關111變?yōu)閷顟B(tài)。
除了開關111變?yōu)閷顟B(tài)之外，節(jié)點ND1與外部電源40連接，其結果是電容器31a被充電以致于節(jié)點ND1的電位變?yōu)閂CC和節(jié)點ND2的電位變?yōu)?.5VCC。
在這種情況下，在開關111上與由上述等式(6)表示的功率等效的一個功率被損耗。
由一系列放電和充電操作損耗的功率PT由下列等式給出PT＝4X(1/2)·(CS1+CS2)·(VCC/4)2·(1/τ)＝4X(1/8)·(CS1+CS2)·VCC2·(1/τ) …(7)這個功率消耗是常規(guī)電路P＝(1/4)·(CS1+CS2)·(VCC/τ)2的1/2如上面所述，根據(jù)第一實施例，在一個DC-DC轉換器中，兩個電容器31a和32a被串聯(lián)連接在外部電源和參考電源(地)之間以便被充電和被并聯(lián)連接以便根據(jù)時鐘信號φ1-φ3產生一個值在外部電源電壓和參考電源電壓之間的輸出電壓Va，由一個電源60構成的裝置用于提供比外部電源50和地電壓電源的電位更低的電壓，由分別地操作把外部電源50和用于提供低電位的電源60與電容器31a和一個電路60連接的開關121、122和123構成的裝置用于從與外部電源連接的開關側順序地轉換連接和斷開狀態(tài)以便對電容器31a充電和放電，并且用于從與地電壓電源連接的開關側順序地轉換連接和斷開狀態(tài)以便對電容器31a放電，由此進行一個熱絕緣充電，因此其優(yōu)點是能夠實現(xiàn)一個具有低功率損耗的低電壓電源，利用該低電壓電源能夠獲得一個穩(wěn)定的輸出電壓Va。
應該注意的是在本實施例中，雖然使用了一個所謂的兩級充電方法，但是通過采用開關電路22a的開關數(shù)被進一步增加到n的一個n級充電方法，功率損耗能夠被減小到常規(guī)方法的功率損耗的1/n。
應該注意的是不用說電容器的連接數(shù)并沒有被限制在本例的數(shù)量上，各種變型都是可能的。
同樣的，開關電路例如能夠由CMOS型的傳輸門構成，但是相對于傳輸電壓最好是選擇和使用一個p溝道型MOS晶體管和n溝道型MOS晶體管。
同樣的，為了減小功率損耗，作為電容器最好使用由外部電容、高介電電容、MIM(金屬-絕緣體-金屬)結構電容、DRAM槽或疊層電容、平面電容、鐵電電容、或類似電容構成的電容器。
特別地，像PZT這樣的一個鐵電體具有比Sio2大兩位數(shù)或更大的相對介電常數(shù)，并且寄生電容能夠被充分地減小。
圖18是根據(jù)本發(fā)明的DC-DC轉換器的第四實施例的電路圖。
第四實施例與上述第三實施例的區(qū)別在于系統(tǒng)A和系統(tǒng)B的開關電路和電容器列被并聯(lián)連接，它們分別由彼此具有反相位(被偏置τ/2相位)的時鐘信號φ1-φ7和φ1-φ7來驅動。
應該注意的是該電路本身的基本操作與第三實施例的操作是類似的，因此，在此省略了對該電路操作的描述。
在這種結構中，在系統(tǒng)A的電路中，例如當節(jié)點ND1A和ND2A借助于開關122A對0.25VCC電源60a分別從VCC和0.5VCC放電到0.75VCC和0.25VCC時，在系統(tǒng)B的電路中，僅通過相同的電荷量進行相反的充電操作，因此兩者被抵消了。此外，從0.25VCC電源60a供給的電荷是0，其優(yōu)點是0.25VCC電源60a變?yōu)榉浅７€(wěn)定。輸出節(jié)點NDOUT伴隨負載電流IL的波動能夠被降低。
本發(fā)明的許多不同的實施例可以被構成而不脫離本發(fā)明的精神和保護范圍。應該理解的是本發(fā)明不限于上面描述的特殊實施例。
權利要求
1.一種內部電源電路，包括；多個電荷存儲裝置，一個第一電源端，一個第二電源端，一個第一開關裝置，用于把多個電荷存儲裝置相互并聯(lián)連接在第一狀態(tài)，和一個第二開關裝置，用于把多個電荷存儲裝置相互串聯(lián)連接在第二狀態(tài)，和一個控制裝置，用于根據(jù)第一狀態(tài)或第二狀態(tài)來激勵第一開關裝置和第二開關裝置以便把多個電荷存儲裝置連接在第一電源端和第二電源端之間，和用于根據(jù)第一狀態(tài)或第二狀態(tài)來去除激勵第一開關裝置和第二開關裝置以便使多個電荷存儲裝置不連接在第一電源端和第二電源端之間，該控制裝置重復激勵和去激勵。
2.根據(jù)權利要求1的內部電源電路，其中電荷存儲裝置是由電容器構成的；第一開關裝置是由一個第三開關裝置和一個第四開關裝置構成的；和一個單獨的升壓電路包括一個連接在第一節(jié)點和第二節(jié)點之間的電容器、連接在第一節(jié)點和第一電源端之間的第三開關裝置和連接在第二節(jié)點和第二電源端之間的第四開關裝置；設置多個單獨的升壓電路；第二開關裝置在第一狀態(tài)中把一個前部分升壓電路的第一節(jié)點和一個后部分升壓電路的第二節(jié)點保持在一個非導通狀態(tài)和在第二狀態(tài)中把它們保持在一個導通狀態(tài)；在第一狀態(tài)中，由第三開關裝置和第四開關裝置構成的第一開關裝置被保持在導通狀態(tài)而第二開關裝置被保持在非導通狀態(tài)；和在第二狀態(tài)中，由第三開關裝置和第四開關裝置構成的第一開關裝置被保持在非導通狀態(tài)而第二開關裝置被保持在導通狀態(tài)，以便把在第一電源端和第二電源端之間的電壓升高。
3.根據(jù)權利要求1的內部電源電路，還包括一個與最初級部分升壓電路的第二節(jié)點連接的偏置裝置，用于把該第二節(jié)點保持在一個恒定的電位上和一個連接在最末級部分升壓電路的第一節(jié)點和一個升壓電壓輸出端之間的整流裝置。
4.根據(jù)權利要求3的內部電源電路，其中偏置裝置是由一個開關裝置構成的，在由第三開關裝置和第四開關裝置構成的第一開關裝置被保持在非導通狀態(tài)時該開關裝置被設置在導通狀態(tài)。
5.根據(jù)權利要求3的內部電源電路，其中第一電源端是一個正電源端和第二電源端是一個負電源端，恒定電位是第一電源端的電位，偏置裝置是這樣被連接的整流元件，以便使從第一電源端朝向最初級部分升壓電路的第二節(jié)點的方向變?yōu)檎较?，和該整流元件被這樣的連接以便使從最末級部分升壓電路的第一節(jié)點朝向輸出端的方向變?yōu)檎较虿⑶姨峁┱纳龎弘妷航o輸出端。
6.根據(jù)權利要求3的內部電源電路，其中第一電源端是一個負電源端和第二電源端是一個正電源端，恒定電位是第二電源端的電位，偏置裝置是這樣被連接的整流元件，以便使從第一級部分升壓電路的第二節(jié)點朝向第一電源端的方向變?yōu)檎较?，和該整流元件被這樣的連接以便使從輸出端朝向最末級部分升壓電路的第一節(jié)點的方向變?yōu)檎较虿⑶姨峁┴摰纳龎弘妷航o輸出端。
7.根據(jù)權利要求3的內部電源電路，其中第三開關裝置是由一個第一導電型絕緣柵型場效應晶體管構成的，該晶體管具有一個與第一時鐘的輸入端連接的柵極、一個與第一電源連接的擴散層和另一個與部分升壓電路的第一節(jié)點連接的擴散層；第四開關裝置是由一個第一導電型絕緣柵型場效應晶體管構成的，該晶體管具有一個與第二時鐘的輸入端連接的柵極、一個與第二電源連接的擴散層和另一個與該部分升壓電路的第二節(jié)點連接的擴散層；第二開關裝置是由一個第二導電型絕緣柵型場效應晶體管構成的，該晶體管具有一個與第三時鐘的輸入端連接的柵極。
8.根據(jù)權利要求3的內部電源電路，其中偏置裝置是由一個第二導電型絕緣柵型場效應晶體管構成的，該晶體管具有一個與第三時鐘的輸入端連接的柵極。
9.根據(jù)權利要求7的內部電源電路，其中第一時鐘的幅值被設置在比在第一電源端和第二電源端之間的電位差更大的一個值上。
10.根據(jù)權利要求7的內部電源電路，其中第一電源端是一個正電源端和第一導電型絕緣柵型場效應晶體管是一個P溝道型晶體管并且在第一時鐘的高電平區(qū)域中該晶體管被保持在比第一電源端電壓更高的一個電平上。
11.根據(jù)權利要求7的內部電源電路，其中第一電源端是一個負電源端和第一導電型絕緣柵型場效應晶體管是一個P溝道型晶體管并且在第一時鐘的低電平區(qū)域中該晶體管被保持在比第二電源端電壓更低的一個電平上。
12.根據(jù)權利要求7的內部電源電路，其中構成第二開關裝置的第二導電型絕緣柵型場效應晶體管在一個獨立的溝中被形成。
13.根據(jù)權利要求8的內部電源電路，其中偏置裝置是一個第二導電型絕緣柵型場效應晶體管，該晶體管被形成在與用于構成部分周邊邏輯電路的第二導電型絕緣柵型場效應晶體管的溝相同的溝中。
14一種內部電源電路，包括；一個第一電源端，一個第二電源端，一個第一節(jié)點，一個第二節(jié)點，一個連接在第一節(jié)點和第二節(jié)點之間的電容器，一個連接在第一節(jié)點和第一電源端之間的第一開關裝置，一個連接在第二節(jié)點和第二電源端之間的第二開關裝置，一個與第二節(jié)點連接并且把該節(jié)點偏壓在一個恒定電壓上的偏置裝置，一個連接在第一節(jié)點和升壓電壓輸出端之間的整流裝置，第一和第二開關裝置被重復地設置在導通狀態(tài)和非導通狀態(tài)以便被重疊，由此輸出一個升壓電壓給輸出端。
15.根據(jù)權利要求14的內部電源電路，其中偏置裝置是這樣被連接的整流元件，以便使從第一電源端朝向第二節(jié)點的方向變?yōu)檎较颍撜髟贿@樣的連接以便使從第一節(jié)點朝向升壓輸出端的方向變?yōu)檎较颉?br> 16.根據(jù)權利要求14的內部電源電路，其中偏置裝置是這樣被連接的整流元件，以便使從第二節(jié)點朝向第一電源端的方向變?yōu)檎较?，和該整流元件被這樣的連接以便使從升壓輸出端朝向第一節(jié)點的方向變?yōu)檎较颉?br> 17.根據(jù)權利要求1的內部電源電路，其中電荷存儲裝置是由電容器構成的；在第二狀態(tài)中，這些電容器被串聯(lián)連接在第一和第二電源端之間并且然后被充電；和在第一狀態(tài)中，這些電容器被并聯(lián)連接在第二電源端和一個降壓電壓輸出端之間由此在第一和第二電源端之間獲得一個電壓。
18.根據(jù)權利要求1的內部電源電路，還包括一個開關裝置，該開關裝置與在第一電源端的電壓和第二電源端的電壓之間的一個外部電源連接，并且具有至少一個比外部電源的電位更低的電位的輔助電源，該開關裝置操作地連接外部電源和輔助電源，一個裝置，該裝置用于根據(jù)與外部電源連接的開關裝置順序地轉換導通和非導通狀態(tài)以便產生對電容器的充電和放電。
19.根據(jù)權利要求18的內部電源電路，還包括一個裝置，該裝置用于根據(jù)與輔助電源連接的開關裝置順序地轉換導通和非導通狀態(tài)以便產生對電容器的充電和放電。
20.根據(jù)權利要求18的內部電源電路，其中至少有兩個多個電容器的結構，這兩個多個電容器結構根據(jù)一個時鐘信號在串聯(lián)連接和并聯(lián)連接之間被轉換，和具有相向相位的時鐘信號被提供給上述至少兩個結構。
21.根據(jù)權利要求17的內部電源電路，其中電容器包括從鐵電電容器、高介電電容器、MIM(金屬-絕緣體-金屬)結構電容器、DRAM槽和疊層電容器、平面電容器、外部電容器、和MIS(金屬-絕緣體-半導體)柵極電容器中選擇的電容器。
全文摘要
一種內部電源電路，包括多個電荷存儲器，一個第一電源端，一個第二電源端，一個第一開關裝置，用于把多個電荷存儲器相互并聯(lián)連接在第一狀態(tài)，和一個第二開關裝置，用于把多個電荷存儲器相互串聯(lián)連接在第二狀態(tài)，和電荷存儲器在第一狀態(tài)或第二狀態(tài)中被連接在第一電源端和第二電源端之間，和第一狀態(tài)和第二狀態(tài)重復地被設置以便升高或降低一個在第一電源端和第二電源端之間的電壓。
文檔編號H02M3/07GK1159094SQ96121658
公開日1997年9月10日 申請日期1996年11月8日 優(yōu)先權日1995年11月8日
發(fā)明者曾根田光生, 李明 申請人:索尼公司