專利名稱：用于半橋電路的集成驅(qū)動(dòng)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于驅(qū)動(dòng)由連接在輸出端和高電壓DC電源的上軌之間及輸出端和高電壓DC電源的下軌之間的上部和下部功率晶體管構(gòu)成的半橋，以及用于給具有第一和第二端且第一端連接到所述輸出端的自舉電容器充電的電路，所述電路包括用于產(chǎn)生以控制驅(qū)動(dòng)所述的各個(gè)下部和上部功率晶體管至非同時(shí)導(dǎo)電狀態(tài)的下部和上部驅(qū)動(dòng)命令信號(hào)的裝置；用于在電源輸出端產(chǎn)生相對(duì)所述下軌的相對(duì)較低控制電壓的電源裝置；和電源輸出端相連的下部驅(qū)動(dòng)模塊，由于由所述相對(duì)較低控制電壓供電，并包括用于響應(yīng)所述下部驅(qū)動(dòng)命令信號(hào)在下部功率晶體管的控制電極和下軌之間施加下部驅(qū)動(dòng)控制信號(hào)的裝置；上部驅(qū)動(dòng)模塊，適合連接到自舉電容器的第一端，以由所述自舉電容器兩端的電壓供電，并包括用于響應(yīng)所述上部驅(qū)動(dòng)輸入控制信號(hào)在上部功率晶體管的控制電極和輸出端之間施加上部晶體管控制信號(hào)的裝置；和陰極負(fù)載二極管仿真器裝置，用于給所述自舉電容器充電至所述自舉電壓，所述陰極負(fù)載二極管仿真器裝置包括一個(gè)晶體管。
這種用于驅(qū)動(dòng)半橋的電路可以從US 5,373,435得知。半橋電路的應(yīng)用包括用于氣體放電燈的電子鎮(zhèn)流器、開關(guān)型電源、馬達(dá)驅(qū)動(dòng)器、DC到AC轉(zhuǎn)換器。在已知的驅(qū)動(dòng)半橋的電路中，晶體管是LDMOS晶體管。在已知的電路中，LDMOS的源極和電源輸出端相連。結(jié)果，柵壓需要比所述相對(duì)較低的控制電壓的更高的電平，以使所述LDMOS晶體管導(dǎo)通。因此，使LDMOS晶體管導(dǎo)通相對(duì)較復(fù)雜。
本發(fā)明的目的是提供一種用于驅(qū)動(dòng)半橋的電路，其中包括在二極管仿真器中的晶體管的導(dǎo)通狀態(tài)可以被相對(duì)較簡(jiǎn)單的裝置所控制。
因此，根據(jù)本發(fā)明，在開頭段落中所描述的驅(qū)動(dòng)半橋電路的特征在于所述晶體管是JFET晶體管，源極和所述電源輸出端相連，漏極適合和自舉電容器的第二端相連，柵極與由所述下部驅(qū)動(dòng)命令信號(hào)得出的進(jìn)一步的控制信號(hào)結(jié)合，以在下部晶體管被驅(qū)動(dòng)到導(dǎo)通狀態(tài)時(shí)驅(qū)動(dòng)所述JFET晶體管到導(dǎo)通狀態(tài)。
JFET是耗盡型器件，因此，當(dāng)柵到源電壓VGS為零時(shí)，該器件被接通。通過控制柵電壓到比所述相對(duì)較低控制電壓更低的電壓，器件可以被控制到斷開狀態(tài)的。因此，控制晶體管的導(dǎo)通狀態(tài)的電路相對(duì)較簡(jiǎn)單。
所述源極優(yōu)選地通過一個(gè)二極管和所述電源輸出端相連，以使所述源極的電壓不能升到比所述電源電壓低一個(gè)二極管電壓降的電平。所述二極管優(yōu)選地是一個(gè)齊納二極管。該二極管電壓降確保當(dāng)JFET接通時(shí)，其漏極升到Vdd減一個(gè)二極管電壓降，因此給自舉電容器充電。因?yàn)?，?dāng)接通器件時(shí)，源電壓可以在Vdd-Vdiode和Vzener+Vdd之間浮動(dòng)，因此JFET的源極是低于Vdd一個(gè)二極管電壓降。當(dāng)源電壓大于漏極電壓時(shí)，JFET經(jīng)常在其電流電壓特征的第三象限內(nèi)運(yùn)作，結(jié)果，漏極到源極電流IDS以從源極到漏極的相反方向流動(dòng)。
JFET的源極和漏極優(yōu)選的是n-型，柵極是p-型。因此，必須防止接通在柵源和柵漏之間的寄生二極管。這是通過確定柵極不擺動(dòng)到Vdd實(shí)現(xiàn)的。在電路進(jìn)一步包括用于以所述控制信號(hào)被限制升到低于所述電源輸出端電壓多個(gè)二極管電壓降的電平的方式導(dǎo)出所述控制信號(hào)的情況下，這能夠?qū)崿F(xiàn)。所述的多個(gè)可以是比如三個(gè)。在這種情況下柵極允許只能擺動(dòng)到比Vdd小三個(gè)二極管電壓降。
在一個(gè)優(yōu)選的實(shí)施方案中，電路還包括用于從所述下部驅(qū)動(dòng)命令信號(hào)導(dǎo)出所述進(jìn)一步的控制信號(hào)的裝置，所述用于導(dǎo)出的裝置包括一個(gè)由所述下部驅(qū)動(dòng)命令信號(hào)饋入的緩沖器，以產(chǎn)生其電壓范圍在所述下軌和所述相對(duì)低電源電壓之間的緩沖器輸出信號(hào)，和用于將所述緩沖器輸出信號(hào)的電壓范圍轉(zhuǎn)換為在連到所述柵極的點(diǎn)與所述源極之間的電壓差的范圍的裝置。
下面將參考附圖，進(jìn)一步描述本發(fā)明的一個(gè)實(shí)施方案。
在附圖中，

圖1是本發(fā)明的驅(qū)動(dòng)器電路的示意圖，其中，被包括在集成電路芯片中的元件被包圍在標(biāo)以IC的虛線框中；圖2對(duì)應(yīng)于圖1中的虛線框IC的集成電路芯片的平面示意圖，包括一個(gè)其中形成高電壓JFET T3的拉長的區(qū)域；和圖3沿線3-3的截面圖，顯示JFET T3的結(jié)構(gòu)。
首先參考圖1，它顯示了一個(gè)根據(jù)本發(fā)明的驅(qū)動(dòng)器電路，包含在一單片高壓集成電路IC中，被連接以驅(qū)動(dòng)由功率MOSFET的T1和T2形成的外部半橋，T1和T2被串聯(lián)跨接在高壓(高達(dá)約500伏)直流電源上。半橋和驅(qū)動(dòng)器的總的電路結(jié)構(gòu)和在前面提到的美國專利第5,373,453號(hào)中披露和描述的一樣，例外的是根據(jù)本發(fā)明的芯片上的陰極負(fù)載二極管仿真器BDE的構(gòu)造。
在半橋中，功率晶體管T1被稱為上部晶體管，因?yàn)槠渎O被連接到DC電源的高端或上軌，在圖1中以電位Vcc表示，功率晶體管T2被稱為下部晶體管，因?yàn)槠湓措姌O被連接到DC電源的低端或下軌，在圖1中以地電位表示。上部晶體管T1的源電極和下部晶體管的漏電極在半橋的輸出端OUT處被連接在一起，半橋的輸出端OUT也連接到負(fù)載LD的一端。在電源應(yīng)用中(比如給氣體放電燈供電時(shí))，負(fù)載的另一端可以通過連接到DC電源兩端的電容性分壓器(未顯示)的中點(diǎn)而保持在電源電壓一半的電位。眾所周知，晶體管T1和T2以開關(guān)方式以高頻(大于20kHZ)重復(fù)循環(huán)運(yùn)作，比如100KHZ級(jí)，在一個(gè)循環(huán)中，每一個(gè)晶體管在不同的一個(gè)或兩個(gè)時(shí)間間隔或階段期間被接通(即被驅(qū)動(dòng)到導(dǎo)電狀態(tài))，所述循環(huán)互相被其量級(jí)約為約500ns的相對(duì)較小的寂靜區(qū)間隔分離開。電流斷開時(shí)的開關(guān)瞬變由于在許多應(yīng)用中的具有某種感抗的負(fù)載LD而分別被T1和T2的內(nèi)在體二極管D1和D2所限制。D1用于限制在下部功率晶體管T2斷開時(shí)在輸出端OUT上產(chǎn)生的正瞬變電壓，二極管D2用于限制在上部功率晶體管T1被斷開時(shí)，在輸出端上產(chǎn)生的負(fù)瞬變電壓。
這些循環(huán)由控制器CON建立，它響應(yīng)于外部輸入信號(hào)IN產(chǎn)生基本上二進(jìn)制的命令信號(hào)INL和它的邏輯反量INNL以控制下部晶體管T1的導(dǎo)通狀態(tài)，并通過電平移位器LS產(chǎn)生用于控制上部晶體管T2的導(dǎo)通狀態(tài)的脈沖命令信號(hào)TON和TOFF。命令信號(hào)IN1僅僅在下部晶體管TI被驅(qū)動(dòng)到導(dǎo)通狀態(tài)時(shí)的時(shí)間間隔或期間內(nèi)有一個(gè)二進(jìn)制狀態(tài)。為抗噪聲和瞬變的目的，命令信號(hào)TON和TOFF以脈沖的形式提供。TON和TOFF分別表示上部晶體管T2的接通和斷開時(shí)刻。下部晶體管命令信號(hào)INL和INL被輸入到下部驅(qū)動(dòng)模塊DL，下部驅(qū)動(dòng)模塊僅僅在下部晶體管所確定的階段響應(yīng)于輸入而驅(qū)動(dòng)下部晶體管T2的柵極GL以接通下部晶體管。相似地，命令信號(hào)TON和TOFF被輸入到上部驅(qū)動(dòng)模塊DU，上部驅(qū)動(dòng)模塊在上部晶體管所確定的階段響應(yīng)于輸入而驅(qū)動(dòng)上部晶體管T1的柵極GU以接通上部晶體管。在上部驅(qū)動(dòng)模塊DU中的R/S觸發(fā)器(未顯示)將命令信號(hào)TON和TOFF轉(zhuǎn)換成與INL和INNL類似的二進(jìn)制形式，為的是上部驅(qū)動(dòng)模塊的其余部分具有和下部驅(qū)動(dòng)模塊DL一樣的設(shè)計(jì)。
下部驅(qū)動(dòng)模塊由相對(duì)較低的電源電壓Vdd(比如12伏)供電，而上部驅(qū)動(dòng)模塊由具有數(shù)量級(jí)為70nf的電容量的外部自舉電容器C1兩端的電壓V1供電，該電容器太大以致不能以合理的面積占用被設(shè)置在集成電路IC中。自舉電容器C1的另一端通過芯片上的陰極負(fù)載二極管仿真器BDE連到電源電壓Vdd，以致于在下部晶體管處于導(dǎo)通狀態(tài)期間當(dāng)輸出端OUT基本上保持在地電位時(shí)，充電電流流入C1，使V1為比Vdd少任何小的在BDE和T2兩端的電壓降的電壓值。
現(xiàn)在也參考圖2，眾所周知，上部驅(qū)動(dòng)模塊DU包括位于集成電路芯片IC上的絕緣阱WL內(nèi)的CMOS電路，如被P-隔離包圍的N-阱。這樣，通過和用于產(chǎn)生LDMOS晶體管的阱的類似結(jié)構(gòu)，阱WL與集成電路的其余部分絕緣。高電壓二極管不能以結(jié)隔離技術(shù)被集成，因?yàn)樗鼘?dǎo)致大的底電流。這將對(duì)電路的運(yùn)作產(chǎn)生不利的影響。根據(jù)本發(fā)明的原則，芯片上的陰極負(fù)載二極管仿真器包括沿著阱WL的周邊的JFETT3。JFET T3固有地具有和阱隔離一樣的擊穿電壓(超過500伏)，因?yàn)殡娏鞔怪壁宓闹苓吜鲃?dòng)，充足的電流承載容量可以通過選擇沿其形成的阱隔離的阱周邊的范圍得到。因?yàn)長DMOS結(jié)構(gòu)已被用來形成浮動(dòng)阱，不需要從已存在的LDMOS結(jié)構(gòu)制造JFET所需的附加層，因此陰極負(fù)載二極管不化費(fèi)附加硅區(qū)域，而在芯片上增加額外的功能。
圖3顯示了JFET的截面圖。P-ISO附近的n+區(qū)域形成源極，P-溝道區(qū)域形成柵極，右邊的n+區(qū)域形成漏極。擴(kuò)散位于具有P-埋層的N-阱內(nèi)。P-埋層被中斷，為的是防止器件的預(yù)夾斷。通過器件的側(cè)面結(jié)構(gòu)實(shí)現(xiàn)高電壓承載能力。
JFET T3的驅(qū)動(dòng)電路顯示在圖1的框BDE中。JFET T3以源跟隨器的構(gòu)型運(yùn)作，其漏極連到自舉電容C1，其源極通過齊納二極管連到低于Vdd的一個(gè)二極管電壓降。這樣做以使得，當(dāng)JFET T3被接通時(shí)，其漏極升到Vdd減去一個(gè)二極管電壓降，以提供加到自舉電容C1上的充電電壓。JEET的源極是低于Vdd的一個(gè)二極管電壓降，因?yàn)楫?dāng)JFET T3接通時(shí)，JFET T3的源電壓可以在Vdd-Vdiode和Vzener+Vdd之間浮動(dòng)。這已經(jīng)做成，因?yàn)樵囼?yàn)結(jié)果已經(jīng)顯示JFET T3在較高的源偏置時(shí)非常干凈地夾斷，所以在它斷開時(shí)，很少或沒有漏電流流動(dòng)。JFET T3經(jīng)常在它的電流電壓特性的第三象限內(nèi)工作，其中源電壓大于漏電壓，結(jié)果，電流IDS以相反方向從源極流到漏極。另外，由于源極和漏極是n-型，柵極是p-型，應(yīng)該注意防止在柵源和柵漏之間的寄生二極管的接通。這是這樣實(shí)現(xiàn)的，即通過確保JFET T3的柵極不擺動(dòng)到Vdd，從而，由于串聯(lián)的二極管D1、D2和D3的作用，柵極只能擺動(dòng)到Vdd減去三個(gè)二極管電壓降。柵電流進(jìn)一步被和這些二極管串聯(lián)的電阻RL所限制。
由于JFET T3是一個(gè)耗盡型裝置，它在柵到源電壓VGS為零時(shí)被接通。在正常的運(yùn)作期間，當(dāng)柵到源電壓VGS為-(Vdd-Vdiode)時(shí)，JFETT3被斷開。柵驅(qū)動(dòng)電路具有電平移位反相器INV，以把從INL來的內(nèi)部使用信號(hào)電平移位至10-12伏，后接三個(gè)緩沖級(jí)。第一級(jí)由晶體管M1和M2構(gòu)成。第二級(jí)由晶體管M3和M4構(gòu)成，第三級(jí)由晶體管M5和M6構(gòu)成。接通JFET T3的同時(shí)接通半橋的下部功率晶體管T2。
在時(shí)鐘的第一階段phi_1，下部功率器件被接通。在此階段，柵驅(qū)動(dòng)加到JFET T3的柵極，使它接通，給自舉電容器C1充電。JFET T3接著在下部晶體管T2斷開的同時(shí)被斷開。在此時(shí)刻，柵到源的電壓VGS為-(Vdd-Vdiode)，從而器件被斷開。
典型地被用于系統(tǒng)的零電壓開關(guān)工作方式，使得在設(shè)計(jì)電路時(shí)要進(jìn)行某些特殊的考慮。半橋的兩個(gè)功率晶體管T1、T2在其間有寂靜時(shí)間的不同的時(shí)鐘階段被接通?？紤]如圖1所示的帶有負(fù)載LD的半橋電路。在第一階段的后面部分，電感器中的電流流入地中。在第一階段的末尾，下部功率晶體管T2被斷開時(shí)，電感器中的不能立刻改變的電流流到上部和下部功率晶體管T1和T2的漏極和源極之間的寄生體電容CDS(未顯示)。浮動(dòng)結(jié)點(diǎn)OUT以高的dv/dt從零升到Vcc。連到自舉電容器C1的JFET T3的漏極也以同樣的方式上升。JFET T3的這種高電壓負(fù)載能力是由漏極和源極之間的側(cè)向距離達(dá)到的。在經(jīng)過等于寂靜時(shí)間的一段時(shí)間后，出現(xiàn)第二階段，其中上部柵極GU被接通。在此第二階段期間，自舉電容器C1通過浮動(dòng)阱電路放電。在負(fù)載LD感應(yīng)部分中的電流最終以相反方向流動(dòng)。在第二階段末尾，上部器件被斷開，但是由于電感器中的電流不能立刻改變，它主要通過在下部和上部晶體管T1和T2的漏極和源極之間的電容CDS來提供該電容CDS完全放電，把浮動(dòng)節(jié)點(diǎn)OUT拉到比地電位低一個(gè)二極管電壓降。在經(jīng)過等于寂靜時(shí)間的一段時(shí)間后，下部晶體管被接通，從而循環(huán)重復(fù)。
現(xiàn)在應(yīng)該已清楚，在所有方面，本發(fā)明的目的是令人滿意的。另外，雖然對(duì)本發(fā)明作了具體的描述，也應(yīng)該明白，本發(fā)明的原理具有廣泛的一般應(yīng)用性。因此，對(duì)于在本發(fā)明所具有的精神和范圍之內(nèi)的細(xì)節(jié)上，能夠有很多種修改。
權(quán)利要求
1.一種用于驅(qū)動(dòng)由連接在輸出端和高電壓DC電源的上軌之間及輸出端和高電壓DC電源的下軌之間的上部和下部功率晶體管構(gòu)成的半橋，以及用于給具有第一和第二端且第一端連接到所述輸出端的自舉電容器充電的電路，所述電路包括用于產(chǎn)生以控制驅(qū)動(dòng)所述的各個(gè)下部和上部功率晶體管至非同時(shí)導(dǎo)電狀態(tài)的下部和上部驅(qū)動(dòng)命令信號(hào)的裝置；用于在電源輸出端產(chǎn)生相對(duì)所述下軌的相對(duì)較低控制電壓的電源裝置；和電源輸出端相連的下部驅(qū)動(dòng)模塊，用于由所述相對(duì)較低控制電壓供電，并包括用于響應(yīng)所述下部驅(qū)動(dòng)命令信號(hào)在下部功率晶體管的控制電極和下軌之間施加下部驅(qū)動(dòng)控制信號(hào)的裝置；上部驅(qū)動(dòng)模塊，適合連接到自舉電容器的第一端，以由所述自舉電容器兩端的電壓供電，并包括用于響應(yīng)所述上部驅(qū)動(dòng)輸入控制信號(hào)在上部功率晶體管的控制電極和輸出端之間施加上部晶體管控制信號(hào)的裝置；和陰極負(fù)載二極管仿真器裝置，用于給所述自舉電容器充電至所述自舉電壓，所述陰極負(fù)載二極管仿真器包括一個(gè)晶體管；其特征在于所述晶體管是JFET晶體管，源極和所述電源輸出端相連，漏極適合和自舉電容器的第二端相連，柵極與由所述下部驅(qū)動(dòng)命令信號(hào)得出的進(jìn)一步的控制信號(hào)結(jié)合，以在下部晶體管被驅(qū)動(dòng)到導(dǎo)通狀態(tài)時(shí)驅(qū)動(dòng)所述JFET晶體管到導(dǎo)通狀態(tài)。
2.根據(jù)權(quán)利要求1的電路，所述源極通過一個(gè)二極管和所述電源輸出端相連，以使所述源極的電壓不能升到比所述電源電壓低一個(gè)二極管電壓降的電平。
3.根據(jù)權(quán)利要求1或2的電路，還包括控制電路，用于以所述控制信號(hào)被限制升到低于所述電源輸出電壓多個(gè)二極管電壓降的電平的方式導(dǎo)出所述控制信號(hào)。
4.根據(jù)權(quán)利要求3的電路，其中的多個(gè)是三個(gè)。
5.根據(jù)權(quán)利要求2的電路，還包括用于從所述下部驅(qū)動(dòng)命令信號(hào)導(dǎo)出所述進(jìn)一步的控制信號(hào)的裝置，所述用于導(dǎo)出的裝置包括一個(gè)由所述下部驅(qū)動(dòng)命令信號(hào)饋入的緩沖器，以產(chǎn)生其電壓范圍在所述下軌和所述相對(duì)低電源電壓之間的緩沖器輸出信號(hào)，和用于將所述緩沖器輸出信號(hào)的電壓范圍轉(zhuǎn)換為在連到所述柵極的點(diǎn)與所述源極之間的電壓差范圍的裝置。
全文摘要
包括用于分別驅(qū)動(dòng)外部的高電壓半橋電路的上部和下部功率晶體管的下部驅(qū)動(dòng)模塊和浮動(dòng)上部驅(qū)動(dòng)模塊的半橋驅(qū)動(dòng)電路被包含在集成電路芯片中,集成電路芯片包括芯片上的陰極負(fù)載二極管仿真器,陰極負(fù)載二極管仿真器響應(yīng)于加到它的柵極的控制信號(hào)被接通,以使電源電流給為上部驅(qū)動(dòng)模塊供電的外部自舉電容器充電。上部驅(qū)動(dòng)模塊位于絕緣阱內(nèi),二極管仿真器包括沿著阱的周邊的JFET晶體管,作為它的主要載流元件。JFET晶體管在下部功率晶體管被驅(qū)動(dòng)到導(dǎo)通狀態(tài)的同時(shí)被驅(qū)動(dòng)到導(dǎo)通狀態(tài)。JFET晶體管的源極通過一個(gè)二極管和電源相連,使得源極的電壓不能上升到高于比電源電壓低一個(gè)二極管電壓降的電平,也使得控制電路得出的控制信號(hào)被限制為不升到比電源輸出端的電壓低三個(gè)二極管電壓降的電平,并限制可流入柵極的電流。
文檔編號(hào)H02M3/335GK1181848SQ96193348
公開日1998年5月13日 申請(qǐng)日期1996年12月5日 優(yōu)先權(quán)日1995年12月27日
發(fā)明者A·雅那斯瓦邁, R·雅亞拉曼, M·阿馬托, P·維爾德曼 申請(qǐng)人:菲利浦電子有限公司