專利名稱：產(chǎn)生負(fù)電壓的電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一個用于產(chǎn)生負(fù)電壓的電路裝置，其具有第一個晶體管，它的第一個接頭與電路的輸入端并且第二個接頭與電路的輸出端相連接，并且它的柵極通過第一個電容與第一個時鐘信號接頭相連接；并且具有一個第二個晶體管，它的第一個接頭與第一個晶體管的柵極，第二個接頭與第一個晶體管的第二個接頭相連接，并且它的柵極與第一個晶體管的第一個接頭相連接；并且具有一個電容，它的第一接頭與第一個晶體管的第二個接頭而它的第二個接頭與第二個時鐘信號接頭相連接，其中的晶體管至少是一個三重槽(triple-well)構(gòu)成的MOS晶體管。
一個這樣的電路裝置從DE 196 01 369 C1中進(jìn)行了公開。該晶體管作為n溝道的晶體管實(shí)現(xiàn)在p槽中。該p槽在其一側(cè)構(gòu)成在一個深的絕緣的n槽中，其設(shè)置在一個p襯底之中。
原則上該電路裝置以此方式也通過p-MOS晶體管實(shí)現(xiàn)在一個n襯底上。
該深的n槽同樣如p襯底與地電勢相連接。如果現(xiàn)在該p槽的負(fù)電壓作為最負(fù)的電壓施加在第一個晶體管的漏極或者源極上，在該電路的振蕩狀態(tài)中也可以沒有泄電流通過該寄生的槽襯底雙極晶體管。如此例如構(gòu)成了通過NMOS晶體管的n+-漏極區(qū)域的npn晶體管，該漏極區(qū)域起發(fā)射極的作用，該p槽構(gòu)成基極而n槽構(gòu)成集電極。當(dāng)作為NMOS晶體管的漏極區(qū)域作為槽電勢為負(fù)的時，該寄生的npn晶體管導(dǎo)通，而充電泵的效率受到負(fù)面的影響。
已知的作為充電泵工作的電路裝置的原理在于，電荷從一個與第一個晶體管的漏極相連接的電容被“泵壓”到一個與其源極相連接的電容，其中一個電壓交變地施加在另外一個電容端子。當(dāng)N個這樣的電路裝置相互連接時，第一個電路裝置的輸入端和與輸出端相連接的電容的另外一端與地電勢相連接，理論上實(shí)現(xiàn)了|(N-1)U0|的輸出電壓，其中的U0是在時鐘信號端子上的電壓。
該充電過程是一個動態(tài)的過程，其中在電路裝置的第一個晶體管的源極和漏極上的電壓一直在改變，以致于該寄生的雙極晶體管能夠有規(guī)則地接通。
為了解決這個問題，DE19601369C1建議了其中設(shè)置有晶體管的該槽分別與晶體管的各個源極端子相連接，因?yàn)樵谡袷帬顟B(tài)中那里存在負(fù)電壓。這種措施實(shí)際上是用于充電泵電路的靜態(tài)的結(jié)束狀態(tài)，該狀態(tài)實(shí)際上不會自己出現(xiàn)，因?yàn)樵摮潆姳靡恢蓖ㄟ^一個負(fù)載提取電荷。
已經(jīng)在接通時在已知的電路上該槽相對于漏極端子在時鐘信號電壓上具有相應(yīng)高的電勢并且以此該雙極晶體管接通，這引起了較大的效率損失，因?yàn)橐源嗽摮潆姳靡环矫嬖诶碚撋蠜]有達(dá)到最大的輸出電壓并且另一方面非常緩慢地達(dá)到目標(biāo)的輸出電壓。
上述發(fā)明的任務(wù)在于以較高的效率給出用于產(chǎn)生負(fù)電壓的電路裝置。
此任務(wù)通過按照權(quán)利要求1的電路裝置解決。有利的另外的改進(jìn)在從屬權(quán)利要求中給出。
在本發(fā)明的電路裝置中以及由多個這樣的電路裝置所構(gòu)成的充電泵中含有第三個晶體管，當(dāng)源極端子上的電勢負(fù)性地作為在第一個晶體管的漏極端子上的電勢時，其使該槽只與第一個(充電)晶體管的源極端子相連接。在此情況下，該槽電容只通過兩個槽之間的pn勢壘層構(gòu)成，該槽電容被充電到源電勢，并且當(dāng)?shù)谌齻€晶體管再一次被截止時，該槽在此電勢上保持足夠長的時間，因?yàn)樵撀O端子電勢被負(fù)性地作為它的源極端子電勢。
在本發(fā)明的另外的實(shí)施例中含有第四個晶體管，當(dāng)該漏極端子電勢相對于第一個晶體管的源極端子電勢時負(fù)性的時，其使該槽與第一個晶體管的漏極端子相連接。在此實(shí)施例中，該槽電容也一直充電到放電勢，以致于沒有靜態(tài)出現(xiàn)，其中該槽相對于第一個晶體管的一個端子是正的，并且以此一個寄生的雙極晶體管導(dǎo)通。
在本發(fā)明的另外的有利的實(shí)施例中在第一個晶體管的漏極端子和該槽之間含有一個電容。此電容在第三個電容接通期間同樣如槽電容被充電到源極端子電勢并且在第三個晶體管的截止?fàn)顟B(tài)期間與槽電容進(jìn)行串聯(lián)連接，以致于在漏極端子電勢下降時，槽電容上的電壓被移動到負(fù)值。該槽以此能夠作為在第一個晶體管的源極端子上的純充電是負(fù)性的。
通過本發(fā)明的電路裝置的相繼的連接能夠構(gòu)成一個充電泵，其可以產(chǎn)生-12V或者甚至-20V的電壓，例如其可以用于非易失存儲器的編程和/或擦除，尤其是閃電EPROM存儲器所必需的，在芯片電源電壓的情況下只需要2.5V。
在一個這樣的充電泵中，奇數(shù)的電路裝置被施加第一個和第二個時鐘信號，而偶數(shù)的電路裝置被施加第三個和第四個時鐘信號，其與第三個和第四個時鐘信號具有相同的曲線，但是移動半個周期。在有利的改進(jìn)中在電路裝置的第二個時鐘信號端子上的時鐘信號具有大于0.5的占空比，以致于第二個和第四個時鐘信號重疊。以此第一個晶體管被充電，這導(dǎo)致了效率提高。
本發(fā)明下面借助于附圖詳細(xì)解釋了本發(fā)明的實(shí)施例。


圖1本發(fā)明的電路裝置的一個詳細(xì)的電路圖，圖2以三波技術(shù)在p襯底中實(shí)現(xiàn)這樣的電路裝置的原理性表示，圖3一個充電泵的第一個實(shí)施例，圖4一個充電泵的第二個實(shí)施例，圖5一個充電泵的第三個實(shí)施例，以及圖6時鐘信號的時間曲線。
按照圖1，本發(fā)明的電路裝置作為多級充電泵中的一級考慮能夠用于產(chǎn)生一個負(fù)電壓，在輸入端E和輸出端A之間連接有一個第一個NMOS晶體管Tx2。
如圖2所示，第一個晶體管Tx2形成在一個p槽中，其在該側(cè)設(shè)置在一個深的絕緣的n槽中。此深的n槽設(shè)置在p襯底中。該n槽以及p襯底連接到大地。
第一個晶體管Tx2的柵極通過第一個電容Cb2能夠與第一個時鐘信號端子相連接，其上能夠施加第一個時鐘信號F1。該第一個晶體管Tx2的源極端子與第二個電容Cp2的第一個端子相連接，它的第二個端子與第二個時鐘信號端子相連接，其上能夠施加第二個時鐘信號F2。
該電路裝置的輸入端E能夠與另外同樣的電路裝置的輸出端相連接，如圖3所示，并且在圖1中通過第二個電容Cp1示出了此另外的電路裝置。
如圖6所示，第二個和第四個時鐘信號F2、F4具有相同的時間曲線，只是相互移動了半個周期。通過將正電壓交變地施加在第二個和第四個時鐘信號端子上，電荷被從按照圖3的一個電路裝置的一個鏈接的另外的或者預(yù)先含有的電路裝置的第二個電容Cp1通過第一個晶體管Tx2泵壓到下面的在圖1中示出的電路裝置的第二個電容Cp2。此柵極在泵壓期間通過具有如圖6所示出的時間曲線的第一個時鐘信號F1達(dá)到一個相對于第一個晶體管Tx2的源極端子的正電壓。以有利的方式，該時鐘信號F2和F4有一些重疊，以致于在其通過第一個時鐘信號F1導(dǎo)通之前，第一個晶體管被充電。
通過將電荷泵壓到第二個電容Cp2，該電容被充電并且在第二個時鐘信號F2斷開之后該輸出端子A以及與此相連接的第一個晶體管Tx2的源極端子是負(fù)性的。該源極端子作為第一個晶體管Tx2的柵極端子變?yōu)樨?fù)性的，與此它沒有被截止，并且第二個電容Cp2能夠再一次放電。以此在第一個晶體管Tx2的柵極和源極端子之間連接有一個第二個晶體管Ty2，它的柵極與第一個晶體管Tx2的漏極端子相連接。通過這個第二個晶體管Ty2，第一個晶體管Tx2的柵極具有第一個晶體管Tx2的源極的電壓，以致于它被截止。
為了避免第二個電容Cp2通過第二個晶體管Ty2和第一個時鐘信號端子進(jìn)行放電，含有第一個電容Cb2。
按照本發(fā)明的方式在第一個晶體管Tx2的源極端子和其中設(shè)置有晶體管Tx2的該槽Kw的一個端子之間連接有第三個晶體管Tz2，它的柵極同樣與第一個晶體管Tx2的漏極端子相連接。
如圖2所示，第二個和第三個晶體管Ty2、Tz2設(shè)置在其中形成有第一個晶體管Tx2的p槽之中。如點(diǎn)劃線所示，其也可以形成在自己的槽中，其中該槽以有利的方式通過導(dǎo)線進(jìn)行相互的連接。
通過第三個晶體管Tz2，該在圖1中以點(diǎn)Kw表示的槽保持在負(fù)電勢上，以致于在p槽和n槽之間的pn結(jié)在截止方向上被極性化并且沒有泄電流能夠流過。通過第三個晶體管Tz2，該槽-槽-截止層電容Cw被另外進(jìn)行充電，以致于p槽也在第三個晶體管Tz2截止時保持在負(fù)電勢。
在圖2中另外示出了一個寄生的npn晶體管Tp，其通過第一個晶體管Tx2的n+-漏極區(qū)域構(gòu)成p槽以及n槽。此寄生的晶體管Tp也示出在圖1之中。其中可以清楚地看出，當(dāng)p槽相對于第一個晶體管Tx2的漏極端子是正的時，此晶體管能夠?qū)ú⑶耶a(chǎn)生泄電流。這通過按照本發(fā)明的第三個晶體管被極大地避免了。
如上所述，多個這樣的按照本發(fā)明的電路裝置能夠相繼地進(jìn)行連接，以不僅產(chǎn)生負(fù)電壓，而且產(chǎn)生一個與電源電壓相比較高的負(fù)電壓，例如其是對于閃電EPROM存儲器的編程和擦除所必需的。
在圖3中N個這樣的電路裝置按照圖1進(jìn)行相互的連接。該第一個晶體管通過Tx1到TxN進(jìn)行表示。其他的電路組件以相似的方式進(jìn)行表示。第n個電路裝置的第二個電容CpN沒有被施加以時鐘信號電壓，因?yàn)樵谄渖蠎?yīng)該截取了負(fù)的高電壓。通過一個這樣的充電泵，例如如圖3所示由N個泵級所組成，能夠產(chǎn)生(N-1)NO的電壓，這是當(dāng)?shù)谝粋€泵級的輸入端被施加地電壓并且UO是時鐘信號的電平。以此該時鐘信號F1…F4具有如圖6所示的時間曲線。該時鐘信號F3和F4各自具有如時鐘信號F1和F2的時間曲線，只是移動了半個周期。
充電泵的奇數(shù)的泵級按照圖3被施加了時鐘信號F3和F4，并且偶數(shù)的泵級被施加了時鐘信號F1和F2。
圖4示出了本發(fā)明的另外的實(shí)施例。在這個在此所描述的充電泵的電路裝置中有第四個NMOS晶體管Tza1…TzaN設(shè)置在第一個晶體管Tx1…TxN的漏極端子和該槽之間。該第四個晶體管Tza1…TzaN的柵極端子分別與第一個晶體管Tx1…TxN的源極端子相連接。該第三個晶體管在此通過Tzb1…TzbN進(jìn)行表示。
該第四個晶體管Tza1…TzaN是用于，即在此情況下，即在第一個晶體管Tx1…TxN的漏極端子上存在比在源極端子上低的電勢，這使最低的電勢接通到該槽，并且該槽以此一直位于兩個電勢的最低的一個上。
代替第四個晶體管Tza1…TzaN，在有利的按照圖1的電路裝置以及按照圖3的充電泵的改進(jìn)中，在第一個晶體管Tx1…TxN的漏極端子和該槽Kw之間連接有一個第三個電容C3。這示出在圖5中。該第三個電容C3與槽槽電容Cw(在圖5中沒有詳細(xì)示出)進(jìn)行連接以使槽電勢繼續(xù)降低。
在圖3到5中示出的按照本發(fā)明的充電泵的特征在于高效率，以致于在大約2.5V的較小的電源電壓的情況下也能夠提供-20V的輸出電壓。
權(quán)利要求
1.用于產(chǎn)生負(fù)電壓的電路裝置，-具有第一個晶體管(Tx2)，它的第一個端子與電路裝置的一個輸入端(E)而它的第二個端子與電路裝置的一個輸出端(A)相連接，并且它的柵極通過第一個電容(Cb2)與第一個時鐘信號端子相連接，-具有第二個晶體管(Ty2)，它的第一個端子與第一個晶體管(Tx2)的柵極端子相連接，它的第二個端子與第一個晶體管(Tx2)的第二個端子相連接，并且它的柵極端子與第一個晶體管(Tx2)的第一個端子相連接，并且-具有第二個電容(Cp2)，它的第一個端子與第一個晶體管(Tx2)的第二個端子相連接，并且它的第二個端子與第二個時鐘信號端子相連接，-其中該晶體管(Tx2，Ty2)是在一個三重槽(Triple-well)中構(gòu)成的MOS晶體管，其特征在于，第三個晶體管(Tz2)的第一個端子與第一個晶體管(Tx2)的第二個端子相連接，第三個晶體管(Tz2)的第二個端子與含有該晶體管(Tx2，Ty2，Tz2)的槽(Kw)相連接，并且第三個晶體管(Tz2)的柵極端子與第一個晶體管(Tx2)的第一個端子相連接。
2.如權(quán)利要求1的電路裝置，其特征在于，第四個晶體管(Tza2)的第一個端子與第一個晶體管(Tx2)的第一個端子相連接，第四個晶體管(Tza2)的第二個端子與含有該晶體管(Tx2，Ty2，Tza2，Tzb2)的槽相連接，并且第四個晶體管(Tza2)的柵極端子與第一個晶體管(Tx2)的第二個端子相連接。
3.如權(quán)利要求1的電路裝置，其特征在于，第三個電容(C3)的第一個端子與第一個晶體管(Tx2)的第一個端子并且第三個電容(C3)的第二個端子與含有該晶體管(Tx2，Ty2，Tz2)的槽(Kw)相連接。
4.用于產(chǎn)生負(fù)電壓的充電泵，其中至少兩個電路裝置按照權(quán)利要求1到3之一進(jìn)行串聯(lián)，并且第一個此電路裝置的輸入端與地電勢相連接。
5.用于運(yùn)行按照權(quán)利要求4的充電泵的方法，其特征在于，在一個具體的電路裝置的時鐘信號端子上的時鐘信號(F1，F(xiàn)2以及F3，F(xiàn)4)相對于預(yù)先存在的電路裝置的時鐘信號(F3，F(xiàn)4以及F1，F(xiàn)2)移動了半個周期。
6.如權(quán)利要求5的方法，其特征在于，至少在第二個時鐘信號端子上的時鐘信號(F2，F(xiàn)4)的占空比大于0.5。
全文摘要
用于產(chǎn)生負(fù)電壓的電路裝置,具有第一個晶體管(Tx2),它的第一個端子與電路裝置的一個輸入端(E)而它的第二個端子與電路裝置的一個輸出端(A)相連接,并且它的柵極通過第一個電容(Cb2)與第一個時鐘信號端子相連接,具有第二個晶體管(Ty2),它的第一個端子與第一個晶體管(Tx2)的柵極端子相連接,它的第二個端子與第一個晶體管(Tx2)的第二個端于相連接,并且它的柵極端子與第一個晶體管(Tx2)的第一個端子相連接,并且具有第二個電容(Cp2),它的第一個端子與第一個晶體管(Tx2)的第二個端子相連接,并且它的第二個端子與第二個時鐘信號端子相連接,并且其中該晶體管(Tx2,Ty2)是在一個三重槽(TriPIe－well)中構(gòu)成的MOS晶體管,第三個晶體管(Tz2)的第一個端子與第一個晶體管(Tx2)的第二個端子相連接,第三個晶體管(Tz2)的第二個端子與含有該晶體管(Tx2,Ty2,Tz2)的槽(Kw)相連接,并且第三個晶體管(Tz2)的柵極端子與第一個晶體管(Tx2)的第一個端子相連接。
文檔編號H02M3/07GK1245595SQ97181534
公開日2000年2月23日 申請日期1997年9月23日 優(yōu)先權(quán)日1997年1月24日
發(fā)明者M·布羅赫, C·勞特巴赫 申請人:西門子公司