帶nF級電容負(fù)載的啟動電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種模擬電源芯片電路，具體涉及一種模擬電源芯片內(nèi)部寄生負(fù)載電容約nF級的大電容負(fù)載啟動電路。
【背景技術(shù)】
[0002]在傳統(tǒng)的芯片啟動電路中，整個電路一上電時電容充電有一個6-7A大的沖擊電流。隨著技術(shù)的發(fā)展，芯片中都加入了軟啟電路，以使芯片啟動時的浪涌電流在可控范圍內(nèi)。但是一般都是針對芯片內(nèi)部寄生負(fù)載電容是l_2pF的小電容設(shè)計的。當(dāng)負(fù)載電容為功率管的柵極時，其寄生的負(fù)載電容將是nF級別的，依然存在啟動過程存在大浪涌電流的問題，甚至造成導(dǎo)致整個芯片不能正常工作，輸出電壓不能正常啟動。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的針對上述現(xiàn)有技術(shù)存在的不足之處，提供一種運行穩(wěn)定，能夠減少浪涌電流，并能使芯片在啟動過程中不從輸入電壓源抽取大電流，從而保證芯片正常啟動，輸出電壓平緩上升到輸入電壓源電壓值的帶大電容負(fù)載啟動電路。
[0004]本發(fā)明的上述目的可以通過以下措施來達(dá)到，一種帶nF級電容負(fù)載的模擬電源芯片啟動電路，包括:功率管、大電容負(fù)載、比較器、二極管、電流源、參考電壓源Vref和輸入電壓源1，輸入電壓源2，其特征在于:比較器輸入正端接二極管D1的正端，輸入負(fù)端接參考電壓源VREF，輸出端VENCP電連接電荷栗，電荷栗輸出接功率管的柵極；電流源從輸入電壓源1抽取電流，并經(jīng)二極管D1后連接功率管的柵極;功率管的漏極電連接輸入電壓源2，源極接輸出電壓V0UT，大電容負(fù)載連接輸出電壓VQUT到地；當(dāng)比較器輸出端VENCP為高時，電荷栗工作，當(dāng)VENCP為低時電荷栗不工作。
[0005]優(yōu)化的，所述的電流源值為luA。
[0006]優(yōu)化的，所述的電流源由PM0S電流鏡實現(xiàn)。
[0007]優(yōu)化的，所述的參考電壓源比電壓源1低0.5V。
[0008]本發(fā)明相比于現(xiàn)有技術(shù)具有如下有益效果。
[0009]運行穩(wěn)定，能夠減少浪涌。本發(fā)明采用比較器輸入正端接二極管D1的正端，輸入負(fù)端接電壓源VREF，輸出端VENCP電連接電荷栗，電荷栗輸出接功率管的柵極；電流源從輸入電壓源1抽取電流，并經(jīng)二極管D1后連接到功率管的柵極;功率管的漏極電連接輸入電壓源2，源極接輸出電壓V0UT，大電容負(fù)載連接輸出電壓V0UT到地組成的帶大電容負(fù)載啟動電路運行穩(wěn)定，相對于傳統(tǒng)電路僅需要從VIN抽取的電流為原來的五分之一，大大減少了浪涌電流，可使芯片正常完成啟動工作，輸出電壓平緩上升到輸入電壓源電壓值。
【附圖說明】
[0010]圖1是本發(fā)明提出的帶大電容負(fù)載啟動電路原理框圖。
【具體實施方式】
[0011]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明；應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用于解釋本發(fā)明，并不用于限定本發(fā)明。
[0012]如圖1所示，一種帶nF級電容負(fù)載的模擬電源芯片啟動電路，包括:電荷栗電路，功率管，大電容負(fù)載，比較器，二極管，電流源和輸入電壓源1，輸入電壓源2，參考電壓源VREF，其中:比較器輸入正端接二極管D1的正端，輸入負(fù)端接參考電壓源Vref，輸出端Vencp電連接電荷栗，電荷栗輸出接功率管的柵極；電流源從輸入電壓源1抽取電流，并經(jīng)二極管D1后連接到功率管的柵極;功率管的漏極電連接輸入電壓源2，源極接輸出電壓VQUT，大電容負(fù)載連接輸出電壓V.到地；當(dāng)比較器輸出端Vencp為高時，電荷栗工作，當(dāng)Vencp為低時電荷栗不工作;其中，電流源由PM0S電流鏡實現(xiàn)，優(yōu)化的電流源值為luA;所述的參考電壓源比電壓源1低0.5V。
[0013]實施例1
為了使本發(fā)明解釋清楚，假設(shè)νΙΝ = 5V，Vref = 4.5V電荷栗輸出穩(wěn)定時為10V，電流源為luA，本領(lǐng)域技術(shù)人員應(yīng)該明白上述所述值僅是為了解釋本發(fā)明并不是限定本發(fā)明。
[0014]帶大電容負(fù)載啟動電路的啟動過程分兩個階段完成，第一階段，比較器正端輸入電壓V1〈VREF時，電荷栗不工作，功率管M0S的柵極電壓VCATE由一個電流源通過二極管D1對其充電，由于功率管M0S柵極寄生電容比較大，則Vgate緩慢上升，此時V.跟隨Vgate線性上升，此過程Vciut—直比Vgate小一個M0S管閾值電壓，Vciut上升到約4V；第二階段當(dāng)V1>Vref時，比較器輸出為的高電平信號VENCP，電荷栗電路開始工作，此時Vgate快速上升到10V，VQUT值快速從4V上升到5V，二極管D1工作在截止?fàn)顟B(tài)，同時起耐壓作用，防止VI從Vgate出抽取電流。由于電荷栗開啟時，V.僅需要變化IV，相對于傳統(tǒng)電路僅需要從Vin抽取的電流為原來的五分之一，大大減少了浪涌電流，可使芯片正常完成啟動工作。
【主權(quán)項】
1.一種帶nF級電容負(fù)載的模擬電源芯片啟動電路，包括:功率管、大電容負(fù)載、比較器、二極管、電流源、參考電壓源Vref和輸入電壓源1，輸入電壓源2，其特征在于:比較器輸入正端接二極管D1的正端，輸入負(fù)端接參考電壓源VREF，輸出端VENCP電連接電荷栗，電荷栗輸出接功率管的柵極；電流源從輸入電壓源1抽取電流，并經(jīng)二極管D1后連接到功率管的柵極；功率管的漏極電連接輸入電壓源2，源極接輸出電壓Vciut，大電容負(fù)載連接輸出電壓Vciut至IJ地;當(dāng)比較器輸出端電壓VENCP為高時，電荷栗工作，當(dāng)VENCP為低時電荷栗不工作。2.根據(jù)權(quán)利要求1所述的帶大電容負(fù)載啟動電路，其特征在于，所述的電流源值為luA。3.根據(jù)權(quán)利要求1所述的帶大電容負(fù)載啟動電路，其特征在于，所述的電流源由PMOS晶體管構(gòu)成的共源共柵電流鏡電路實現(xiàn)。4.根據(jù)權(quán)利要求1所述的帶大電容負(fù)載啟動電路，其特征在于，所述的參考電壓源比輸入電壓源1低0.5V。5.根據(jù)權(quán)利要求1所述的帶nF級電容負(fù)載的模擬電源芯片啟動電路，其特征在于，帶nF級電容負(fù)載的模擬電源芯片啟動電路的啟動過程分兩個階段完成，第一階段，比較器正端輸入電壓V1〈VREF時，電荷栗不工作，功率管MOS的柵極電壓VCATE由一個電流源通過二極管D1對其充電，Vgate緩慢上升，Vciut跟隨Vgate線性上升，Vciut比Vgate小一個MOS管閾值電壓，Vciut上升到4V;第二階段，當(dāng)V1>VREF時，比較器輸出高電平信號VENCP，電荷栗電路開始工作，此時VCATE快速上升到10V，Vciut值快速從4V上升到5V，二極管D1工作在截止?fàn)顟B(tài)。
【專利摘要】本發(fā)明涉及一種帶nF級電容負(fù)載的模擬電源芯片啟動電路，包括：功率管、大電容負(fù)載、比較器、二極管、電流源、參考電壓源VREF和輸入電壓源1，輸入電壓源2，其特征在于：比較器輸入正端接二極管D1的正端，輸入負(fù)端接參考電壓源VREF，輸出端VENCP電連接電荷泵，電荷泵輸出接功率管的柵極；電流源從輸入電壓源1抽取電流，并經(jīng)二極管D1后連接到功率管的柵極；功率管的漏極電連接輸入電壓源2，源極接輸出電壓VOUT，大電容負(fù)載連接輸出電壓VOUT到地；當(dāng)比較器輸出端VENCP為高時，電荷泵工作，當(dāng)VENCP為低時電荷泵不工作；采用本發(fā)明可以使芯片在啟動過程中不從輸入電壓源抽取大電流，從而保證芯片正常啟動，輸出電壓平緩上升到輸入電壓源電壓值。
【IPC分類】H02M1/34, H02M1/36
【公開號】CN105490515
【申請?zhí)枴緾N201610015808
【發(fā)明人】趙亞妮
【申請人】中國電子科技集團公司第十研究所
【公開日】2016年4月13日
【申請日】2016年1月11日