一種準(zhǔn)z源級(jí)聯(lián)型多電平光伏并網(wǎng)逆變器控制系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于級(jí)聯(lián)型多電平并網(wǎng)光伏逆變器技術(shù)領(lǐng)域，特別涉及一種基于FPGA和DSP的準(zhǔn)Z源級(jí)聯(lián)型逆變器控制系統(tǒng)。
【背景技術(shù)】
[0002]目前，全球太陽能發(fā)電規(guī)模不斷擴(kuò)大，太陽能發(fā)電技術(shù)受到諸多學(xué)者的廣泛關(guān)注與研究。級(jí)聯(lián)型多電平逆變器在大規(guī)模光伏并網(wǎng)系統(tǒng)中具有很好的應(yīng)用價(jià)值，該拓?fù)湫问降哪孀兤餍枰鄠€(gè)獨(dú)立的直流電源，而這恰與光伏發(fā)電的特性相匹配，該種逆變器能夠控制不同光伏發(fā)電模組以最大功率輸出，并且較易實(shí)現(xiàn)高輸出電壓等級(jí)。準(zhǔn)Z源級(jí)聯(lián)型多電平逆變器在傳統(tǒng)級(jí)聯(lián)型逆變器拓?fù)浣Y(jié)構(gòu)基礎(chǔ)上增加了準(zhǔn)Z源網(wǎng)絡(luò)，擁有了更多優(yōu)良性能。
[0003]但是與傳統(tǒng)兩電平逆變器相比，準(zhǔn)Z源級(jí)聯(lián)型多電平逆變器系統(tǒng)結(jié)構(gòu)復(fù)雜，模塊化準(zhǔn)Z源H橋單元間物理距離大，需要采集的電壓電流數(shù)據(jù)量大，同時(shí)需要更多PWM驅(qū)動(dòng)信號(hào)。在芯片資源方面，單一的DSP控制器已經(jīng)無法滿足控制系統(tǒng)的需求。

【發(fā)明內(nèi)容】

[0004]為了解決上述問題，本發(fā)明提出了一種準(zhǔn)Z源級(jí)聯(lián)型多電平光伏并網(wǎng)逆變器控制系統(tǒng)及方法，該系統(tǒng)及方法基于FPGA和DSP的雙控制器，即可滿足擴(kuò)展需求，又能實(shí)現(xiàn)復(fù)雜控制算法運(yùn)算，功能劃分合理清晰，系統(tǒng)架構(gòu)通用性強(qiáng)。
[0005]為實(shí)現(xiàn)上述目的，本發(fā)明的具體方案如下:
[0006]一種準(zhǔn)Z源級(jí)聯(lián)型多電平光伏并網(wǎng)逆變器控制系統(tǒng)，包括:FPGA控制邏輯單元、DSP算法計(jì)算單元、觸摸屏人機(jī)接口單元、高精度模數(shù)轉(zhuǎn)換單元和驅(qū)動(dòng)信號(hào)電光轉(zhuǎn)換單元;所述DSP算法處理單元與FPGA控制邏輯單元和觸摸屏人機(jī)接口單元分別連接，所述FPGA控制邏輯單元與高精度模數(shù)轉(zhuǎn)換單元和驅(qū)動(dòng)信號(hào)電光轉(zhuǎn)換單元分別連接。
[0007]所述FPGA控制邏輯單元包括:
[0008]時(shí)鐘復(fù)位基礎(chǔ)邏輯模塊:用于為其他模塊提供基本工作時(shí)鐘信號(hào)以及系統(tǒng)復(fù)位信號(hào)；
[0009]AD控制邏輯模塊:用于控制外部AD芯片并以并行總線方式獲取數(shù)字量數(shù)據(jù)；
[0010]總線通信邏輯模塊:用于實(shí)現(xiàn)DSP算法計(jì)算單元與FPGA控制邏輯單元的通信；
[0011 ]數(shù)據(jù)讀取邏輯模塊:用于讀取總線通信邏輯模塊中的數(shù)據(jù)，并將數(shù)據(jù)送入后級(jí)PWM生成邏輯模塊中；
[0012]PffM生成邏輯模塊:用于根據(jù)接收的數(shù)據(jù)，通過內(nèi)部邏輯機(jī)制產(chǎn)生PffM信號(hào)；
[0013]保護(hù)邏輯模塊:用于接收外部過壓過流信號(hào)，并產(chǎn)生統(tǒng)一的保護(hù)信號(hào)；
[0014]所述時(shí)鐘復(fù)位基礎(chǔ)邏輯模塊與AD控制邏輯模塊、總線通信邏輯模塊、數(shù)據(jù)讀取邏輯模塊和保護(hù)邏輯模塊分別通信;所述PWM生成邏輯模塊與保護(hù)邏輯模塊和數(shù)據(jù)讀取邏輯模塊分別通信，所述AD控制邏輯模塊通過總線通信邏輯模塊與數(shù)據(jù)讀取邏輯模塊通信;所述保護(hù)邏輯模塊分別連接過壓過流保護(hù)信號(hào)和故障指示信號(hào)。
[0015]所述FPGA控制邏輯單元通過AD控制邏輯模塊與高精度模數(shù)轉(zhuǎn)換單元連接；所述FPGA控制邏輯單元通過PffM生成邏輯模塊與驅(qū)動(dòng)信號(hào)電光轉(zhuǎn)換單元連接。
[0016]所述總線通信邏輯模塊包括相互連接的雙DCFIFO子模塊與邏輯編碼子模塊;所述雙DCFIFO子模塊包括第一 DCFIFO子模塊和第二 DCFIFO子模塊；
[0017]所述時(shí)鐘復(fù)位基礎(chǔ)邏輯模塊、AD控制邏輯模塊和數(shù)據(jù)讀取邏輯模塊分別與雙DCFIFO子模塊通信。
[0018]所述DSP算法計(jì)算單元包括:外部中斷模塊、SCI模塊以及XINTF模塊；
[0019]外部中斷模塊:用于獲取系統(tǒng)急停指令，同時(shí)接收FPGA控制邏輯單元發(fā)送的通信請(qǐng)求ig號(hào)；
[0020]SCI模塊:用于實(shí)現(xiàn)DSP算法計(jì)算單元與觸摸屏人機(jī)接口單元之間的通信；
[0021 ] XINTF模塊:用于實(shí)現(xiàn)DSP算法計(jì)算單元與FPGA控制邏輯單元之間的通信。
[0022]DSP算法計(jì)算單元判斷系統(tǒng)運(yùn)行參數(shù)是否正常，當(dāng)相關(guān)運(yùn)行參數(shù)發(fā)生異常時(shí)，DSP算法計(jì)算單元向FPGA控制邏輯單元發(fā)出封死驅(qū)動(dòng)信號(hào)。
[0023]如果系統(tǒng)出現(xiàn)過電壓過電流狀態(tài)，直接通過FPGA內(nèi)部保護(hù)邏輯模塊封死驅(qū)動(dòng)信號(hào);系統(tǒng)保護(hù)功能啟動(dòng)后，在故障指示區(qū)顯示響應(yīng)故障。
[0024]所述驅(qū)動(dòng)信號(hào)電光轉(zhuǎn)換單元將FPGA產(chǎn)生的PffM驅(qū)動(dòng)信號(hào)轉(zhuǎn)換成光信號(hào)通過光纖傳輸給底層驅(qū)動(dòng)電路，實(shí)現(xiàn)強(qiáng)弱電隔離。
[0025]—種準(zhǔn)Z源級(jí)聯(lián)型多電平光伏并網(wǎng)逆變器控制系統(tǒng)的控制方法，包括:
[0026]FPGA控制邏輯單元產(chǎn)生系統(tǒng)運(yùn)行的時(shí)間基準(zhǔn)信號(hào)；
[0027]系統(tǒng)上電后，DSP算法計(jì)算單元獲取觸摸屏人機(jī)接口單元設(shè)定的系統(tǒng)運(yùn)行參數(shù)，并自動(dòng)進(jìn)行采樣校正工作；
[0028]系統(tǒng)進(jìn)入運(yùn)行狀態(tài)后，在每個(gè)載波周期的計(jì)數(shù)開始時(shí)刻，F(xiàn)PGA控制邏輯單元讀取外部芯片的采樣數(shù)據(jù)，并存入內(nèi)部的數(shù)據(jù)緩存中；
[0029]FPGA控制邏輯單元以外部中斷的方式向DSP算法計(jì)算單元發(fā)送數(shù)據(jù)讀取請(qǐng)求；
[0030]DSP算法計(jì)算單元接收到數(shù)據(jù)讀取請(qǐng)求后，進(jìn)入外部中斷服務(wù)程序，讀取FPGA控制邏輯單元內(nèi)部數(shù)據(jù)緩存中的數(shù)據(jù);獲取用于控制逆變器的直通占空比數(shù)據(jù)與調(diào)制數(shù)據(jù)；
[0031]DSP算法計(jì)算單元將計(jì)算得到的數(shù)據(jù)傳輸給FPGA控制邏輯單元，F(xiàn)PGA控制邏輯單元根據(jù)接收到的數(shù)據(jù)生成PWM驅(qū)動(dòng)信號(hào)。
[0032]在每個(gè)載波周期的計(jì)數(shù)開始時(shí)刻，F(xiàn)PGA控制邏輯單元內(nèi)部WM生成邏輯模塊向AD控制邏輯模塊發(fā)送采樣啟動(dòng)信號(hào)，接收到啟動(dòng)信號(hào)后，AD控制邏輯模塊控制外部芯片進(jìn)行數(shù)據(jù)采樣并進(jìn)行數(shù)據(jù)轉(zhuǎn)換，數(shù)據(jù)轉(zhuǎn)換完成后，AD控制邏輯模塊將數(shù)據(jù)存入第一 DCFIFO子模塊數(shù)據(jù)緩存中；
[0033]獲取到用于控制逆變器的直通占空比數(shù)據(jù)與調(diào)制數(shù)據(jù)后，DSP算法計(jì)算單元通過XINTF模塊將數(shù)據(jù)送入第二 DCFIFO子模塊數(shù)據(jù)緩存中；數(shù)據(jù)讀取邏輯模塊將第二 DCFIFO子模塊數(shù)據(jù)緩存中的數(shù)據(jù)傳送至PWM生成邏輯模塊，Pmi生成邏輯模塊根據(jù)接收的數(shù)據(jù)生成PffM驅(qū)動(dòng)信號(hào)。
[0034]本發(fā)明的有益效果:
[0035](I)基于FPGA與DSP的雙控制器設(shè)計(jì)即可滿足擴(kuò)展需求，又能實(shí)現(xiàn)復(fù)雜控制算法運(yùn)算，功能劃分合理清晰，系統(tǒng)架構(gòu)通用性強(qiáng)；
[0036](2)模數(shù)轉(zhuǎn)換單元采用高精度差分AD芯片，并由FPGA控制，數(shù)據(jù)采集精度高，速度快；
[0037](3)各單元功能獨(dú)立，易于模塊化設(shè)計(jì)，便于系統(tǒng)擴(kuò)展與維護(hù)；
[0038](4)驅(qū)動(dòng)信號(hào)通過光纖進(jìn)行傳輸，實(shí)現(xiàn)低壓控制電路與高壓主電路的電氣隔離，系統(tǒng)安全性好。
【附圖說明】
[0039]圖1為本發(fā)明控制系統(tǒng)所針對(duì)的準(zhǔn)Z源級(jí)聯(lián)型光伏并網(wǎng)逆變器主電路結(jié)構(gòu)圖；
[0040]圖2為本發(fā)明控制系統(tǒng)結(jié)構(gòu)圖；
[0041 ] 圖3為DSP與FPGA通信線路連接圖。
【具體實(shí)施方式】
[0042]下面結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)說明:
[0043]準(zhǔn)Z源級(jí)聯(lián)型多電平逆變器在傳統(tǒng)級(jí)聯(lián)型逆變器拓?fù)浣Y(jié)構(gòu)基礎(chǔ)上增加了準(zhǔn)Z源網(wǎng)絡(luò)，擁有了更多優(yōu)良性能。圖1展示了該拓?fù)湫问饺嗄孀兤鞯闹麟娐?。?zhǔn)Z源H橋單元控制技術(shù)簡單，控制策略易于編程實(shí)現(xiàn)，加之模塊化實(shí)現(xiàn)容易等特點(diǎn)使準(zhǔn)Z源級(jí)聯(lián)型多電平逆變器易于工程化實(shí)現(xiàn)。
[0044]為滿足系統(tǒng)控制需求，增強(qiáng)系統(tǒng)可擴(kuò)展性，充分發(fā)揮不同控制器的特點(diǎn)，本發(fā)明設(shè)計(jì)了基于FPGA和DSP的雙控制器控制系統(tǒng)。
[0045]一種準(zhǔn)Z源級(jí)聯(lián)型多電平光伏并網(wǎng)逆變器的控制系統(tǒng)，如圖1所示，包括:FPGA控制邏輯單元、DSP算法計(jì)算單元、觸摸屏人機(jī)接口單元、高精度模數(shù)轉(zhuǎn)換單元和驅(qū)動(dòng)信號(hào)電光轉(zhuǎn)換單元；
[0046]各單元連接關(guān)系:DSP算法處理單元通過SCI模塊與觸摸屏人機(jī)接口單元連接，且通過XINTF模塊以總線方式與FPGA控制邏輯單元相連接;FPGA控制邏輯單元通過內(nèi)部邏輯模塊分別與高精度模數(shù)轉(zhuǎn)換單元、驅(qū)動(dòng)信號(hào)電光轉(zhuǎn)換單元、故障指示以及外部過壓過流保護(hù)信號(hào)相連接。
[0047]FPGA控制邏輯單元內(nèi)部被分成了六大功能區(qū)，分別是時(shí)鐘復(fù)位基礎(chǔ)邏輯模塊、AD控制邏輯模塊、總線通信邏輯模塊(包括雙DCFIFO模塊與邏輯編碼模塊)、數(shù)據(jù)讀取邏輯模塊、PffM生成邏輯模塊以及保護(hù)邏輯模塊。
[0048]時(shí)鐘復(fù)位基礎(chǔ)邏輯模塊為其他功能區(qū)提供基本工作時(shí)鐘信號(hào)以及系統(tǒng)復(fù)位信號(hào)。AD控制邏輯模塊對(duì)外部多片AD芯片進(jìn)行控制并以并行總線方式獲取數(shù)字量數(shù)據(jù)。數(shù)據(jù)讀取邏輯模塊讀取DCFIFO數(shù)據(jù)緩沖器中的數(shù)據(jù)，并將數(shù)據(jù)送入后級(jí)PffM生成邏輯模塊中。PWM生成邏輯模塊根據(jù)接收的數(shù)據(jù)，通過內(nèi)部邏輯機(jī)制產(chǎn)生36路PffM信號(hào)。保護(hù)邏輯模塊接收外部過壓過流信號(hào)，通過內(nèi)部或邏輯產(chǎn)生統(tǒng)一保護(hù)信號(hào)。
[0049]DSP算法處理單元包括:外部中斷模塊、SCI模塊以及XINTF模塊。通過外部中斷模塊一方面可以獲取系統(tǒng)急停指令，另一方面可以獲得FPGA芯片發(fā)送的通信請(qǐng)求信號(hào)。SCI模塊在DSP與觸摸屏之間建立橋梁，實(shí)現(xiàn)DSP與觸摸屏的通信。
[0050]DSP算法處理單元與FPGA控制邏輯單元之間的通信是通過DSP芯片的XINTF模塊與FPGA控制邏輯單元的DCFIFO邏輯實(shí)現(xiàn)的。通信數(shù)據(jù)總線為16位，控制信號(hào)線4位。16位數(shù)據(jù)總線與4位控制信號(hào)線分別對(duì)應(yīng)于XINTF模塊dataO?datal5數(shù)據(jù)線以及XZCS、XRD、XWE、XR/W讀寫控制線。FPGA控制邏輯單元負(fù)責(zé)通信的模塊為雙時(shí)鐘域FIFO模塊，即雙DCFIFO模塊，包括:第一 DCFIFO模塊和第二 DCFIFO模塊;該模塊可以采用IP核搭建。
[0051]圖3給出了DSP與FPGA通信的線路連接詳細(xì)信息。鑒于需要進(jìn)行雙向通信，在此選用兩個(gè)DCFIFO，第一 DCFIFO模塊負(fù)責(zé)將電壓電流數(shù)據(jù)由FPGA傳輸給DSP，第二 DCFIFO模塊負(fù)責(zé)將調(diào)制數(shù)據(jù)以及直通占空比數(shù)據(jù)由DSP傳輸給FPGA。每次數(shù)據(jù)傳輸以DSP為主機(jī)，由DSP對(duì)FPGA內(nèi)部DCFIFO進(jìn)行或讀或?qū)懣刂?。XZCS、XRD、XWE、XR/W讀寫控制信號(hào)經(jīng)過FPGA內(nèi)部邏輯編碼與00?正0的1(1(311^(1代9、'\￥1'(311<:、'\￥1^69相連接。
[0052]一種準(zhǔn)Z源級(jí)聯(lián)型多電平光伏并網(wǎng)逆變器控制系統(tǒng)的控制方法，包括:
[0053]FPGA控制邏輯單元產(chǎn)生系統(tǒng)運(yùn)行的時(shí)間基準(zhǔn)信號(hào)；
[0054]系統(tǒng)上電后，DSP算法計(jì)算單元獲取觸摸屏人機(jī)接口單元設(shè)定的系統(tǒng)運(yùn)行參數(shù)，并自動(dòng)進(jìn)行采樣校正工作；
[0055]系統(tǒng)進(jìn)入運(yùn)行狀態(tài)后，在每個(gè)載波周期的計(jì)數(shù)開始時(shí)刻，F(xiàn)PGA控制邏輯單元讀取外部芯片的采樣數(shù)據(jù)，并存入內(nèi)部的數(shù)據(jù)緩存中；
[0056]FPGA控制邏輯單元以外