基于cmos工藝的閾值電壓自補償?shù)膔f-dc轉(zhuǎn)換器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及射頻能量收集領(lǐng)域，尤其涉及一種基于CMOS工藝閾值電壓自補償?shù)腞F-DC轉(zhuǎn)換器。
【背景技術(shù)】
[0002]能量采集是實現(xiàn)低功耗器件，無線傳感節(jié)點和植入式器件長期免維護的一項關(guān)鍵技術(shù)。能量采集是通過捕獲環(huán)境中的多余能量，如溫度，光照，動能和RF能量等，將這些能量轉(zhuǎn)換為直流電壓供低功耗器件，無線傳感節(jié)點，和植入式器件工作。這些環(huán)境能量中，RF能量具有獨特的優(yōu)勢，首先可以RF能量來源廣泛，包絡(luò)手機，基站，WIFI，電視廣播臺等，其次，當接收端和RF能量源距離較遠時，RF的能量仍然可以傳輸。在現(xiàn)實生活中，RF能量源的數(shù)量非常大，且頻率范圍非常廣泛。
[0003]在接收RF能量的過程中，RF-DC轉(zhuǎn)換器是關(guān)鍵部件之一。然而目前存在的RF-DC轉(zhuǎn)換器存在著以下缺陷:
1.使用肖特基二極管或者低閾值的MOS管作為轉(zhuǎn)換器件。肖特基二極管和低閾值的MOS管在制造工程中，需要額外的工藝來完成，且其工藝流程不能與標準的CMOS工藝兼容，因此使用肖特基二極管或低閾值的MOS管作轉(zhuǎn)換器件的轉(zhuǎn)換器不能與標準的CMOS工藝制造的電路集成在一起，不利于電路的小型化和集成化。
[0004]2.采用標準的CMOS器件作為轉(zhuǎn)換器件的轉(zhuǎn)化器，其本身由于受到其閾值電壓的限制，使得轉(zhuǎn)化器不能接收小功率的RF能量，限制了RF能量接收器的使用范圍。

【發(fā)明內(nèi)容】

[0005]鑒于現(xiàn)有技術(shù)存在的不足，本發(fā)明旨在提供一種基于CMOS工藝的閾值電壓自補償?shù)腞F-DC轉(zhuǎn)換器，解決現(xiàn)有技術(shù)中不利于電路的小型化和集成化以及不能接收小功率RF能量的弊端。首先該RF-DC轉(zhuǎn)換器的轉(zhuǎn)化器件是基于CMOS工藝的，其能夠與電路的其他部分集成在一起，能夠?qū)崿F(xiàn)電路的小型化和集成化;其次，該RF-DC轉(zhuǎn)化器使用了閾值電壓自補償技術(shù)，有效的降低了轉(zhuǎn)換器件的閾值電壓，使其其能夠接收小功率的RF能量。
[0006]本發(fā)明提出基于CMOS工藝的閾值電壓自補償?shù)腞F-DC轉(zhuǎn)換器的技術(shù)方案實現(xiàn)如下:
一種基于CMOS工藝的閾值電壓自補償?shù)腘級RF-DC轉(zhuǎn)換器，跨M級電路結(jié)構(gòu)，
其電路由 2N個晶體管Ml，M2，M3，M4，......，M2M-1，M2M，M2M+1，M2M+2，......，M2N-3，M2N-2，M2N-1，
M2N和2N個電容Cl，C2，C3，C4，......，C2M-1，C2M，C2M+1，C2M+2，...，C2N-3，C2N-2，C2N-1，。2#且成；
其中，其具體連接關(guān)系為:
第I級到第M級的晶體管Ml，M2，M3，M4，……，M2m—i，M2m是NMOS管，其襯底都與地相連；
第M+1級到第N級晶體管M2m+1，M2m+2，……，M2N-l.，M2n是PMOS管，其襯底都與自身的源端相連；
奇數(shù)序列的電容Cl，C3，……，C2M—I，C2M+1，……C2N—3，C2N—I的一端與輸入信號RFiN的正端相連；
偶數(shù)序列的電容C2，C4，......，C2M，C2M+2，......C2N-2，C2N的一端與地相連；
第一級晶體管Ml和M2，電容Cl和C2組成；晶體管Ml的漏極與輸入信號RF1N的負端，也就是地相連，其源極與電容Cl的另一端相連，其柵端與電容C2M+2的另一端相連;晶體管M2的漏極與晶體管Ml的源端相連，其源極與電容C2的另一端相連，其柵端與電容(:2[?+1的另一端相連；
第二級晶體管M3和M4，電容C3和C4組成；晶體管M3的漏極與晶體管M2的源端相連，其源極與電容C3的另一端相連，其柵端與電容C2M+4的另一端相連；晶體管M4的漏極與晶體管M3的源端相連，其源極與電容C4的另一端相連，其柵端與電容C2M+3的另一端相連；
第M+1級晶體管M2M+1和M2M+2，電容C2M+1和C2M+2組成；晶體管M2M+1的漏極與晶體管M2M的源端相連，其源極與電容C2M+1的另一端相連，其柵端與電容Cl的另一端相連;晶體管M2M+2漏極與晶體管M2M+1端相連，其源極與電容C2M+2另一端相連，其柵端與電容C2另一端相連；
第N-1級晶體管M2N-3和M2N-2，電容C2N-3和C2N-2組成；晶體管M2N-3漏極與晶體管M2N-4端相連，其源極與電容C2N-3 —端相連，其柵端與電容C2N-2M-3另一端相連;晶體管M2N-2漏極與晶體管M2N-3端相連，其源極與電容C2N-2另一端相連，其柵端與電容C2N-2M-2另一端相連；
第N級晶體管M2N-1和M2N，電容C2N-1和02〃組成；晶體管M2N-1漏極與晶體管M2N-2端相連，其源極與電容C2N—I另一端相連，其柵端與電容C2N—2M—I另一端相連;晶體管M2N漏極與晶體管M2N—1端相連，其源極與電容C2N另一端相連，其柵端與電容C2N-2M另一端相連；
輸出信號RFciUT取自電容C2N的正負端。
[0007]相比于現(xiàn)有技術(shù)，本發(fā)明具有如下有益效果:
一、能夠?qū)崿F(xiàn)電路的小型化和集成化:所使用的晶體管都是標準CMOS工藝下的MOS管；
二、有效的降低了轉(zhuǎn)換器件的閾值電壓:本發(fā)明提供的是一種基于CMOS工藝的閾值電壓自補償?shù)腘級RF-DC轉(zhuǎn)換器，跨M級電路結(jié)構(gòu)，其所有的NMOS管的柵壓都偏置在與其向前相距M級的電容上，由于NMOS的閾值電壓是正值，所有匪OS更容易開啟；其所有的PMOS管的柵壓都偏置在于其向后相距M級的電容上，由于PMOS的閾值電壓是正值，所有PMOS更容易開啟，所以整個電路結(jié)構(gòu)有效的降低了轉(zhuǎn)換器件的閾值電壓。
【附圖說明】
[0008]
圖1是本發(fā)明提供的基于CMOS工藝的閾值電壓自補償?shù)娜?，跨I級RF-DC轉(zhuǎn)換器示意圖；
圖2是本發(fā)明提供的基于CMOS工藝的閾值電壓自補償?shù)乃募?，?級RF-DC轉(zhuǎn)換器示意圖；
圖3是本發(fā)明提供的基于CMOS工藝的閾值電壓自補償?shù)腘級，跨M級RF-DC轉(zhuǎn)換器示意圖；
圖4是本發(fā)明提出的電路結(jié)構(gòu)與不帶閾值電壓補償?shù)慕Y(jié)構(gòu)的輸出電壓的對比。
【具體實施方式】
[0009]下面結(jié)合附圖和實施例對本發(fā)明的技術(shù)方案作進一步的說明。
[0010]為了方便對本發(fā)明的敘述，我們規(guī)定:
每兩個MOS管和兩個電容組成的基本單元為一級電路；
晶體管Ml的柵極與第M+1級內(nèi)的電容相連，稱這個基于CMOS工藝的閾值電壓自補償?shù)腞F-DC轉(zhuǎn)換器是跨M級電路結(jié)構(gòu)。
[0011 ]圖1所示的是本發(fā)明的提出的基于CMOS工藝的閾值電壓自補償?shù)娜塕F-DC轉(zhuǎn)換器，其電路由晶體管肌，]?2，]\0，皿4，]\15，]\16和電容(:1，02，03，04，05，06組成;
電路一共有三級電路構(gòu)成，是跨I級電路結(jié)構(gòu)。
[0012]其中，
第一級晶體管Ml和M2，電容Cl和C2組成；
第二級晶體管M3和M4，電容C3和C4組成；
第三級晶體管M5和M6，電容C5和C6組成；
其具體連接關(guān)系為:
晶體管Ml，M2是NMOS管，其襯底都與地相連；
晶體管M3，M4，M5，M6是PMOS管，其襯底都與自身的源端相連；
奇數(shù)序列的電容Cl，C3，C5的一端與輸入信號RFiN的正端相連；
偶數(shù)序列的電容C2，C4，C6的一端與地相連；
晶體管Ml的漏極與輸入信號RFin的負端，也就是地相連，其源極與電容Cl的另一端相連，其柵端與電容C4的另一端相連；
晶體管M2的漏極與晶體管Ml的源端相連，其源極與電容C2的另一端相連，其柵端與電容C3的另一端相連；
晶體管M3的漏極與晶體管M2的源端相連，其源極與電容C3的另一端相連，其柵端與電容Cl的另一端相連；
晶體管M4的漏極與晶體管M3的源端相連，其源極與電容C4的另一端相連，其柵端與電容C2的另一端相連；
晶體管M5的漏極與晶體管M4的源端相連，其源極與電容C5的另一端相連，其柵端與電容C3的另一端相連；
晶體管M6的漏極與晶體管M5的源端相連，其源極與電容C6的另一端相連，其柵端與電容C4的另一端相連；
輸出信號RFciut取自電容C6的正負端。
[0013]圖2所示的是本發(fā)明的提出的基于CMOS工藝的閾值電壓自補償?shù)乃募塕F-DC轉(zhuǎn)換器，其電路由晶體管肌，]?2，]\0，]?4，]\15，]\16，]\17，]\18和電容(:1，02，03，04，05，06，07，08組成；
電路一共有四電路構(gòu)成，是跨2級電路結(jié)構(gòu)。
[0014]其中，
第一級晶體管Ml和M2，電容Cl和C2組成；
第二級晶體管M3和M4，電容C3和C4組成；
第三級晶體管M5和M6，電容C5和C6組成； 第四級晶體管M7和M8，電容C7和C8組成；
其具體連接關(guān)系為:
晶體管Ml，M2，M3，M4是NMOS管，其襯底都與地相連；
晶體管M5，M6，M7，M8是PMOS管，其襯底都與自身的源端相連；
奇數(shù)序列的電容Cl，C3，C5，C7的一端與輸入信號RFin的正端相連； 偶數(shù)序列的電容02<4，06，08的一端與地相連；