隔離型同步整流控制電路的同步整流芯片保護方法和同步整流芯片的制作方法
【技術領域】
[0001]本發(fā)明涉及一種同步整流控制電路，尤其是同步整流控制電路中同步整流芯片的保護方法。
【背景技術】
[0002]圖1是現有同步整流芯片的應用框圖，構成隔離型同步整流控制電路；圖1中變壓器Tl原邊的電路沒有畫出，為常規(guī)的現有技術，在Tl的原邊電路中設有原邊開關管；圖1中變壓器Tl的副邊電感L303的反相端接同步整流芯片301的GND端，同步整流芯片301的SW端接隔離型同步整流控制電路的Vout輸出端；
圖2為現有同步整流芯片301內部關鍵部分電路圖，驅動邏輯電路102的輸出端接同步整流管Q103的柵極；同步整流管Q103為含體二極管D104的匪OS管；同步整流管Q103的源極接體二極管D103的陽極作為同步整流芯片301的GND端；同步整流管Q103的漏極接體二極管D103的陰極作為同步整流芯片301的SW端；同步整流芯片301的內部供電等其它部分不在本發(fā)明的討論范圍之內；
傳統(tǒng)同步整流芯片301的原理是檢測同步整流芯片301內部的同步整流管Q103中的電流，在原邊開關管剛關斷的時候，同步整流芯片301控制的同步整流管Q103導通，副邊電感L303中的電流通過導通的同步整流管Q103流入到Vout端，等到副邊電感L303中的電流變?yōu)榱銜r，同步整流管Q103關斷，等待下一個開關周期。但是在同步整流芯片301輸出端短路等異常情況下，輸出電壓Vout很低，副邊電感L303電流IL下降很慢，有可能在芯片下一次開通之前，副邊電感L303的電流IL 一直大于零，同步整流管Q103—直沒有關斷，這樣會導致下一個周期原邊開關管開通的瞬間，芯片GND端的電壓出現較高的負向尖峰，這種情況下會有可能導致同步整流管Q103兩端壓降過大，超過其耐壓，會有燒毀的風險，圖3的波形是這種情況的示意圖。其中IL是副邊電感L303中的電流波形，Pmi為f Iyback系統(tǒng)(反激式變換器)原邊開關管的控制信號波形圖，DRV信號是同步整流管Q103的柵極控制信號，由驅動邏輯電路102輸出。
【發(fā)明內容】
[0003]本發(fā)明的目的在于克服現有技術中存在的不足，提供一種隔離型同步整流控制電路的同步整流芯片保護方法，以及隔離型同步整流控制電路的同步整流芯片，能夠顯著提高同步整流芯片的可靠性。本發(fā)明采用的技術方案是:
一種隔離型同步整流控制電路的同步整流芯片，包括:
最大導通時間產生電路、邏輯驅動電路、同步整流管Q103、同步整流管Q103為含體二極管D104的匪OS管；同步整流管Q103的源極接體二極管D103的陽極作為同步整流芯片的GND端；同步整流管Q103的漏極接體二極管D103的陰極作為同步整流芯片的SW端；
最大導通時間產生電路用于產生一個最大導通時間信號Toff，并傳至邏輯驅動電路； 邏輯驅動電路用于輸出同步整流管Q103的控制信號DRV，控制信號DRV接至同步整流管Q103的柵極。
[0004]具體地，最大導通時間產生電路包括電流源Il，電容Cl，比較器CMPl，開關管MNl，反相器INVl;開關管MNl為NMOS管；
反相器INVl的輸入端接邏輯驅動電路輸出的同步整流管Q103的控制信號DRV;反相器INVl的輸出端接開關管MNl的柵極，開關管MNl的源極和電容Cl的一端接地，開關管MNl的漏極和電容CI的另一端接電流源11的輸出端，以及比較器CMPI的同相輸入端；比較器CMPI的反相輸入端接參考電壓Vref I;比較器CMPl的輸出端輸出最大導通時間信號TofT。
[0005]—種隔離型同步整流控制電路的同步整流芯片保護方法，包括:
同步整流芯片中設置一個同步整流芯片最大導通時間Tmax;
在同步整流芯片中的同步整流管Q103導通后，如果超過了設定的最大導通時間Tmax，檢測到的同步整流管Q103中的電流仍然沒有變?yōu)榱悖?br> 則通過一個最大導通時間產生電路產生一個最大導通時間信號Toff的脈沖，通知驅動邏輯電路，通過驅動邏輯電路去關斷同步整流管Q103。
[0006]本發(fā)明的優(yōu)點在于:能夠避免同步整流芯片GND端會出現的負向尖峰脈沖，防止同步整流芯片被燒毀，提高了同步整流芯片的可靠性。
【附圖說明】
[0007]圖1為現有的隔離型同步整流控制電路原理示意圖。
[0008]圖2為現有隔離型同步整流控制電路中同步整流芯片主要內電路示意圖。
[0009]圖3為現有的隔離型同步整流控制電路工作波形圖。
[0010]圖4為本發(fā)明的同步整流芯片主要內電路示意圖。
[0011]圖5為本發(fā)明的隔離型同步整流控制電路工作波形圖。
[0012]圖6為本發(fā)明中最大導通時間產生電路的原理圖。
【具體實施方式】
[0013]下面結合具體附圖和實施例對本發(fā)明作進一步說明。
[0014]本發(fā)明中隔離型同步整流控制電路的同步整流芯片301，主要部分如圖4所示，包括:最大導通時間產生電路101、邏輯驅動電路102、同步整流管Q103、同步整流管Q103為含體二極管D104的NMOS管；同步整流管Q103的源極接體二極管D103的陽極作為同步整流芯片301的GND端；同步整流管Q103的漏極接體二極管D103的陰極作為同步整流芯片301的SW端；
最大導通時間產生電路101用于產生一個最大導通時間信號Toff，并傳至邏輯驅動電路 102;
邏輯驅動電路102用于輸出同步整流管Q103的控制信號DRV;控制信號DRV接至同步整流管Q103的柵極。
[0015]在本發(fā)明設計的同步整流芯片301中，芯片301會設置一個同步整流芯片最大導通時間Tmax;在同步整流芯片301中的同步整流管Q103導通后，如果超過了設定的最大導通時間Tmax，檢測到的同步整流管Q103中的電流仍然沒有變?yōu)榱?，則通過一個最大導通時間產生電路101產生一個最大導通時間信號Toff的脈沖，通知驅動邏輯電路102，通過驅動邏輯電路102去關斷同步整流管Q103。同步整流管Q103為NMOS管，其控制端即NMOS管的柵極。
[0016]這時候圖1中，副邊電感L303中的電流會通過同步整流管Q103的體二極管D104流入同步整流控制電路的Vout輸出端；，體二極管D104兩端的壓降會加快副邊電感電流L303的退磁，使它能很快減小到零。從而保證在下一周期原邊開通時，副邊電感L303中沒有了電流。從而避免了同步整流芯片301的GND端會出現的負向尖峰脈沖，提高了同步整流芯片301的可靠性。圖5的波形是本發(fā)明改進后的各點波形示意圖。
[0017]最大導通時間產生電路101如圖6所示，包括電流源II，電容Cl，比較器CMPl，開關管麗I，反相器INVl;開關管麗I為NMOS管；
反相器INVl的輸入端接邏輯驅動電路102輸出的同步整流管Q103的控制信號DRV;反相器INVl的輸出端接開關管MNl的柵極，開關管MNl的源極和電容Cl的一端接地，開關管MNl的漏極和電容Cl的另一端接電流源Il的輸出端，以及比較器CMPl的同相輸入端；比較器CMPl的反相輸入端接參考電壓Vref I;比較器CMPl的輸出端輸出最大導通時間信號TofT;
同步整流管Q103的控制信號DRV為高時，開關管MNl關斷，電容Cl被電流源Il充電，電容Cl的容量大小會影響充電時間，充電時間長短決定了同步整流芯片最大導通時間Tmax的長短；電容Cl上端即比較器CMPl的同相輸入端電壓開始上升，到上升至Vrefl時，比較器CMPl翻轉，比較器CMPl輸出的最大導通時間信號Toff就出現一個高電平脈沖，即產生了一個通知驅動邏輯電路102去關斷同步整流管Q103的關斷信號，驅動邏輯電路102輸出的同步整流管Q103的控制信號DRV即刻變低，同步整流管Q103被關斷；而DRV信號變低后開關管MNl導通，將電容Cl上端的電壓拉低。
【主權項】
1.一種隔離型同步整流控制電路的同步整流芯片，其特征在于，包括: 最大導通時間產生電路(101)、邏輯驅動電路(102)、同步整流管Q103、同步整流管Q103為含體二極管D104的NMOS管；同步整流管Q103的源極接體二極管D103的陽極作為同步整流芯片(301)的GND端；同步整流管Q103的漏極接體二極管D103的陰極作為同步整流芯片(301)的 SW 端； 最大導通時間產生電路(101)用于產生一個最大導通時間信號Toff，并傳至邏輯驅動電路(102); 邏輯驅動電路(102)用于輸出同步整流管Q103的控制信號DRV，控制信號DRV接至同步整流管Q103的柵極。2.如權利要求1所述的隔離型同步整流控制電路的同步整流芯片，其特征在于: 最大導通時間產生電路(101)包括電流源Il，電容Cl，比較器CMPl，開關管MNl，反相器INVl ；開關管MNl為NMOS管； 反相器INVl的輸入端接邏輯驅動電路(102)輸出的同步整流管Q103的控制信號DRV;反相器INVl的輸出端接開關管麗I的柵極，開關管麗I的源極和電容Cl的一端接地，開關管麗I的漏極和電容Cl的另一端接電流源Il的輸出端，以及比較器CMPl的同相輸入端；比較器CMPl的反相輸入端接參考電壓Vref I;比較器CMPl的輸出端輸出最大導通時間信號Toff。3.—種隔離型同步整流控制電路的同步整流芯片保護方法，其特征在于: 同步整流芯片(301)中設置一個同步整流芯片最大導通時間Tmax; 在同步整流芯片(301)中的同步整流管Q103導通后，如果超過了設定的最大導通時間Tmax，檢測到的同步整流管Q103中的電流仍然沒有變?yōu)榱悖? 則通過一個最大導通時間產生電路(101)產生一個最大導通時間信號Toff的脈沖，通知驅動邏輯電路(102)，通過驅動邏輯電路(102)去關斷同步整流管Q103。4.如權利要求3所述的隔離型同步整流控制電路的同步整流芯片保護方法，其特征在于: 最大導通時間產生電路(101)包括電流源Il，電容Cl，比較器CMPl，開關管MNl，反相器INVl ；開關管MNl為NMOS管； 反相器INVl的輸入端接邏輯驅動電路(102)輸出的同步整流管Q103的控制信號DRV;反相器INVl的輸出端接開關管麗I的柵極，開關管麗I的源極和電容Cl的一端接地，開關管麗I的漏極和電容Cl的另一端接電流源Il的輸出端，以及比較器CMPl的同相輸入端；比較器CMPl的反相輸入端接參考電壓Vref I;比較器CMPl的輸出端輸出最大導通時間信號Toff。5.如權利要求3所述的隔離型同步整流控制電路的同步整流芯片保護方法，其特征在于: 同步整流管Q103為含體二極管D104的匪OS管；同步整流管Q103的源極接體二極管D103的陽極作為同步整流芯片(301)的GND端；同步整流管Q103的漏極接體二極管D103的陰極作為同步整流芯片(301)的SW端。
【專利摘要】本發(fā)明提供一種隔離型同步整流控制電路的同步整流芯片保護方法，包括：同步整流芯片中設置一個同步整流芯片最大導通時間Tmax；在同步整流芯片中的同步整流管Q103導通后，如果超過了設定的最大導通時間Tmax，檢測到的同步整流管Q103中的電流仍然沒有變?yōu)榱?，則通過一個最大導通時間產生電路產生一個最大導通時間信號Toff的脈沖，通知驅動邏輯電路，通過驅動邏輯電路去關斷同步整流管Q103。本發(fā)明的優(yōu)點在于：能夠避免同步整流芯片GND端會出現的負向尖峰脈沖，防止同步整流芯片被燒毀，提高了同步整流芯片的可靠性。
【IPC分類】H02M7/04, H02M1/32
【公開號】CN105680707
【申請?zhí)枴緾N201610191970
【發(fā)明人】宗強, 吳壽化, 劉準, 管磊, 殷忠
【申請人】無錫市芯茂微電子有限公司
【公開日】2016年6月15日
【申請日】2016年3月30日