一種縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法及系統(tǒng)的制作方法
【專利摘要】本申請?zhí)峁┮环N縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法及系統(tǒng)，通過電子式電流互感器對串聯(lián)補(bǔ)償裝置中的采樣點電流進(jìn)行采樣，輸出采樣數(shù)字量，然后通過合并單元轉(zhuǎn)發(fā)至串補(bǔ)保護(hù)裝置；由串補(bǔ)保護(hù)裝置對采樣數(shù)字量進(jìn)行解碼和判斷，并根據(jù)判斷結(jié)果生成間隙觸發(fā)命令；間隙觸發(fā)裝置對間隙觸發(fā)命令進(jìn)行解碼，生成高壓脈沖信號并通過脈沖變壓器控制密封間隙導(dǎo)通，實現(xiàn)對于串聯(lián)補(bǔ)償裝置的保護(hù)；電子式電流互感器、合并單元、串補(bǔ)保護(hù)裝置及間隙觸發(fā)裝置之間通過光纖依次串聯(lián)，進(jìn)行數(shù)字量的直接傳遞，無需現(xiàn)有技術(shù)中將數(shù)字量轉(zhuǎn)換為模擬量再進(jìn)行發(fā)送的延時，能夠降低串聯(lián)補(bǔ)償保護(hù)動作的整體延時，保證串聯(lián)補(bǔ)償裝置中的電容器組的安全。
【專利說明】
一種縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法及系統(tǒng)
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及串聯(lián)補(bǔ)償技術(shù)領(lǐng)域，尤其涉及一種縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法及系統(tǒng)。
【背景技術(shù)】
[0002]當(dāng)前，在輸電線路上通常采用串聯(lián)補(bǔ)償裝置來提高系統(tǒng)的穩(wěn)定輸送容量，改善線路電器參數(shù)，實現(xiàn)兩條線路輸送三條線路的功率，既提高傳輸功率又節(jié)省了投資。
[0003]電容器組為串聯(lián)補(bǔ)償裝置的核心設(shè)備，投入使用時用于提供負(fù)阻抗，以補(bǔ)償輸電線路的感抗。然而，由于電容器組的造價成本高，損害后更換程序復(fù)雜，且需要停用串聯(lián)補(bǔ)償裝置才能進(jìn)行處理。因此現(xiàn)有技術(shù)中通常采用金屬氧化物避雷器、間隙觸發(fā)、旁路系統(tǒng)等對其保護(hù)，旨在減少電容器組承受的過流或過壓，并縮短其承受過載的時間。
[0004]為達(dá)串聯(lián)補(bǔ)償保護(hù)動作整體延時縮短，以保護(hù)電容器組的目的，亟待研發(fā)一種縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方案。

【發(fā)明內(nèi)容】

[0005]有鑒于此，本發(fā)明提供了一種縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法及系統(tǒng)，能夠降低串聯(lián)補(bǔ)償保護(hù)動作的整體延時，保證電容器組的安全。
[0006]為了實現(xiàn)上述目的，本發(fā)明實施例提供的技術(shù)方案如下:
[0007]—種縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法，應(yīng)用于縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)對串聯(lián)補(bǔ)償裝置的保護(hù)，所述縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)包括:電子式電流互感器、合并單元、串補(bǔ)保護(hù)裝置、間隙觸發(fā)裝置、脈沖變壓器及密封間隙;所述電子式電流互感器、所述合并單元、所述串補(bǔ)保護(hù)裝置及所述間隙觸發(fā)裝置通過光纖依次串聯(lián);所述縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法包括:
[0008]所述電子式電流互感器對所述串聯(lián)補(bǔ)償裝置中的采樣點電流進(jìn)行采樣；
[0009]所述合并單元對所述電子式電流互感器輸出的采樣數(shù)字量進(jìn)行轉(zhuǎn)發(fā)；
[0010]所述串補(bǔ)保護(hù)裝置對所述采樣數(shù)字量進(jìn)行解碼和判斷，并根據(jù)判斷結(jié)果生成間隙觸發(fā)命令；
[0011 ]所述間隙觸發(fā)裝置對所述間隙觸發(fā)命令進(jìn)行解碼，生成高壓脈沖信號；
[0012]所述脈沖變壓器根據(jù)所述高壓脈沖信號控制所述密封間隙導(dǎo)通。
[0013]優(yōu)選的，所述電子式電流互感器的采樣頻率為40kHz。
[0014]優(yōu)選的，所述合并單元包括第一現(xiàn)場可編程門陣列FPGA;所述合并單元對所述電子式電流互感器輸出的采樣數(shù)字量進(jìn)行轉(zhuǎn)發(fā)的步驟包括:
[0015]所述第一FPGA對所述電子式電流互感器輸出的采樣數(shù)字量進(jìn)行轉(zhuǎn)發(fā)。
[0016]優(yōu)選的，所述串補(bǔ)保護(hù)裝置包括:解碼模塊、數(shù)字處理芯片及第二FPGA;所述串補(bǔ)保護(hù)裝置對所述采樣數(shù)字量進(jìn)行解碼和判斷，并根據(jù)判斷結(jié)果生成間隙觸發(fā)命令的步驟包括:
[0017]所述解碼模塊采用高速解碼技術(shù)對所述采樣數(shù)字量進(jìn)行解碼；
[0018]所述數(shù)字處理芯片對解碼后的采樣數(shù)字量進(jìn)行判斷，并得到判斷結(jié)果；
[0019]當(dāng)所述判斷結(jié)果為需要發(fā)出間隙觸發(fā)命令時，所述第二FPGA生成所述間隙觸發(fā)命令。
[0020]優(yōu)選的，所述縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)還包括輸入端通過光纖與所述合并單元的輸出端相連的故障錄波裝置;所述縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法在所述合并單元對所述電子式電流互感器輸出的采樣數(shù)字量進(jìn)行轉(zhuǎn)發(fā)的步驟之后還包括:[0021 ]所述故障錄波裝置對所述采樣數(shù)字量進(jìn)行波形記錄。
[0022]—種縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)，用于對串聯(lián)補(bǔ)償裝置進(jìn)行保護(hù)，所述縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)包括:電子式電流互感器、合并單元、串補(bǔ)保護(hù)裝置、間隙觸發(fā)裝置、脈沖變壓器及密封間隙;所述電子式電流互感器、所述合并單元、所述串補(bǔ)保護(hù)裝置及所述間隙觸發(fā)裝置通過光纖依次串聯(lián)；
[0023]所述電子式電流互感器用于對所述串聯(lián)補(bǔ)償裝置中的采樣點電流進(jìn)行采樣；
[0024]所述合并單元用于對所述電子式電流互感器輸出的采樣數(shù)字量進(jìn)行轉(zhuǎn)發(fā)；
[0025]所述串補(bǔ)保護(hù)裝置用于對所述采樣數(shù)字量進(jìn)行解碼和判斷，并根據(jù)判斷結(jié)果生成間隙觸發(fā)命令；
[0026]所述間隙觸發(fā)裝置用于對所述間隙觸發(fā)命令進(jìn)行解碼，生成高壓脈沖信號；
[0027]所述脈沖變壓器用于根據(jù)所述高壓脈沖信號控制所述密封間隙導(dǎo)通。
[0028]優(yōu)選的，所述電子式電流互感器的采樣頻率為40kHz。
[0029]優(yōu)選的，所述合并單元包括對所述電子式電流互感器輸出的采樣數(shù)字量進(jìn)行轉(zhuǎn)發(fā)的第一 FPGA。
[0030]優(yōu)選的，所述串補(bǔ)保護(hù)裝置包括:
[0031 ]解碼模塊，用于采用高速解碼技術(shù)對所述采樣數(shù)字量進(jìn)行解碼；
[0032]數(shù)字處理芯片，用于對解碼后的采樣數(shù)字量進(jìn)行判斷，并得到判斷結(jié)果；
[0033]第二FPGA，用于當(dāng)所述判斷結(jié)果為需要發(fā)出間隙觸發(fā)命令時，生成所述間隙觸發(fā)命令。
[0034]優(yōu)選的，還包括故障錄波裝置;所述故障錄波裝置的輸入端通過光纖與所述合并單元的輸出端相連;所述故障錄波裝置用于對所述采樣數(shù)字量進(jìn)行波形記錄。
[0035]本申請?zhí)峁┮环N縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法，通過電子式電流互感器對串聯(lián)補(bǔ)償裝置中的采樣點電流進(jìn)行采樣，輸出采樣數(shù)字量，然后通過合并單元轉(zhuǎn)發(fā)至串補(bǔ)保護(hù)裝置；由所述串補(bǔ)保護(hù)裝置對所述采樣數(shù)字量進(jìn)行解碼和判斷，并根據(jù)判斷結(jié)果生成間隙觸發(fā)命令；間隙觸發(fā)裝置對所述間隙觸發(fā)命令進(jìn)行解碼，生成高壓脈沖信號并通過脈沖變壓器控制密封間隙導(dǎo)通，實現(xiàn)對于串聯(lián)補(bǔ)償裝置的保護(hù);所述電子式電流互感器、所述合并單元、所述串補(bǔ)保護(hù)裝置及所述間隙觸發(fā)裝置之間通過光纖依次串聯(lián)，進(jìn)行數(shù)字量的直接傳遞，無需現(xiàn)有技術(shù)中將數(shù)字量轉(zhuǎn)換為模擬量再進(jìn)行發(fā)送的延時，能夠降低串聯(lián)補(bǔ)償保護(hù)動作的整體延時，保證所述串聯(lián)補(bǔ)償裝置中的電容器組的安全。
【附圖說明】
[0036]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。
[0037]圖1為本申請實施例提供的一種縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法的流程圖；
[0038]圖2為本申請另一實施例提供的一種縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法的流程圖；
[0039]圖3為本申請另一實施例提供的另外一種縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法的流程圖；
[0040]圖4為本申請另一實施例提供的一種縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)的結(jié)構(gòu)示意圖；
[0041]圖5為本申請另一實施例提供的另外一種縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)的結(jié)構(gòu)示意圖；
[0042]圖6為本申請另一實施例提供的另外一種縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)的結(jié)構(gòu)示意圖。
【具體實施方式】
[0043]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護(hù)的范圍。
[0044]本發(fā)明提供了一種縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法，能夠降低串聯(lián)補(bǔ)償保護(hù)動作的整體延時，保證電容器組的安全。
[0045]具體的，所述縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法應(yīng)用于縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)對串聯(lián)補(bǔ)償裝置的保護(hù)，所述縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)包括:電子式電流互感器、合并單元、串補(bǔ)保護(hù)裝置、間隙觸發(fā)裝置、脈沖變壓器及密封間隙；所述電子式電流互感器、所述合并單元、所述串補(bǔ)保護(hù)裝置及所述間隙觸發(fā)裝置通過光纖依次串聯(lián);所述縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法如圖1所示，包括:
[0046]S101、所述電子式電流互感器對所述串聯(lián)補(bǔ)償裝置中的采樣點電流進(jìn)行采樣；
[0047]具體的，所述串聯(lián)補(bǔ)償裝置中的采樣點可以為所述串聯(lián)補(bǔ)償裝置中電容器組的電流采樣點，可以根據(jù)其具體的應(yīng)用環(huán)境而定。
[0048]S102、所述合并單元對所述電子式電流互感器輸出的采樣數(shù)字量進(jìn)行轉(zhuǎn)發(fā)；
[0049]較佳的，所述合并單元可以通過第一FPGA (Fie ld-Programmab Ie Gate Array，現(xiàn)場可編程門陣列)對所述電子式電流互感器輸出的采樣數(shù)字量進(jìn)行透明轉(zhuǎn)發(fā);采用光纖直接將所述采樣數(shù)字量發(fā)送給所述串補(bǔ)保護(hù)裝置使用，避免現(xiàn)有技術(shù)中將數(shù)字量轉(zhuǎn)換為模擬量再進(jìn)行發(fā)送帶來的額外延時。
[0050]S103、所述串補(bǔ)保護(hù)裝置對所述采樣數(shù)字量進(jìn)行解碼和判斷，并根據(jù)判斷結(jié)果生成間隙觸發(fā)命令；
[0051]所述串補(bǔ)保護(hù)裝置對所述采樣數(shù)字量進(jìn)行解碼后，通過相應(yīng)的邏輯判斷，比如將所述采樣數(shù)字量與預(yù)先設(shè)置的閾值進(jìn)行比較，然后得出是否需要發(fā)出間隙觸發(fā)命令的判斷結(jié)果，并根據(jù)判斷結(jié)果生成間隙觸發(fā)命令供后續(xù)步驟使用。
[0052]S104、所述間隙觸發(fā)裝置對所述間隙觸發(fā)命令進(jìn)行解碼，生成高壓脈沖信號；
[0053]所述間隙觸發(fā)裝置在收到所述間隙觸發(fā)命令后迅速進(jìn)行解碼(比如光電轉(zhuǎn)換)，立即發(fā)出一系列高壓脈沖，即所述高壓脈沖信號，輸出到所述脈沖變壓器。
[0054]S105、所述脈沖變壓器根據(jù)所述高壓脈沖信號控制所述密封間隙導(dǎo)通。
[0055]所述脈沖變壓器將所述高壓脈沖信號進(jìn)一步提高電壓后，直接用于使所述密封間隙強(qiáng)制導(dǎo)通。
[0056]本實施例提供的所述縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法，所述電子式電流互感器、所述合并單元、所述串補(bǔ)保護(hù)裝置及所述間隙觸發(fā)裝置之間通過光纖進(jìn)行數(shù)字量的直接傳遞，無需現(xiàn)有技術(shù)中將數(shù)字量轉(zhuǎn)換為模擬量再進(jìn)行發(fā)送的延時，能夠大幅度降低串聯(lián)補(bǔ)償保護(hù)動作的整體延時，保證所述串聯(lián)補(bǔ)償裝置中的電容器組的安全。
[0057]優(yōu)選的，所述電子式電流互感器的采樣頻率為40kHz。
[0058]所述電子式電流互感器的采樣頻率為40kHz，可以進(jìn)一步減小測量回路的采樣延時及編碼延時，更利于降低串聯(lián)補(bǔ)償保護(hù)動作的整體延時，保證所述串聯(lián)補(bǔ)償裝置中的電容器組的安全。
[0059]本發(fā)明另一具體的實施例中，在上述實施例的基礎(chǔ)之上，優(yōu)選的，所述串補(bǔ)保護(hù)裝置包括:解碼模塊、數(shù)字處理芯片及第二 FPGA;所述串補(bǔ)保護(hù)方法在圖1的基礎(chǔ)之上，如圖2所示，其步驟S103包括:
[0060]S1031、所述解碼模塊采用高速解碼技術(shù)對所述采樣數(shù)字量進(jìn)行解碼；
[0061]S1032、所述數(shù)字處理芯片對解碼后的采樣數(shù)字量進(jìn)行判斷，并得到判斷結(jié)果；
[0062]S1033、當(dāng)所述判斷結(jié)果為需要發(fā)出間隙觸發(fā)命令時，所述第二 FPGA生成所述間隙觸發(fā)命令。
[0063]所述解碼模塊采用的高速解碼技術(shù)，更加節(jié)約了串聯(lián)補(bǔ)償保護(hù)動作實現(xiàn)的總時長，有利于縮短所述串聯(lián)補(bǔ)償裝置中的電容器組承受過載的時間。
[0064]本發(fā)明另一具體的實施例中，在上述實施例的基礎(chǔ)之上，優(yōu)選的，所述串補(bǔ)保護(hù)裝置包括:輸入端通過光纖與所述合并單元的輸出端相連的故障錄波裝置;所述串補(bǔ)保護(hù)方法在圖1的基礎(chǔ)之上，如圖3所示，在步驟S102之后還包括:
[0065]S106、所述故障錄波裝置對所述采樣數(shù)字量進(jìn)行波形記錄。
[0066]采用所述故障錄波裝置對所述采樣數(shù)字量進(jìn)行波形記錄，可以用于歷史數(shù)據(jù)存檔及故障分析，更利于對所述串聯(lián)補(bǔ)償裝置的保護(hù)。
[0067]本發(fā)明另一實施例還提供了一種縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)，用于對串聯(lián)補(bǔ)償裝置進(jìn)行保護(hù)，所述縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)如圖4所示，包括:電子式電流互感器101、合并單元102、串補(bǔ)保護(hù)裝置103、間隙觸發(fā)裝置104、脈沖變壓器105及密封間隙106;電子式電流互感器101、合并單元102、串補(bǔ)保護(hù)裝置103及間隙觸發(fā)裝置104通過光纖依次串聯(lián)；
[0068]具體的工作原理為:
[0069]電子式電流互感器101用于對所述串聯(lián)補(bǔ)償裝置中的采樣點電流進(jìn)行采樣;具體的，所述串聯(lián)補(bǔ)償裝置中的采樣點可以為所述串聯(lián)補(bǔ)償裝置中電容器組的電流采樣點，可以根據(jù)其具體的應(yīng)用環(huán)境而定。
[0070]合并單元102用于對電子式電流互感器101輸出的采樣數(shù)字量進(jìn)行轉(zhuǎn)發(fā);較佳的，所述合并單元可以通過第一 FPGA對電子式電流互感器101輸出的采樣數(shù)字量進(jìn)行透明轉(zhuǎn)發(fā)；
[0071]串補(bǔ)保護(hù)裝置103用于對所述采樣數(shù)字量進(jìn)行解碼后，通過相應(yīng)的邏輯判斷，比如將所述采樣數(shù)字量與預(yù)先設(shè)置的閾值進(jìn)行比較，然后得出是否需要發(fā)出間隙觸發(fā)命令的判斷結(jié)果，并根據(jù)判斷結(jié)果生成間隙觸發(fā)命令。
[0072]間隙觸發(fā)裝置104用于對所述間隙觸發(fā)命令進(jìn)行解碼，生成高壓脈沖信號；
[0073]脈沖變壓器105用于根據(jù)所述高壓脈沖信號控制密封間隙106導(dǎo)通。
[0074]本實施例提供的所述縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)，電子式電流互感器
101、合并單元102、串補(bǔ)保護(hù)裝置103及間隙觸發(fā)裝置104之間通過光纖依次串聯(lián)，進(jìn)而進(jìn)行數(shù)字量的直接傳遞，無需現(xiàn)有技術(shù)中將數(shù)字量轉(zhuǎn)換為模擬量再進(jìn)行發(fā)送的延時，能夠大幅度降低串聯(lián)補(bǔ)償保護(hù)動作的整體延時，保證所述串聯(lián)補(bǔ)償裝置中的電容器組的安全。
[0075]優(yōu)選的，電子式電流互感器101的采樣頻率為40kHz。
[0076]優(yōu)選的，如圖5所示，串補(bǔ)保護(hù)裝置103包括:
[0077]解碼模塊1031，用于采用高速解碼技術(shù)對所述采樣數(shù)字量進(jìn)行解碼；
[0078]數(shù)字處理芯片1032，用于對解碼后的采樣數(shù)字量進(jìn)行判斷，并得到判斷結(jié)果；
[0079]第二FPGA 1033，用于當(dāng)所述判斷結(jié)果為需要發(fā)出間隙觸發(fā)命令時，生成所述間隙觸發(fā)命令。
[0080]優(yōu)選的，如圖6所示，所述縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)還包括故障錄波裝置106;故障錄波裝置107的輸入端通過光纖與合并單元102的輸出端相連；
[0081 ]故障錄波裝置107用于對所述采樣數(shù)字量進(jìn)行波形記錄。
[0082]具體的工作原理與上述實施例相同，此處不再一一贅述。
[0083]本發(fā)明中各個實施例采用遞進(jìn)的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。對于實施例公開的裝置而言，由于其與實施例公開的方法相對應(yīng)，所以描述的比較簡單，相關(guān)之處參見方法部分說明即可。
[0084]以上僅是本發(fā)明的優(yōu)選實施方式，使本領(lǐng)域技術(shù)人員能夠理解或?qū)崿F(xiàn)本發(fā)明。對這些實施例的多種修改對本領(lǐng)域的技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。
【主權(quán)項】
1.一種縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法，其特征在于，應(yīng)用于縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)對串聯(lián)補(bǔ)償裝置的保護(hù)，所述縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)包括:電子式電流互感器、合并單元、串補(bǔ)保護(hù)裝置、間隙觸發(fā)裝置、脈沖變壓器及密封間隙;所述電子式電流互感器、所述合并單元、所述串補(bǔ)保護(hù)裝置及所述間隙觸發(fā)裝置通過光纖依次串聯(lián);所述縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法包括: 所述電子式電流互感器對所述串聯(lián)補(bǔ)償裝置中的采樣點電流進(jìn)行采樣； 所述合并單元對所述電子式電流互感器輸出的采樣數(shù)字量進(jìn)行轉(zhuǎn)發(fā)； 所述串補(bǔ)保護(hù)裝置對所述采樣數(shù)字量進(jìn)行解碼和判斷，并根據(jù)判斷結(jié)果生成間隙觸發(fā)命令； 所述間隙觸發(fā)裝置對所述間隙觸發(fā)命令進(jìn)行解碼，生成高壓脈沖信號； 所述脈沖變壓器根據(jù)所述高壓脈沖信號控制所述密封間隙導(dǎo)通。2.根據(jù)權(quán)利要求1所述的縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法，其特征在于，所述電子式電流互感器的采樣頻率為40kHz。3.根據(jù)權(quán)利要求1所述的縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法，其特征在于，所述合并單元包括第一現(xiàn)場可編程門陣列FPGA;所述合并單元對所述電子式電流互感器輸出的采樣數(shù)字量進(jìn)行轉(zhuǎn)發(fā)的步驟包括: 所述第一 FPGA對所述電子式電流互感器輸出的采樣數(shù)字量進(jìn)行轉(zhuǎn)發(fā)。4.根據(jù)權(quán)利要求1所述的縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法，其特征在于，所述串補(bǔ)保護(hù)裝置包括:解碼模塊、數(shù)字處理芯片及第二 FPGA;所述串補(bǔ)保護(hù)裝置對所述采樣數(shù)字量進(jìn)行解碼和判斷，并根據(jù)判斷結(jié)果生成間隙觸發(fā)命令的步驟包括: 所述解碼模塊采用高速解碼技術(shù)對所述采樣數(shù)字量進(jìn)行解碼； 所述數(shù)字處理芯片對解碼后的采樣數(shù)字量進(jìn)行判斷，并得到判斷結(jié)果； 當(dāng)所述判斷結(jié)果為需要發(fā)出間隙觸發(fā)命令時，所述第二 FPGA生成所述間隙觸發(fā)命令。5.根據(jù)權(quán)利要求1至4任一所述的縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法，其特征在于，所述縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)還包括輸入端通過光纖與所述合并單元的輸出端相連的故障錄波裝置;所述縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的方法在所述合并單元對所述電子式電流互感器輸出的采樣數(shù)字量進(jìn)行轉(zhuǎn)發(fā)的步驟之后還包括: 所述故障錄波裝置對所述采樣數(shù)字量進(jìn)行波形記錄。6.—種縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)，其特征在于，用于對串聯(lián)補(bǔ)償裝置進(jìn)行保護(hù)，所述縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)包括:電子式電流互感器、合并單元、串補(bǔ)保護(hù)裝置、間隙觸發(fā)裝置、脈沖變壓器及密封間隙；所述電子式電流互感器、所述合并單元、所述串補(bǔ)保護(hù)裝置及所述間隙觸發(fā)裝置通過光纖依次串聯(lián)； 所述電子式電流互感器用于對所述串聯(lián)補(bǔ)償裝置中的采樣點電流進(jìn)行采樣； 所述合并單元用于對所述電子式電流互感器輸出的采樣數(shù)字量進(jìn)行轉(zhuǎn)發(fā)； 所述串補(bǔ)保護(hù)裝置用于對所述采樣數(shù)字量進(jìn)行解碼和判斷，并根據(jù)判斷結(jié)果生成間隙觸發(fā)命令； 所述間隙觸發(fā)裝置用于對所述間隙觸發(fā)命令進(jìn)行解碼，生成高壓脈沖信號； 所述脈沖變壓器用于根據(jù)所述高壓脈沖信號控制所述密封間隙導(dǎo)通。7.根據(jù)權(quán)利要求6所述的縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)，其特征在于，所述電子式電流互感器的采樣頻率為40kHz。8.根據(jù)權(quán)利要求6所述的縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)，其特征在于，所述合并單元包括對所述電子式電流互感器輸出的采樣數(shù)字量進(jìn)行轉(zhuǎn)發(fā)的第一 FPGA。9.根據(jù)權(quán)利要求6所述的縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)，其特征在于，所述串補(bǔ)保護(hù)裝置包括: 解碼模塊，用于采用高速解碼技術(shù)對所述采樣數(shù)字量進(jìn)行解碼； 數(shù)字處理芯片，用于對解碼后的采樣數(shù)字量進(jìn)行判斷，并得到判斷結(jié)果； 第二 FPGA，用于當(dāng)所述判斷結(jié)果為需要發(fā)出間隙觸發(fā)命令時，生成所述間隙觸發(fā)命令。10.根據(jù)權(quán)利要求6至9任一所述的縮短串聯(lián)補(bǔ)償間隙觸發(fā)整體延時的系統(tǒng)，其特征在于，還包括故障錄波裝置;所述故障錄波裝置的輸入端通過光纖與所述合并單元的輸出端相連;所述故障錄波裝置用于對所述采樣數(shù)字量進(jìn)行波形記錄。
【文檔編號】H02J3/18GK105846445SQ201610308730
【公開日】2016年8月10日
【申請日】2016年5月11日
【發(fā)明人】李振動, 王德昌, 張金祥, 宋巍, 顧穎, 王翀, 柏峰, 蘇磊, 趙偉, 劉啟蒙, 湯煜東, 蔡勇, 王艷召, 王龍宇, 郭飛, 周生海, 孫松強(qiáng), 任文雪, 臧斌, 李代君, 高崢, 牛雪飛, 于文博, 馮學(xué)敏, 楊潔
【申請人】國家電網(wǎng)公司, 國網(wǎng)冀北電力有限公司檢修分公司, 南京南瑞繼保電氣有限公司