一種差分電荷泵的制作方法
【專利摘要】本發(fā)明提供一種差分電荷泵，該電荷泵由兩個(gè)完全一樣的單端電荷泵電路組成，每個(gè)單端電荷泵電路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、一個(gè)緩沖buffer、一個(gè)電流源、一個(gè)電流沉。第一PMOS和第一NMOS管是電荷泵的核心工作電路，根據(jù)外加控制信號(hào)的不同，電荷泵可以通過輸出端口吸收或流出電流。第二PMOS管、第二NMOS管與緩沖buffer組成自舉電路。在電荷泵不工作時(shí)，設(shè)定第一PMOS管、第一NMOS管和輸出端口的電位，防止電荷共享現(xiàn)象的發(fā)生。本發(fā)明電荷泵是差分結(jié)構(gòu)，提高了電路抑制噪聲的能力。
【專利說明】
一種差分電荷泵
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種差分電荷栗，它主要應(yīng)用于鎖相環(huán)電路中，屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]鎖相的概念最早是在20世紀(jì)30年代提出的，而且很快在電子學(xué)和通訊領(lǐng)域中獲得廣泛應(yīng)用。盡管基本鎖相環(huán)(PLL)自出現(xiàn)之日起幾乎保持原樣，但是使用不同的技術(shù)制作及滿足不同應(yīng)用要求的鎖相環(huán)的實(shí)現(xiàn)對(duì)設(shè)計(jì)師一直是一項(xiàng)挑戰(zhàn)。
[0003]鎖相環(huán)是一個(gè)頻率跟蹤系統(tǒng).在無線電通信、頻率合成、時(shí)鐘恢復(fù)和產(chǎn)生電路中.甚至在調(diào)制，解調(diào)中被廣泛采用。隨著科學(xué)技術(shù)的發(fā)展，鎖相環(huán)的一種常用結(jié)構(gòu)就是電荷栗鎖相環(huán)。在這種結(jié)構(gòu)中，電荷栗起著非常重要的作用，其主要功能是完成信號(hào)轉(zhuǎn)換，即把鑒頻鑒相器(pro)的數(shù)字輸出信號(hào)轉(zhuǎn)換為模擬信號(hào)，來控制壓控振蕩器的輸出頻率。當(dāng)pro的輸出信號(hào)能精確反映兩路輸入信號(hào)的相位誤差時(shí)，電荷栗對(duì)整個(gè)鎖相環(huán)的性能起到?jīng)Q定性的作用。當(dāng)PLL鎖定在某個(gè)頻率上時(shí).電荷栗的輸出電壓必須保持穩(wěn)定。
[0004]電荷栗的工作原理和生活中的水栗類似。根據(jù)外界所加的控制信號(hào)，水栗既可以抽水也可以放水，對(duì)電荷栗而言就是吸收或放出電荷。
[0005]傳統(tǒng)的電荷栗電路如圖1所示。MPll和MNll是核心工作電路，根據(jù)外界控制信號(hào)的不同，電荷栗可以通過CPOl端口吸收或流出電流。MP21、MN21和BUFFER3三者組成一個(gè)自舉電路，可以解決電荷栗的電荷共享問題，提升工作性能。111和121提供工作所需偏置電流。整個(gè)電路看起來像差分電路，其實(shí)它是單端電路，因?yàn)橹挥幸粋€(gè)輸出端CPOl。
[0006]下面簡(jiǎn)單介紹一下電荷栗的工作原理。當(dāng)UPl端、DNl端同時(shí)輸入低電平信號(hào)時(shí)，MP11導(dǎo)通，麗11關(guān)閉，電荷栗通過CPOl端口對(duì)外界流出電流；當(dāng)UPI端、DNl端同時(shí)輸入高電平信號(hào)時(shí)，MPll關(guān)閉，MNll導(dǎo)通，電荷栗通過CPOl端口對(duì)從外界吸收電流；當(dāng)UPl端、DNl端分別加高電平和低電平信號(hào)時(shí)，MPll、麗11關(guān)閉，電荷栗不工作，但此時(shí)MP21、麗21導(dǎo)通，再結(jié)合BUFFER3三者組成自舉電路，將VXl和VYl的電位固定到CPOI端口電位，這樣在下次電荷栗正常工作時(shí)，三者初始電位相同，不會(huì)發(fā)生電荷共享現(xiàn)象。
[0007]傳統(tǒng)的電荷栗是一種模擬電路，而且是單端電路。這種結(jié)構(gòu)的電路對(duì)外界噪聲非常敏感，僅能依靠片上自帶的濾波電容減小噪聲的影響，總體來說效果有限。

【發(fā)明內(nèi)容】

[0008]鑒于此，本發(fā)明的目的是提供一種差分電荷栗，該電荷栗具有較高的抗噪聲能力。
[0009]本發(fā)明的目的通過如下技術(shù)方案來實(shí)現(xiàn)的:一種差分電荷栗，包括第一單端電荷栗電路和第二單端電荷栗電路，所述第一單端電荷栗電路包括第一 PMOS管、第二 PMOS管、第一 NMOS管、第二 NMOS管、第一緩沖運(yùn)放、電流源Il和電流沉12，所述第二單端電荷栗電路包括第三PMOS管、第四PMOS管、第三匪OS管、第四匪OS管、第二緩沖運(yùn)放、電流源13和電流沉14，
[0010]所述電流源11的電流流入端接電源電壓，電流源11的電流流出端分別與第一PMOS管的源極、第二 PMOS管的源極連接，所述第一 PMOS管的漏極分別與第一 NMOS管的漏極、第一緩沖運(yùn)放的同向端連接，所述第二 PMOS管的漏極分別與第二 NMOS管的漏極、第一緩沖運(yùn)放的輸出端連接，所述第一緩沖運(yùn)放的反向端與輸出端連接;所述第一 NMOS管的源極、第二NMOS管的源極與電流沉12的電流流入端連接，電流沉12的電流流出端接地；
[0011]所述電流源13的電流流入端接電源電壓，電流源13的電流流出端分別與第三PMOS管的源極、第四PMOS管的源極連接，所述第三PMOS管的漏極分別與第三NMOS管的漏極、第二緩沖運(yùn)放的輸出端連接，所述第四PMOS管的漏極分別與第四匪OS管的漏極、第二緩沖運(yùn)放的同向端連接，所述第二緩沖運(yùn)放的反向端與輸出端連接;所述第三NMOS管的源極、第二NMOS管的源極與電流沉14的電流流入端連接，電流沉14的電流流出端接地；
[0012]所述第一PMOS管的柵極與第三匪OS管的柵極接同一個(gè)上拉差分信號(hào)UP+，所述第一匪OS管的柵極與第三PMOS管的柵極接同一個(gè)下拉差分信號(hào)DN+，所述第四PMOS管的柵極與第二匪OS管的柵極接同一個(gè)上拉差分信號(hào)UP-，所述第四匪OS管的柵極與第二 PMOS管的柵極接同一個(gè)下拉差分信號(hào)DN-。
[0013]進(jìn)一步，將電流源11的電流流出端定義為端口XI，電流沉12的電流流入端定義為端口 Yl，第一緩沖運(yùn)放的同向端定義為輸出差分端口 CPO+端，端口Xl、端口 Yl、輸出差分端口 CPO+在電荷栗關(guān)閉期間具有相同電位。
[0014]進(jìn)一步，將電流源13的電流流出端定義為端口X2，電流沉14的電流流入端定義為端口 Y2，第二緩沖運(yùn)放的同向端定義為輸出差分端口 CPO-，端口 X2、端口 Y2、輸出差分端口CPO-在電荷栗關(guān)閉期間具有相同電位。
[0015]由于采用了以上技術(shù)方案，本發(fā)明具有以下有益技術(shù)效果:
[0016]本發(fā)明提供的差分電荷栗由兩個(gè)單端電荷栗組成，兩者配合工作，輸出相位完全反向。本發(fā)明電荷栗是差分結(jié)構(gòu)，提高了電路抑制噪聲的能力。
【附圖說明】
[0017]為了使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步的詳細(xì)描述，其中:
[0018]圖1為常規(guī)電荷栗電路圖；
[0019]圖2為本發(fā)明提出的電荷栗電路圖。
【具體實(shí)施方式】
[0020]以下將結(jié)合附圖，對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行詳細(xì)的描述;應(yīng)當(dāng)理解，優(yōu)選實(shí)施例僅為了說明本發(fā)明，而不是為了限制本發(fā)明的保護(hù)范圍。
[0021]為了方便說明，對(duì)本發(fā)明中的MOS管進(jìn)行簡(jiǎn)單定義，如第一PMOS管簡(jiǎn)稱為MPl，第二PMOS管簡(jiǎn)稱MP2，第一NMOS管簡(jiǎn)稱MNl，第二NMOS管簡(jiǎn)稱MN2，以此類推。
[0022]本發(fā)明的電路結(jié)構(gòu)如圖2所示，包括PMOS管MP1、MP2、MP3、MP4，匪OS管MNl、MN2、MN3、MN4，電流源11、13，電流沉12、14，第一緩沖運(yùn)放BUFFER1、第一緩沖運(yùn)放BUFFER2，上拉差分信號(hào)UP-和UP+，下拉差分信號(hào)DN-和DN+，輸出差分端口 CPO-和輸出差分端口 CPO+。
[0023]MPl、MP2、MN1、MN2、11、12、第一緩沖運(yùn)放BUFFER1構(gòu)成一個(gè)單端電荷栗，11的電流流入端接電源電壓，11的電流流出端接端口 XI，MP1、MP2的源極也和端口 XI相連，MP1、麗I的漏極相互連接，MP2、MN2的漏極相互連接，MNl、麗2的源極與端口 Yl相連，12的電流流入端也接端口 Yl，12的電流流出端接地電壓，BUFFER1的輸入端接輸出差分端口 CPO+，BUFFER1的輸出端接Z I。
[0024]MP3、MP4、MN3、MN4、I3、I4、第二緩沖運(yùn)放BUFFER2構(gòu)成另一個(gè)單端的電荷栗。I3的電流流入端接電源電壓，13的電流流出端接端口 X2 ,MP3、MP4的源極也和端口 X2相連，MP3、麗3的漏極相互連接，MP4、麗4的漏極相互連接，麗3、MN4的源極與端口 Y2相連，14的電流流入端也接端口 Y2，14的電流流出端接地電壓，第二緩沖運(yùn)放BUFFER2的輸入端接輸出差分端口 CPO-，第一緩沖運(yùn)放BUFFER1的輸出端接Z2。
[0025]UP+接MPl和MN3的柵極，UP-接MP4和MN2的柵極，DN+接MP3和MNl的柵極，DN-接MP2和MN4的柵極，
[0026]兩個(gè)電荷栗加互補(bǔ)控制信號(hào)，輸出端信號(hào)相位差180度，不特別關(guān)注輸出差分端口CPO+或輸出差分端口 CPO-的信號(hào)，只關(guān)注輸出差分端口 CPO+和輸出差分端口 CPO-信號(hào)的差值。
[0027]為表述方便，UP+=“I”，表示UP+加高電平信號(hào);UP+= “0，表示UP+加低電平信號(hào)。UP-、DN+、DN-等端口的描述依此類推。
[0028]當(dāng)UP+=“I”，UP-=“0”，DN+=“1”，DN_= “O” 時(shí)，MPl關(guān)閉，MNl導(dǎo)通，MP4導(dǎo)通，MN4關(guān)閉，輸出差分端口 CPO+從外部吸收電流，輸出差分端口 CPO-對(duì)外流出電流，差分電荷栗正常工作。
[0029]當(dāng)UP+=“O”，UP-=“1”，DN+=“0”，DN_= “I”時(shí)，MPl導(dǎo)通，MNl關(guān)閉，MP4關(guān)閉，MN4導(dǎo)通，輸出差分端口 CPO+對(duì)外流出電流，輸出差分端口 CPO-從外部吸收電流，差分電荷栗也正常工作。
[0030]當(dāng)UP+=“I”，UP-=“0”，DN+=“0”，DN-= “I” 時(shí)，MPl關(guān)閉，MNl關(guān)閉，MP4關(guān)閉，MN4關(guān)閉，電荷栗主體不工作。但此時(shí)MP2、麗2、MP3、麗3導(dǎo)通，再結(jié)合第一緩沖運(yùn)放BUFFER1、第二緩沖運(yùn)放BUFFER2，它們組成的自舉電路工作。MP2和麗2導(dǎo)通，第一緩沖運(yùn)放BUFFER1恒導(dǎo)通，此時(shí)端口 Xl、端口 Yl、輸出差分端口 CPO+點(diǎn)電位相同；MP4和MN4導(dǎo)通，第二緩沖運(yùn)放BUFFER2恒導(dǎo)通，此時(shí)端口 X2、端口 Y2、輸出差分端口 CPO-點(diǎn)電位相同。
[0031]在電荷栗主體關(guān)閉期間，設(shè)定端口 Xl、端口 Yl、輸出差分端口 CPO+電位相同有重要意義。當(dāng)電荷栗主體再次開啟瞬間時(shí)，因?yàn)槎丝赬l、端口 Yl、輸出差分端口 CPO+電位相同，三點(diǎn)之間電荷不會(huì)相互流動(dòng)(電荷不共享)，這樣輸出差分端口 CPO+電壓就不會(huì)發(fā)生跳變。設(shè)定X2、Y2、輸出差分端口CPO-電位的意義相同，不再贅述。
[0032]當(dāng)UP+=“O” ,UP-= “Γ ,DN+= “Γ ,DN-= “O”時(shí)，MPl、ΜΝ1、ΜΡ4、ΜΝ4導(dǎo)通。這種情況下，表明鎖相環(huán)已鎖定。對(duì)輸出差分端口CPO+而言，究竟是吸收還是流出電流，取決于電流源Il和12的匹配度，理論上若二者完全匹配，則輸出差分端口 CPO+電壓保持恒定，既不吸收也不流出電流。實(shí)際情況是Il和12之間總存在失配，所以輸出差分端口 CPO+電壓總會(huì)有一定的波動(dòng)。輸出差分端口 CPO-的情況類似，不再贅述。
[0033]電荷栗的工作環(huán)境不會(huì)很干凈，電路中總有各種各樣的噪聲。這些噪聲對(duì)差分電荷栗而言都屬于共模噪聲，噪聲對(duì)輸出差分端口 CPO+和輸出差分端口 CPO-影響相同，而差分電荷栗只關(guān)注輸出差分端口 CPO+與輸出差分端口 CPO-的差值，所以這種結(jié)構(gòu)的電荷栗有比較強(qiáng)的抑制噪聲的能力。
[0034]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，并不用于限制本發(fā)明，顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【主權(quán)項(xiàng)】
1.一種差分電荷栗，其特征在于:包括第一單端電荷栗電路和第二單端電荷栗電路，所述第一單端電荷栗電路包括第一 PMOS管、第二 PMOS管、第一匪OS管、第二匪OS管、第一緩沖運(yùn)放、電流源Il和電流沉12，所述第二單端電荷栗電路包括第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管、第二緩沖運(yùn)放、電流源13和電流沉14， 所述電流源Il的電流流入端接電源電壓，電流源Il的電流流出端分別與第一PMOS管的源極、第二 PMOS管的源極連接，所述第一 PMOS管的漏極分別與第一 NMOS管的漏極、第一緩沖運(yùn)放的同向端連接，所述第二 PMOS管的漏極分別與第二WOS管的漏極、第一緩沖運(yùn)放的輸出端連接，所述第一緩沖運(yùn)放的反向端與輸出端連接;所述第一 NMOS管的源極、第二 NMOS管的源極與電流沉12的電流流入端連接，電流沉12的電流流出端接地； 所述電流源13的電流流入端接電源電壓，電流源13的電流流出端分別與第三PMOS管的源極、第四PMOS管的源極連接，所述第三PMOS管的漏極分別與第三NMOS管的漏極、第二緩沖運(yùn)放的輸出端連接，所述第四PMOS管的漏極分別與第四WOS管的漏極、第二緩沖運(yùn)放的同向端連接，所述第二緩沖運(yùn)放的反向端與輸出端連接;所述第三NMOS管的源極、第二 NMOS管的源極與電流沉14的電流流入端連接，電流沉14的電流流出端接地； 所述第一 PMOS管的柵極與第三NMOS管的柵極接同一個(gè)上拉差分信號(hào)UP+，所述第一WOS管的柵極與第三PMOS管的柵極接同一個(gè)下拉差分信號(hào)DN+，所述第四PMOS管的柵極與第二匪OS管的柵極接同一個(gè)上拉差分信號(hào)UP-，所述第四匪OS管的柵極與第二 PMOS管的柵極接同一個(gè)下拉差分信號(hào)DN-。2.根據(jù)權(quán)利要求1所述的差分電荷栗，其特征在于:將電流源Il的電流流出端定義為端口Xl，電流沉12的電流流入端定義為端口 Yl，第一緩沖運(yùn)放的同向端定義為輸出差分端口CPO+端，端口 Xl、端口 Yl、輸出差分端口 CPO+在電荷栗關(guān)閉期間具有相同電位。3.根據(jù)權(quán)利要求1或2所述的差分電荷栗，其特征在于:將電流源13的電流流出端定義為端口 X2，電流沉14的電流流入端定義為端口 Y2，第二緩沖運(yùn)放的同向端定義為輸出差分端口 CPO-，端口 X2、端口 Y2、輸出差分端口 CPO-在電荷栗關(guān)閉期間具有相同電位。
【文檔編號(hào)】H03L7/089GK106026757SQ201610325352
【公開日】2016年10月12日
【申請(qǐng)日】2016年5月17日
【發(fā)明人】羅璞, 劉軍, 楊衛(wèi)東, 張俊安, 張瑞濤, 王友華
【申請(qǐng)人】中國(guó)電子科技集團(tuán)公司第二十四研究所