專利名稱：任意進(jìn)制計(jì)數(shù)器標(biāo)準(zhǔn)時(shí)序信號(hào)構(gòu)成方法及其芯片電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于數(shù)字電子技術(shù)中脈沖計(jì)數(shù)器技術(shù)領(lǐng)域，涉及一種理論與實(shí)際相統(tǒng)一的任意進(jìn)制計(jì)數(shù)器標(biāo)準(zhǔn)時(shí)序信號(hào)的構(gòu)成方法及其控制電路和新型計(jì)數(shù)器芯片電路。
脈沖計(jì)數(shù)器是數(shù)字電路的重要器件之一，在工程實(shí)際中使用十分廣泛。目前，最常用的計(jì)數(shù)器芯片TTL系列有74LS160/162、74LS161/163、74LS290等，COMS系列有CC40160/162、CC40161/163等。這些計(jì)數(shù)器芯片在世界范圍內(nèi)已幾乎得到了公認(rèn)和通用，技術(shù)早已成型和固化。由于現(xiàn)有技術(shù)芯片的功能所限，當(dāng)用其構(gòu)成N(任意)進(jìn)制計(jì)數(shù)器時(shí)，必須外加譯碼控制電路才使其成為可能。此外，上述N進(jìn)制計(jì)數(shù)器共同存在一個(gè)很明顯的問題，即計(jì)數(shù)理論與實(shí)際計(jì)數(shù)器電路狀態(tài)不相符合。按照計(jì)數(shù)器所依據(jù)的計(jì)數(shù)理論和計(jì)數(shù)器的技術(shù)原理，計(jì)數(shù)長度為N(任意)時(shí)，計(jì)數(shù)器從起始數(shù)開始記數(shù)，計(jì)到終止數(shù)后返回起始數(shù)為一個(gè)N進(jìn)制計(jì)數(shù)周期，因而要求控制電路的反饋信號(hào)應(yīng)為終止數(shù)(反饋歸零法的最大數(shù)為N-1)所對應(yīng)的計(jì)數(shù)器狀態(tài)，通過控制電路產(chǎn)生一個(gè)歸零/置數(shù)信號(hào)，直接(異步)或在時(shí)鐘信號(hào)作用下，完成歸零或置數(shù)，回到起始數(shù)。為了保證計(jì)數(shù)器可靠歸零或重新置數(shù)，歸零/置數(shù)信號(hào)必須保持一定的寬度。只有當(dāng)反饋信號(hào)和歸零/置數(shù)信號(hào)都滿足計(jì)數(shù)理論和計(jì)數(shù)器原理，且必須有能保證計(jì)數(shù)器可靠工作的譯碼控制電路時(shí)，才能構(gòu)成標(biāo)準(zhǔn)的N進(jìn)制計(jì)數(shù)器。但是，在本發(fā)明以前的現(xiàn)行技術(shù)中，均未能解決好譯碼信號(hào)和歸零/置數(shù)信號(hào)的控制方法問題，即不是按標(biāo)準(zhǔn)要求取終止數(shù)對應(yīng)狀態(tài)作反饋，而是采用多取一個(gè)計(jì)數(shù)狀態(tài)作過渡，這樣就多出了一個(gè)不應(yīng)出現(xiàn)的第N+1個(gè)狀態(tài)。盡管第N+1個(gè)狀態(tài)存在的時(shí)間很短，但只要出現(xiàn)，就帶來了與計(jì)數(shù)理論不相符的問題。對于這個(gè)問題，至今為止，從理論到實(shí)踐都沒有得到很好的解決。例如，最新出版的，由清華大學(xué)編寫，作為面向21世紀(jì)全國權(quán)威統(tǒng)編教材的《數(shù)字電子技術(shù)基礎(chǔ)》(1998年9月版)一書中，雖然也認(rèn)為出現(xiàn)的第N+1個(gè)狀態(tài)不應(yīng)該包括在穩(wěn)態(tài)的狀態(tài)循環(huán)中，但仍未能提出解決的辦法，認(rèn)為歸零/置數(shù)信號(hào)只能從第N+1個(gè)狀態(tài)譯出(見該書261頁)。經(jīng)查閱國內(nèi)外有關(guān)文獻(xiàn)，尚未見到關(guān)于這一問題的研究報(bào)告。眾所周知，上述不標(biāo)準(zhǔn)的任意進(jìn)制計(jì)數(shù)器的控制技術(shù)構(gòu)成任意進(jìn)制的方法仍在國內(nèi)外通用。對于這一理論與實(shí)際不相符的現(xiàn)狀，一般都采取回避的態(tài)度，教科書中也不做深入的解釋。此外，還存在進(jìn)入起始數(shù)控制信號(hào)的問題，構(gòu)成N進(jìn)制計(jì)數(shù)器時(shí)，起始數(shù)的預(yù)置很不方便。這種技術(shù)上存在的問題和現(xiàn)有計(jì)數(shù)器芯片進(jìn)制方法上的限制，使得N進(jìn)制計(jì)數(shù)器至少存在以下缺陷(1)、目前常見計(jì)數(shù)器在計(jì)數(shù)進(jìn)制上受到嚴(yán)格限制，在需要其他任意進(jìn)制的計(jì)數(shù)器時(shí)，只能用已有的計(jì)數(shù)器產(chǎn)品經(jīng)過外電路的不同連接方式得到；(2)、實(shí)際的N進(jìn)制計(jì)數(shù)器所計(jì)的脈沖信號(hào)與所計(jì)的狀態(tài)個(gè)數(shù)不相符，控制電路中接受到的脈沖信號(hào)比應(yīng)該接受的信號(hào)多，導(dǎo)致計(jì)數(shù)實(shí)際不準(zhǔn)確，而這種誤差只能在0-12兆較低的時(shí)鐘信號(hào)頻率范圍內(nèi)才可被忽略，為保證計(jì)數(shù)準(zhǔn)確，不得不將本應(yīng)滿足0-40兆的高頻時(shí)鐘信號(hào)降低，從而導(dǎo)致功能強(qiáng)大的74LS160等計(jì)數(shù)器芯片導(dǎo)不到最大限度的發(fā)揮。
(3)、現(xiàn)行控制技術(shù)采用的方法在構(gòu)成多一個(gè)技術(shù)狀態(tài)的不完善狀態(tài)下，仍不能適用于各類不同清零/預(yù)置方式的計(jì)數(shù)器芯片，使現(xiàn)有技術(shù)器芯片構(gòu)成任意進(jìn)制的范圍受到限制。
(4)、由于理論與實(shí)際不符，導(dǎo)致在教學(xué)中，使學(xué)生理解計(jì)數(shù)理論和計(jì)數(shù)原理產(chǎn)生困難。
(5)、由于構(gòu)成N進(jìn)制時(shí)，將計(jì)數(shù)器的清零端或置數(shù)端占用，預(yù)置起始數(shù)十分不便。
(6)、外接的控制電路所用器件品種和數(shù)目使系統(tǒng)器件增多，一方面造成連線增多，對可靠性有影響，另一方面還存在控制電路芯片的內(nèi)部單元用不完，造成浪費(fèi)的現(xiàn)象。
針對上述現(xiàn)有技術(shù)中存在的問題，本發(fā)明的目的在于(1)、克服現(xiàn)有技術(shù)中存在的缺陷，提供一種理論與實(shí)際相統(tǒng)一的任意進(jìn)制計(jì)數(shù)器標(biāo)準(zhǔn)時(shí)序信號(hào)的構(gòu)成方法；(2)、針對現(xiàn)有不同清零/預(yù)置的各類常用計(jì)數(shù)器芯片，提供與之相匹配的適用于TTL和CMOS兩大系列的任意進(jìn)制計(jì)數(shù)器標(biāo)準(zhǔn)時(shí)序信號(hào)控制電路；(3)、在TTL和CMOS兩大系列芯片基礎(chǔ)上，按本發(fā)明構(gòu)成方法，直接設(shè)計(jì)出系列新型標(biāo)準(zhǔn)任意進(jìn)制的計(jì)數(shù)器芯片，并且僅用4-5種新型芯片即基本上可以取代現(xiàn)行常用類型芯片，其進(jìn)制可任意設(shè)置。
現(xiàn)將本發(fā)明構(gòu)思及技術(shù)解決方案敘述如下本發(fā)明任意進(jìn)制計(jì)數(shù)器標(biāo)準(zhǔn)時(shí)序信號(hào)的構(gòu)成方法，其特征在于由計(jì)數(shù)前產(chǎn)生的清零/預(yù)置信號(hào)使計(jì)數(shù)器處于起始狀態(tài)，計(jì)滿一個(gè)周期時(shí)，取終止數(shù)對應(yīng)(第N個(gè))狀態(tài)作反饋?zhàn)g碼信號(hào)，產(chǎn)生歸零/置數(shù)信號(hào)保證計(jì)數(shù)器既能可靠完成歸零/置數(shù)任務(wù)，又能滿足計(jì)數(shù)器工作的標(biāo)準(zhǔn)時(shí)序關(guān)系要求，構(gòu)成方法的實(shí)現(xiàn)方式如下(1)、控制電路在計(jì)數(shù)前，產(chǎn)生一個(gè)清零或預(yù)置信號(hào)，將計(jì)數(shù)器置于起始數(shù)狀態(tài)；(2)、通過觸發(fā)器存貯反饋?zhàn)g碼后的歸零/置數(shù)信號(hào)，使其達(dá)1/2個(gè)時(shí)鐘CP信號(hào)周期(異步)或滿足歸零/置數(shù)所要求的寬度(同步)，以保證計(jì)數(shù)器歸零/置數(shù)可靠；(3)、歸零/置數(shù)信號(hào)的時(shí)序控制方式按同步異步分類，兩種方式均采用帶清零端的T(或D)觸發(fā)器；同步方式還可采用基本觸發(fā)器來控制；(4)、采用有清零端的觸發(fā)器作控制是利用CP信號(hào)控制觸發(fā)器接受并存貯譯碼后的信號(hào)，在標(biāo)準(zhǔn)時(shí)間點(diǎn)產(chǎn)生計(jì)數(shù)器歸零/置數(shù)信號(hào)，待計(jì)數(shù)器可靠歸零/置數(shù)后，通過CP信號(hào)控制觸發(fā)器的清零端解除已完成任務(wù)的歸零/置數(shù)信號(hào)。
(5)、采用基本觸發(fā)器作控制是將譯碼后的信號(hào)通過基本觸發(fā)器存貯并產(chǎn)生歸零/置數(shù)信號(hào)，在時(shí)鐘CP信號(hào)作用下，在標(biāo)準(zhǔn)時(shí)間點(diǎn)，使計(jì)數(shù)器開始?xì)w零/置數(shù)，待計(jì)數(shù)器可靠歸零/置數(shù)置數(shù)后，通過CP信號(hào)控制基本觸發(fā)器解除已完成任務(wù)的歸零/置數(shù)信號(hào)。
本發(fā)明根據(jù)上述任意進(jìn)制計(jì)數(shù)器標(biāo)準(zhǔn)時(shí)序信號(hào)的構(gòu)成方法，設(shè)計(jì)出適用于TTL和CMOS兩大系列的可產(chǎn)生任意進(jìn)制計(jì)數(shù)器標(biāo)準(zhǔn)時(shí)序信號(hào)的控制電路芯片；其控制電路的基本工作原理是計(jì)數(shù)前，使能端E加負(fù)脈沖產(chǎn)生清零/預(yù)置信號(hào)，使計(jì)數(shù)器清零或預(yù)置起始數(shù)，第一個(gè)時(shí)鐘信號(hào)CP開始計(jì)數(shù)，第N-1個(gè)CP作用后，T1-T6均為1，進(jìn)位信號(hào)CO為1；此后，控制電路將產(chǎn)生符合標(biāo)準(zhǔn)任意進(jìn)制的歸零或置數(shù)信號(hào)，在第N個(gè)CP脈沖作用后，重新歸零或置數(shù)，可靠完成任務(wù)后，在第N個(gè)CP有效沿后的下一個(gè)跳變沿解除歸零或置數(shù)信號(hào)，使計(jì)數(shù)器做好下一個(gè)計(jì)數(shù)周期準(zhǔn)備。四種控制電路及其產(chǎn)生的時(shí)序控制信號(hào)分別見

圖1、2、3、4。本發(fā)明所設(shè)計(jì)的控制電路由觸發(fā)器、或門、與門、或非門構(gòu)成，其特征在于使用時(shí)將計(jì)數(shù)器的清零或置數(shù)端按需要接控制電路4個(gè)歸零/置數(shù)端中的一個(gè)，并將與終止數(shù)對應(yīng)取1的Q端接T1-T6端；使能端E、CP端與計(jì)數(shù)器對應(yīng)相接，若計(jì)數(shù)器為正脈沖計(jì)數(shù)，則將CP端與控制電路CP端連接，若計(jì)數(shù)器為負(fù)脈沖計(jì)數(shù)，則將CP端與控制電路的CP端連接；控制電路的RDY/LDY、RDY/LDY、RDT/LDT、RDT/LDT根據(jù)需要接至計(jì)數(shù)器相應(yīng)端；圖1所示的控制電路適用于TTL系列計(jì)數(shù)器，其特征在于其CP端經(jīng)非門G1、G2接觸發(fā)器觸發(fā)端CI和清零端R，并接或門G6；使能端E接與門G10、G11，并經(jīng)非門G3接或門G9、G12；T1-T6端經(jīng)與非門G4接與非門G7，并經(jīng)非門G5接觸發(fā)器IT/ID端、或門G6，同時(shí)作為進(jìn)位端CO引出；G4和G6的輸出分別接交叉連接的與非門G7、G8；G7的輸出端和觸發(fā)器的Q端分別接或門G12、G9；G8的輸出端和觸發(fā)器的Q端分別接與門G11、G10；G9-G12的輸出分別為RDY/LDY、RDY/LDY、RDT/LDT、RDT/LDT。圖2適用于CMOS系列計(jì)數(shù)器，其特征在于其CP端經(jīng)非門G1、G2接觸發(fā)器觸發(fā)端CI、或非門G5；CP端接觸發(fā)器清零端R；E端接與門G9、G11，并經(jīng)非門G3接或門G8、G10；T1-T6端經(jīng)與門G4接或非門G5、G6和觸發(fā)器IT/ID端，同時(shí)作為進(jìn)位端CO引出；G4、G5的輸出分別接交叉連接的或非門G6、G7；G6的輸出端和觸發(fā)器的Q端分別接與門G11和G9；G7的輸出端和觸發(fā)器的Q端分別接或門G10、G8；G8-G11的輸出分別為RDY/LDY、RDY/LDY、RDT/LDT、RDT/LDT。圖3適用于TTL/CMOS系列計(jì)數(shù)器，其特征在于其CP端經(jīng)非門G1、G2接觸發(fā)器FF1觸發(fā)端CI和清零端R，并接或門G5；CP端接FF2的CI；使能端E接與門G7、G9，并經(jīng)非門G3接或門G6、G8；T1-T6端經(jīng)與門G4接或門G5和觸發(fā)器FF1、FF2的IT/ID端，同時(shí)作為進(jìn)位端CO引出；FF1的Q、Q端分別接或門G6和與門G7；FF2的Q、Q端分別接或門G8和與門G9；G6-G9的輸出分別為RDY/LDY、RDY/LDY、RDT/LDT、RDT/LDT。圖4適用于CMOS/TTL系列計(jì)數(shù)器，其特征在于其CP端經(jīng)非門G1、G2接FF1的CI和R端；CP端接FF2的CI和或非門G5；使能端E接與門G7、G9，并經(jīng)非門G3接或門G6、G8；T1-T6端經(jīng)與門G4接或非門G5和觸發(fā)器FF1、FF2的IT/ID端，同時(shí)G4的輸出作為進(jìn)位端CO引出；G6-G9的輸出分別為RDY/LDY、RDY/LDY、RDT/LDT、RDT/LDT。
本發(fā)明根據(jù)上述任意進(jìn)制計(jì)數(shù)器標(biāo)準(zhǔn)時(shí)序信號(hào)的構(gòu)成方法，在TTL和CMOS兩大系列芯片基礎(chǔ)上，還可直接設(shè)計(jì)出系列新型標(biāo)準(zhǔn)任意進(jìn)制的計(jì)數(shù)器芯片，本發(fā)明芯片的基本工作原理是計(jì)數(shù)前，根據(jù)選擇的歸零或置數(shù)方法，將R/S置0或置1，通過使能端E加負(fù)脈沖產(chǎn)生初始清零/預(yù)置信號(hào)，直接(異步)或與CP配合(同步)完成清零或預(yù)置，計(jì)數(shù)器進(jìn)入起始狀態(tài)；選擇歸零法時(shí)，預(yù)置端不會(huì)出現(xiàn)有效信號(hào)，反之，清零端不會(huì)出現(xiàn)有效信號(hào)；CP端加入連續(xù)脈沖后開始N進(jìn)制計(jì)數(shù)，N個(gè)CP脈沖后，計(jì)數(shù)器重新被清零或置數(shù)，回到起始數(shù)狀態(tài)，進(jìn)入下一個(gè)計(jì)數(shù)周期，計(jì)數(shù)原理同與用本發(fā)明控制電路構(gòu)成的N進(jìn)制計(jì)數(shù)器相同。本發(fā)明新型標(biāo)準(zhǔn)任意進(jìn)制的計(jì)數(shù)器芯片，可單獨(dú)使用構(gòu)成N進(jìn)制(2≤N≤16，或2≤N≤10)，也可多片連接構(gòu)成任意N進(jìn)制。計(jì)數(shù)器與終止數(shù)對應(yīng)取l的Q端接T1-T7(或T1-T4)，取0的Q端接T1-T4；多片連接時(shí)將各計(jì)數(shù)器CP、RD、LD、E端對應(yīng)相接。圖5(2≤N≤16)為異步清零、異步置數(shù)方式的同步減法計(jì)數(shù)器，其特征在于CP端接FF4的R端和G1；G1的輸出接FF0-FF4的CI端和G9；E端接G1和G5；選擇端R/S接G6，并經(jīng)G4接G7；G5的輸出接G6、G7；G6、G7的輸出接G8，同時(shí)作為本計(jì)數(shù)器的RD、LD信號(hào)引出；G8的輸出作為N進(jìn)制借位信號(hào)端B0引出。T1-T4接G3；T1-T4接G2,G2輸出接G3,G3的輸出接FF4的JK端；FF4的Q端接G5。圖6(2≤N≤16)為同步清零同步預(yù)置方式的同步加法計(jì)數(shù)器，其特征在于CP端接G23經(jīng)G2接FF0-FF3的CI端；使能端E接G5、G18，并接計(jì)數(shù)器部分的G6-G9；選擇端R/S接G3，并經(jīng)G1接G4；T1-T7接G18；G18的輸出接G23、G24，并作為進(jìn)位信號(hào)CO引出；G23、G24的輸出分別接基本觸發(fā)器中的G25、G26；G25的輸出接G5；G5的輸出接G3、G4；G3、G4的輸出分別作為本計(jì)數(shù)器的RD、LD并引出。
圖7(2≤N≤10)、圖8(2≤N≤16)為異步清零同步預(yù)置方式的同步計(jì)數(shù)器，其控制電路設(shè)計(jì)和連接方式完全相。圖7的G19、G20、G14對應(yīng)圖8的G3、G4、G16其(圖7)特征在于CP端接FF4的R端和G22，并經(jīng)G1接FF0-FF4的CI端；E端接與門G14、G20和G21、G25；T1-T4(圖8為T1-T7)接G14，G14的輸出接G22、G23、FF4的JK端，并作為進(jìn)位信號(hào)引出；G22、G23的輸出分別接基本觸發(fā)器中的G24、G25；G24的輸出作為本計(jì)數(shù)器的置數(shù)信號(hào)LD送計(jì)數(shù)部分并引出；FF4的Q端接G20；G20的輸出接G19；G19的輸出作為清零信號(hào)RD接計(jì)數(shù)部分FF0-FF3的R端，并引出。
現(xiàn)結(jié)合附圖將本發(fā)明各控制電路及計(jì)數(shù)器芯片作進(jìn)一步說明圖1適用于TTL系列的任意進(jìn)制計(jì)數(shù)器標(biāo)準(zhǔn)時(shí)序信號(hào)控制電路邏輯圖及相應(yīng)的時(shí)序2適用于CMOS系列的任意進(jìn)制計(jì)數(shù)器標(biāo)準(zhǔn)時(shí)序信號(hào)控制電路邏輯圖及相應(yīng)的時(shí)序3適用于TTL或CMOS系列計(jì)數(shù)器標(biāo)準(zhǔn)時(shí)序信號(hào)控制電路邏輯圖及相應(yīng)的時(shí)序4適用于CMOS或TTL系列計(jì)數(shù)器標(biāo)準(zhǔn)時(shí)序信號(hào)控制電路邏輯圖及相應(yīng)的時(shí)序5新型異步清零異步預(yù)置(N≤16)任意進(jìn)制同步減法計(jì)數(shù)器芯片電路邏輯圖及相應(yīng)的時(shí)序6新型異步清零同步預(yù)置(N≤16)任意進(jìn)制同步加法計(jì)數(shù)器芯片電路邏輯圖及相應(yīng)的時(shí)序7新型異步清零同步預(yù)置(N≤10)任意進(jìn)制同步加法計(jì)數(shù)器芯片電路邏輯圖及相應(yīng)的時(shí)序8新型同步清零同步預(yù)置(N≤16)任意進(jìn)制同步加法計(jì)數(shù)器芯片電路邏輯圖及相應(yīng)的時(shí)序圖其中R/S 方法選擇端，選擇歸零法時(shí)為0，選擇置數(shù)法時(shí)為1E 使能端，加負(fù)脈沖時(shí)產(chǎn)生初始清零/預(yù)置信號(hào)RDY 異步清零信號(hào)(高電平)RDY異步清零信號(hào)(低電平)LDY 異步置數(shù)信號(hào)(高電平)LDY異步置數(shù)信號(hào)(低電平)RDT 同步清零信號(hào)(高電平)RDT同步清零信號(hào)(低電平)LDT 同步置數(shù)信號(hào)(高電平)LDT同步置數(shù)信號(hào)(低電平)CO 進(jìn)位信號(hào)BO 借位信號(hào)CP 負(fù)脈沖計(jì)數(shù)時(shí)鐘信號(hào)CP 正脈沖計(jì)數(shù)時(shí)鐘信號(hào)為了能夠更好理解圖1、圖2、圖3、圖4所提供控制電路在通用N進(jìn)制計(jì)數(shù)器的全部功能，現(xiàn)結(jié)合各控制電路時(shí)序圖將其工作過程列表如下
圖5所示計(jì)數(shù)器的全部功能結(jié)合時(shí)序圖將其工作過程列表如下
圖6所示計(jì)數(shù)器的全部功能結(jié)合時(shí)序圖將其工作過程列表如下
圖7、圖8所示計(jì)數(shù)器的全部功能結(jié)合時(shí)序圖將其工作過程列表如下
上述4種控制電路及4種新型計(jì)數(shù)器芯片是根據(jù)本發(fā)明方法所例舉的最佳實(shí)施例，應(yīng)用本發(fā)明方法，根據(jù)不同的需要還可設(shè)計(jì)出更多的產(chǎn)品，其共同的優(yōu)越性是(1)、由于本發(fā)明方法解決了實(shí)際與理論不符的問題，故所構(gòu)成的任意進(jìn)制計(jì)數(shù)器均為符合計(jì)數(shù)理論和原理的標(biāo)準(zhǔn)計(jì)數(shù)器，即無第N+1個(gè)狀態(tài)，并且連接十分簡便。計(jì)數(shù)前，使能端E加負(fù)脈沖產(chǎn)生清零/預(yù)置信號(hào)，使計(jì)數(shù)器清零或預(yù)置起始數(shù)，解決了構(gòu)成N進(jìn)制時(shí)，因計(jì)數(shù)器的清零端或置數(shù)端被占用，預(yù)置起始數(shù)不便的問題。
(2)、獨(dú)立的通用標(biāo)準(zhǔn)任意進(jìn)制計(jì)數(shù)器控制電路芯片可與現(xiàn)行常用的各類計(jì)數(shù)芯片直接配合使用，不必另行設(shè)計(jì)控制電路，為使用計(jì)數(shù)器的工程技術(shù)人員帶來了方便。同時(shí)減少了外接電路元器件的數(shù)目及復(fù)雜連接，提高了控制電路工作的可靠性，減少了不必要的浪費(fèi)。
(3)、本發(fā)明所設(shè)計(jì)的新型計(jì)數(shù)器芯片，可分為四類，每一類均可用一個(gè)芯片，就能滿足同步或異步清零/置數(shù)方式，不僅擴(kuò)大了現(xiàn)有計(jì)數(shù)器的應(yīng)用功能，使其進(jìn)位制更加靈活，使用更加方便，而且減少了系統(tǒng)器件數(shù)目，降低了計(jì)數(shù)器的應(yīng)用成本，同時(shí)，新型計(jì)數(shù)器芯片的版圖設(shè)計(jì)，僅需在原型號(hào)基礎(chǔ)上做很小的改變即可，工藝上不增加任何難度。由于生產(chǎn)工藝現(xiàn)成，不必重新投資另建生產(chǎn)線，所提供的產(chǎn)品電路均不復(fù)雜，因此，可很快推出標(biāo)準(zhǔn)任意進(jìn)制計(jì)數(shù)器芯片的新產(chǎn)品。
(4)、本發(fā)明所提供的控制電路是為同目前庫存量很大的現(xiàn)有計(jì)數(shù)器芯片配合使用而設(shè)計(jì)，故有相當(dāng)?shù)男枨罅俊６景l(fā)明所提供的新型計(jì)數(shù)器芯片，比現(xiàn)有計(jì)數(shù)器芯片的功能強(qiáng)，可方便地構(gòu)成標(biāo)準(zhǔn)的任意進(jìn)制計(jì)數(shù)器，還可根據(jù)實(shí)際需要，不斷開發(fā)出標(biāo)準(zhǔn)的任意進(jìn)制計(jì)數(shù)器新品種，故一旦推出，市場前景將被看好，發(fā)展前景也十分廣闊。
權(quán)利要求
1.一種任意進(jìn)制計(jì)數(shù)器標(biāo)準(zhǔn)時(shí)序信號(hào)構(gòu)成方法，其特征在于由計(jì)數(shù)前產(chǎn)生的清零/預(yù)置信號(hào)使計(jì)數(shù)器處于起始狀態(tài)，計(jì)滿一個(gè)周期時(shí)，取終止數(shù)對應(yīng)(第N個(gè))狀態(tài)作反饋，譯碼后產(chǎn)生歸零/置數(shù)信號(hào)保證計(jì)數(shù)器既能可靠完成歸零/置數(shù)任務(wù)，又能滿足計(jì)數(shù)器工作的標(biāo)準(zhǔn)時(shí)序關(guān)系要求，構(gòu)成方法的實(shí)現(xiàn)方式如下(1)、控制電路在計(jì)數(shù)前，產(chǎn)生一個(gè)清零或預(yù)置信號(hào)，將計(jì)數(shù)器置于起始數(shù)狀態(tài)；(2)、通過觸發(fā)器存貯反饋?zhàn)g碼后的歸零/置數(shù)信號(hào)，使其達(dá)1/2個(gè)時(shí)鐘CP信號(hào)周期(異步)或滿足歸零/置數(shù)所要求的寬度(同步)，以保證計(jì)數(shù)器歸零/置數(shù)可靠；(3)、歸零/置數(shù)信號(hào)的時(shí)序控制方式按同步異步分類，兩種方式均采用帶清零端的T(或D)觸發(fā)器；同步方式還可采用基本觸發(fā)器來控制；(4)、采用有清零端的觸發(fā)器作控制是利用CP信號(hào)控制觸發(fā)器接受并存貯譯碼后的信號(hào)，在標(biāo)準(zhǔn)時(shí)間點(diǎn)產(chǎn)生計(jì)數(shù)器歸零/置數(shù)信號(hào)，待計(jì)數(shù)器可靠歸零/置數(shù)后，通過CP信號(hào)控制觸發(fā)器的清零端解除已完成任務(wù)的歸零/置數(shù)信號(hào)。(5)、采用基本觸發(fā)器作控制是將譯碼后的信號(hào)通過基本觸發(fā)器存貯并產(chǎn)生歸零/置數(shù)信號(hào)，在時(shí)鐘CP信號(hào)作用下，在標(biāo)準(zhǔn)時(shí)間點(diǎn)，使計(jì)數(shù)器開始?xì)w零/置數(shù)，待計(jì)數(shù)器可靠歸零/置數(shù)置數(shù)后，通過CP信號(hào)控制基本觸發(fā)器解除已完成任務(wù)的歸零/置數(shù)信號(hào)。
2.一種根據(jù)權(quán)利要求1所述的任意進(jìn)制計(jì)數(shù)器標(biāo)準(zhǔn)時(shí)序信號(hào)構(gòu)成方法而設(shè)計(jì)的與現(xiàn)有計(jì)數(shù)器配套的控制電路芯片，由觸發(fā)器、或門、與門、或非門構(gòu)成；其特征在于在控制電路芯片中，計(jì)數(shù)器的清零或置數(shù)端按需要接控制電路4個(gè)清零/置數(shù)端中的一個(gè)，并將與終止數(shù)對應(yīng)取1的Q端接T1-T6端，若計(jì)數(shù)器為正脈沖計(jì)數(shù)，則將CP端與控制電路CP端連接，若計(jì)數(shù)器為負(fù)脈沖計(jì)數(shù)，則將CP端與控制電路CP端連接；使能端E、CP端與計(jì)數(shù)器對應(yīng)相接；控制電路的RDY/LDY、RDY/LDY、RDT/LDT、RDT/LDT根據(jù)需要接至計(jì)數(shù)器相應(yīng)端；
3.根據(jù)權(quán)利要求2所述的任意進(jìn)制計(jì)數(shù)器標(biāo)準(zhǔn)時(shí)序信號(hào)構(gòu)成方法而設(shè)計(jì)的與現(xiàn)有計(jì)數(shù)器配套的控制電路芯片，其特征在于適用于TTL系列計(jì)數(shù)器的控制電路，其CP端經(jīng)G1、G2接FF的CI和R，并接G6；E端接G10、G11并經(jīng)G3接G9、G12；T1-T6端經(jīng)G4接G7，再經(jīng)G5接FF的IT/ID端并作為進(jìn)位端CO引出，同時(shí)接至G6；G4和G6的輸出分別接G7、G8；G7的輸出和FF的Q端分別接G12、G9；G8的輸出和FF的Q端分別接G11、G10；G9-G12的輸出分別為RDY/LDY、RDY/LDY、RDT/LDT、RDT/LDT。
4.根據(jù)權(quán)利要求2所述的任意進(jìn)制計(jì)數(shù)器標(biāo)準(zhǔn)時(shí)序信號(hào)構(gòu)成方法而設(shè)計(jì)的與現(xiàn)有計(jì)數(shù)器配套的控制電路芯片，其特征在于適用于CMOS系列計(jì)數(shù)器的控制電路，其CP端經(jīng)G1、G2接FF的CI、G5；CP端接FF的R；E端接G9、G11，并經(jīng)G3接G8、G10；T1-T6端經(jīng)G4接G5、G6和FF的IT/ID端，G4的輸出端作為進(jìn)位端CO引出；G4、G5的輸出分別接G6、G7；G6的輸出和FF的Q端分別接G11和G9；G7的輸出和FF的Q端分別接G10、G8；G8-G11的輸出分別為RDY/LDY、RDY/LDY、RDT/LDT、RDT/LDT。
5.根據(jù)權(quán)利要求2所述的任意進(jìn)制計(jì)數(shù)器標(biāo)準(zhǔn)時(shí)序信號(hào)構(gòu)成方法而設(shè)計(jì)的與現(xiàn)有計(jì)數(shù)器配套的控制電路芯片，適用于TTL/CMOS系列計(jì)數(shù)器，其特征在于其CP端經(jīng)G1、G2接FF1的CI和R，并接G5；CP端接FF2的CI；E接G7、G9，并經(jīng)G3接G6、G8；T1-T6端經(jīng)G4接G5和FF1、FF2的IT/ID端；G4的輸出作為進(jìn)位端CO引出；FF1的Q、Q端分別接G6和G7；FF2的Q、Q端分別接G8和G9；G6-G9的輸出分別為RDY/LDY、RDY/LDY、RDT/LDT、RDT/LDT。若適用于CMOS/TTL系列計(jì)數(shù)器的控制電路，則僅需將CP端接FF2的CI和G5，同時(shí)經(jīng)G2接FF1的CI和R端。
6.一種根據(jù)權(quán)利要求1所述的任意進(jìn)制計(jì)數(shù)器標(biāo)準(zhǔn)時(shí)序信號(hào)構(gòu)成方法而設(shè)計(jì)的新型標(biāo)準(zhǔn)任意進(jìn)制的計(jì)數(shù)器芯片，由觸發(fā)器、或門、與門、或非門及與或非門構(gòu)成，可單獨(dú)使用構(gòu)成N進(jìn)制(2≤N≤16，或2≤N≤10)，也可多片連接構(gòu)成任意N進(jìn)制，其特征在于在新型標(biāo)準(zhǔn)任意進(jìn)制的計(jì)數(shù)器芯片中，計(jì)數(shù)器與終止數(shù)對應(yīng)取1的Q端接T1-T7(或T1-T4)，取O的Q端接T1-T4；多片連接時(shí)將各計(jì)數(shù)器CP、RD、LD、E端對應(yīng)相接。
7.根據(jù)權(quán)利要求6所述的任意進(jìn)制計(jì)數(shù)器標(biāo)準(zhǔn)時(shí)序信號(hào)構(gòu)成方法而設(shè)計(jì)的新型標(biāo)準(zhǔn)任意進(jìn)制的計(jì)數(shù)器芯片，其特征在于CP端接FF4的R端和G1；G1的輸出接FF0-FF4的CI端和G9；E接G1和G5；R/S接G6，并經(jīng)G4接G7；G5的輸出接G6、G7；G6、G7的輸出接G8，同時(shí)作為本計(jì)數(shù)器的RD、LD信號(hào)并引出；G8的輸出作為N進(jìn)制借位信號(hào)端BO引出。T1-T4接G3；T1-T4接G2,G2輸出接G3,G3的輸出接FF4的JK端；FF4的Q端接G5。
8.根據(jù)權(quán)利要求6所述的任意進(jìn)制計(jì)數(shù)器標(biāo)準(zhǔn)時(shí)序信號(hào)構(gòu)成方法而設(shè)計(jì)的新型標(biāo)準(zhǔn)任意進(jìn)制的計(jì)數(shù)器芯片，其特征在于CP端接G23經(jīng)G2接FF0-FF3的CI端；E接G5、G18，并接計(jì)數(shù)器部分的G6-G9；R/S接G3，并經(jīng)G1接G4；T1-T4接G18；G18的輸出接G23、G24，并作為進(jìn)位信號(hào)CO引出；G23、G24的輸出分別接基本觸發(fā)器中的G25、G26；G25的輸出接G5；G5的輸出接G3、G4；G3、G4的輸出分別作為本計(jì)數(shù)器的RD、LD信號(hào)并引出。
9.根據(jù)權(quán)利要求6所述的任意進(jìn)制計(jì)數(shù)器標(biāo)準(zhǔn)時(shí)序信號(hào)構(gòu)成方法而設(shè)計(jì)的新型標(biāo)準(zhǔn)任意進(jìn)制的計(jì)數(shù)器芯片，圖7的G19、G20、G14對應(yīng)圖8的G3、G4、G16其(圖7)特征在于CP端接FF4的R端和G22，并經(jīng)G1接FF0-FF4的CI端；E接G14、G20和G21、G25；T1-T4接G14,G14的輸出接G22、G23、FF4的JK端，并作為進(jìn)位信號(hào)引出；G22、G23的輸出分別接基本觸發(fā)器中的G24、G25；G24的輸出作為本計(jì)數(shù)器的置數(shù)信號(hào)LD送計(jì)數(shù)部分并引出；FF4的Q端接G20；G20的輸出接G19；G19的輸出作為清零信號(hào)RD接計(jì)數(shù)部分FF0-FF3的R端，并引出。
全文摘要
本發(fā)明屬于數(shù)字電子技術(shù)領(lǐng)域,涉及一種理論與實(shí)際相統(tǒng)一的任意進(jìn)制計(jì)數(shù)器標(biāo)準(zhǔn)時(shí)序信號(hào)的構(gòu)成方法及其控制電路和新型計(jì)數(shù)器芯片電路。應(yīng)用本發(fā)明方法,根據(jù)不同的需要可設(shè)計(jì)出多種產(chǎn)品,其共同的優(yōu)越性是:解決了實(shí)際與理論不符的問題,控制電路芯片可與現(xiàn)行常用的各類計(jì)數(shù)芯片直接配合使用;新型計(jì)數(shù)器芯片擴(kuò)大了現(xiàn)有計(jì)數(shù)器的應(yīng)用功能,進(jìn)位制靈活,使用方便,減少系統(tǒng)器件數(shù)目,降低計(jì)數(shù)器成本,同時(shí)新產(chǎn)品在工藝上不增加任何難度。
文檔編號(hào)H03K23/40GK1303175SQ00135469
公開日2001年7月11日 申請日期2000年12月26日 優(yōu)先權(quán)日2000年12月26日
發(fā)明者羅正文 申請人:中國人民解放軍第二炮兵工程學(xué)院技術(shù)開發(fā)中心