專利名稱：用于去抖動應(yīng)用的相位/頻率檢測器的制作方法
背景技術(shù)：
1.發(fā)明領(lǐng)域本發(fā)明涉及電信。更具體地，本發(fā)明涉及在電信網(wǎng)中用于在恢復(fù)的時鐘信號中去除“抖動”的電路。
2.現(xiàn)有技術(shù)狀態(tài)第一個商用數(shù)字話音通信系統(tǒng)在1962年安裝在伊利諾州的芝加哥。該系統(tǒng)被稱為“T1”，它建立在雙絞線對上的24個電話呼叫的時分復(fù)用(TDM)基礎(chǔ)上。T1系統(tǒng)的數(shù)字比特速率是1.544Mbit/sec(±200bps)，它是在1960年代對于約1英里的距離能夠由雙絞線對支持的最高的數(shù)據(jù)速率。載送T1信號的電纜被埋在地下，以及通過維修孔可以被接近，這些維修孔當(dāng)時在芝加哥被設(shè)置成具有大約1英里(實際上，6000英尺)的間隔。因此，帶有數(shù)字轉(zhuǎn)發(fā)器的模擬放大器被便利地按照大約1英里的間隔來設(shè)置。
T1系統(tǒng)在今天仍舊廣泛地使用，以及構(gòu)成用于更高容量通信系統(tǒng)(諸如可輸送28個T1信號的T3)的基本構(gòu)建塊。符號T1原先被用來描述特定的類型的載波設(shè)備。今天T1常常被使用來指載波系統(tǒng)、數(shù)據(jù)速率、和各種復(fù)用與組幀的規(guī)范。雖然在涉及到以8kHz速率形成和被使用來載送T1載波的24個話音信道的復(fù)用的數(shù)字信號時更精確地使用符號“DS1”，但符號DS1和T1常常被交換地使用。今天，T1/DS1系統(tǒng)仍舊具有1.544Mbit/sec的數(shù)據(jù)速率，以及支持高達(dá)24個話音和/或數(shù)據(jù)DS0信道。同樣地，符號DS2和T2指的是輸送高達(dá)四個DS1信號(96個DS0信道)的系統(tǒng)，以及符號DS3和T3指的是輸送高達(dá)七個DS2信號(672個DS0信道)的系統(tǒng)。對于現(xiàn)代T1設(shè)備的定時容限已被縮減到±50bps。T1和T2標(biāo)準(zhǔn)被使用于北美和日本。被稱為E1和E2的類似但不兼容的標(biāo)準(zhǔn)被使用于歐洲。T3標(biāo)準(zhǔn)被使用于北美，以及被稱為E3的類似但不兼容的標(biāo)準(zhǔn)被使用于歐洲。在1980年代，被稱為SONET(同步光網(wǎng)絡(luò))的光纖技術(shù)通過允許把T3和E3變換成STS-1信號而提供了在T3和E3兩者之間的兼容性措施。
當(dāng)前的用于T1/DS1系統(tǒng)的標(biāo)準(zhǔn)包含了對于原先的T1系統(tǒng)的許多改進和增強?；镜腡1系統(tǒng)是基于193比特的一幀，即，24個8比特信道(有用負(fù)載)和一個組幀比特(F)。按照今天的標(biāo)準(zhǔn)，不需要把192比特的有用負(fù)載“信道化”到24個DS0信道中去。另外，已規(guī)定了超幀和擴展的超幀格式(正如技術(shù)上已知的那樣)。
除了現(xiàn)代編幀的規(guī)范外，現(xiàn)在的T1技術(shù)規(guī)范也包括提供不同的“線路碼(line code)”，有時稱為“傳輸代碼”。將會看到，T1信號是形態(tài)同步的(受到嚴(yán)密地控制的異步)信號，與同步的(SONET)信號不同，它仍舊受到漂移、抖動和遺漏的影響。線路碼是信令規(guī)范，它們被設(shè)計成便于幀同步和檢錯。
異步傳輸模式(ATM)是面向分組的技術(shù)，它許可在分組內(nèi)載送一個或多個話音、視頻和數(shù)據(jù)的連續(xù)比特速率信號通過網(wǎng)絡(luò)被輸送。ATM適用于輸送突發(fā)性業(yè)務(wù)(諸如數(shù)據(jù))，以及容納恒定的或連續(xù)的比特速率信號。在寬帶網(wǎng)中傳遞連續(xù)的比特速率業(yè)務(wù)(例如，T1，DS3信號)時，控制目的地節(jié)點緩存器的時鐘必須運行在一個與在源節(jié)點處輸入的業(yè)務(wù)信號的頻率精確地匹配的頻率上，以避免緩存器溢出或下溢，以及導(dǎo)致最終丟失數(shù)據(jù)。然而，在目的地節(jié)點處的時鐘頻率不能容易地直接跟蹤回到源的時鐘頻率，因為ATM網(wǎng)絡(luò)固有地產(chǎn)生碼元抖動(即，在目的地節(jié)點處碼元的隨機延時和單元的非周期性到達(dá))，它會擾亂碼元到達(dá)時間以及使得它們在被用作為直接恢復(fù)原先的業(yè)務(wù)信號輸入頻率的裝置時更加困難。
時鐘恢復(fù)可以通過時間印記或自適應(yīng)時鐘來提供。第一方法被稱為同步殘余時間印記(SRTS)。SRTS方法假設(shè)存在發(fā)送器和接收機都可以參考的公共同步網(wǎng)絡(luò)時鐘。在自適應(yīng)時鐘方法中，接收機緩存進入的業(yè)務(wù)并且比較緩存器的量值與本地時鐘。緩存器的量值被使用來控制時鐘的頻率。
現(xiàn)有技術(shù)

圖1顯示用于時鐘去抖動的鎖相環(huán)(PLL)電路的典型的安排。電路10包括FIFO緩存器12、壓控振蕩器(VCXO)14、濾波器16、和電路18，該電路18被使用來通過加到濾波器16上的信號去控制VCXO 14。接收的數(shù)據(jù)通過使用(恢復(fù)的)RCLK信號被寫入到FIFO，以及通過使用由VCXO產(chǎn)生的去抖動的時鐘信號讀出數(shù)據(jù)。如果VCXO和RCLK不具有相同的速度，則FIFO或者下溢或者溢出，電路18試圖根據(jù)FIFO下溢/溢出來調(diào)節(jié)VCXO。在美國專利No.4,961,188；美國專利No.5,007,070；和美國專利No.5,471,511中揭示了用于根據(jù)FIFO下溢/溢出通過濾波器來控制VCXO的示例性電路。通常，被使用來控制VCXO的電路包括多個計數(shù)器和復(fù)用器，它們把溢出和下溢與門限值進行比較，以及隨之把VCXO設(shè)置成各種門限值。這些電路是麻煩、復(fù)雜和昂貴的。
發(fā)明概要所以，本發(fā)明的一個目的是提供在電信網(wǎng)中用于去除恢復(fù)的時鐘信號中的“抖動即的電路。
本發(fā)明的一個目的是提供用于控制VCXO以使得它密切地匹配于電信網(wǎng)中恢復(fù)的時鐘的電路。
本發(fā)明的另一個目的是提供用于控制VCXO的緊湊和簡單的電路。
按照將在下面詳細(xì)地討論的這些目的，本發(fā)明的電路預(yù)定要結(jié)合具有溢出和下溢標(biāo)志的FIFO緩存器、濾波器和壓控振蕩器(VCXO)一起使用。本發(fā)明的電路包括兩個D-Q觸發(fā)器、OR(或)門、和XNOR門(異NOR門(同門))。來自FIFO的下溢和溢出標(biāo)志被耦合到OR門的輸入端，以及觸發(fā)器的Q輸出端被耦合到XNOR門的輸入端。每個觸發(fā)器的Qb輸出端被耦合到各個相應(yīng)觸發(fā)器的D輸入端。恢復(fù)的時鐘信號被耦合到第一觸發(fā)器的時鐘輸入端，以及VCXO的輸出端被耦合到第二觸發(fā)器的時鐘輸入端。第一觸發(fā)器的SET(置位)輸入端被耦合到溢出標(biāo)志，以及第一觸發(fā)器的RESET(復(fù)位)輸入端被耦合到下溢標(biāo)志。第二觸發(fā)器的SET輸入端被耦合到OR門的輸出端，以及XNOR門的輸出通過濾波器被傳送到VCXO的輸入端。
電路作為相位檢測器和頻率檢測器運行。如果恢復(fù)的時鐘的平均頻率等于去抖動的時鐘頻率(VCXO的輸出)，則電路用作為相位檢測器，并且把兩個觸發(fā)器用作為二分頻電路。當(dāng)被鎖相(90°移相)時，XNOR的輸出將具有50％的占空比。如果恢復(fù)的時鐘比起去抖動的時鐘領(lǐng)先90°以上，則XNOR輸出為高電平的時間大于50％的時間，由于在濾波器輸出端處的電壓的增長，這將使得VCXO更快速地運行。當(dāng)恢復(fù)的時鐘比起去抖動的時鐘的領(lǐng)先不足90°時，XNOR輸出為低電平的時間大于50％的時間，這將使得VCXO在整個時間范圍內(nèi)更慢地運行。
當(dāng)在恢復(fù)的時鐘與去抖動的時鐘之間存在頻率差時，該電路被用作為頻率檢測器。下溢標(biāo)志被使用來復(fù)位第一觸發(fā)器和設(shè)置第二觸發(fā)器。溢出標(biāo)志被使用來設(shè)置兩個觸發(fā)器。如果FIFO下溢，第一觸發(fā)器的輸出變?yōu)榈碗娖揭约暗诙|發(fā)器的輸出變?yōu)楦唠娖剑@使得XNOR的輸出變?yōu)榈碗娖?，直至出現(xiàn)恢復(fù)的時鐘或VCXO轉(zhuǎn)變?yōu)橹?。這將通過使XNOR輸出的脈沖寬度瞬時變窄來去除濾波器電容中的少量電荷。當(dāng)FIFO繼續(xù)下溢時，表示VCXO運行得太快，濾波器電容將逐漸放電，直至VCXO的控制電壓迫使VCXO運行在正確的頻率為止。如果FIFO溢出，表示VCXO運行得太慢，則兩個觸發(fā)器都被置位，使得兩個觸發(fā)器的輸出變?yōu)楦唠娖?。這使得XNOR的輸出變?yōu)楦唠娖?，直至出現(xiàn)恢復(fù)的時鐘或VCXO轉(zhuǎn)變?yōu)橹埂＿@將通過使XNOR的脈沖寬度瞬時變寬而逐漸增加濾波器電容的電荷量。濾波器電容隨時間被充電從而使得VCXO運行得更快，直至達(dá)到正確的頻率為止。
總之，本發(fā)明的電路在相位搜索/鎖定期間起到相位檢測器的作用，以及在頻率搜索模式下起到頻率檢測器的作用。當(dāng)相位被鎖定時，XNOR的輸出具有50％的占空比，這使得濾波器上的電壓保持不變，從而保持穩(wěn)定的VCXO輸出頻率。在頻率搜索模式下，如果恢復(fù)的時鐘和VCXO以不同的速度運行的話，F(xiàn)IFO或者下溢或者溢出。在這種情形下，觸發(fā)器產(chǎn)生校正脈沖，它把PLL輸出電壓激勵到使得VCXO運行在正確的頻率的電壓值。
當(dāng)結(jié)合提供的附圖參閱詳細(xì)的說明時，本領(lǐng)域技術(shù)人員將明白本發(fā)明的附加的目的和優(yōu)點。
附圖簡述圖1是用于對恢復(fù)的時鐘信號去抖動的現(xiàn)有技術(shù)電路的示意方框圖；圖2是在對時鐘信號去抖動時使用的、按照本發(fā)明的電路的示意方框圖；圖3是結(jié)合電信網(wǎng)節(jié)點中用于對恢復(fù)的時鐘信號去抖動的PLL一起使用的本發(fā)明的電路的電路圖；圖4是顯示當(dāng)恢復(fù)的時鐘用去抖動的時鐘(領(lǐng)先90°)來鎖相時本發(fā)明的電路的輸出的簡化時序圖。
圖5是當(dāng)恢復(fù)的時鐘比抖動的時鐘領(lǐng)先90°以上時的一個類似于圖4的圖。
圖6是當(dāng)恢復(fù)的時鐘比抖動時鐘領(lǐng)先不足90°時的一個類似于圖4的圖。
優(yōu)選實施例詳細(xì)描述現(xiàn)在回到圖2和3，本發(fā)明的電路預(yù)定要結(jié)合具有溢出和下溢標(biāo)志的FIFO緩存器200、濾波器202、和壓控振蕩器(VCXO)204一起使用，以便對在電信網(wǎng)節(jié)點中恢復(fù)的時鐘(RCLK)信號去抖動。本發(fā)明的電路通常包括兩個D-Q觸發(fā)器102和104、OR門106、和XNOR門(異NOR門)108。來自FIFO 200的下溢和溢出標(biāo)志被耦合到OR門106的輸入端，以及觸發(fā)器102、104的Q輸出端被耦合到XNOR門108的輸入端。每個觸發(fā)器的Qb輸出端被耦合到各個相應(yīng)觸發(fā)器的D輸入端?；謴?fù)的時鐘信號(RCLK)被耦合到第一觸發(fā)器102的時鐘輸入端，以及VCXO 204的輸出端被耦合到第二觸發(fā)器104的時鐘輸入端。第一觸發(fā)器102的SET輸入端被耦合到溢出標(biāo)志，以及第一觸發(fā)器102的RESET輸入端被耦合到下溢標(biāo)志。第二觸發(fā)器的SET輸入端被耦合到OR門106的輸出端，以及XNOR門108的輸出通過濾波器202被傳送到VCXO 204的輸入端。
電路作為相位檢測器和頻率檢測器運行。如果恢復(fù)的時鐘的平均頻率等于去抖動的時鐘頻率(VCXO的輸出)，則電路用作為相位檢測器，并且將兩個觸發(fā)器用作為二分頻電路。當(dāng)以90°的相移被鎖相時，XNOR的輸出將具有50％的占空比。這在圖4上已顯示，在圖上可以看到，當(dāng)RCLK的前沿使得第一觸發(fā)器的Q輸出變?yōu)楦唠娖綍r，XNOR門的輸出(PDOUT)變?yōu)楦唠娖?。PDOUT信號將保持為高電平，直至相位延時的VCXO信號變?yōu)楦唠娖绞沟玫诙|發(fā)器的Q輸出變?yōu)楦唠娖綖橹埂Ｖ灰猂CLK和VCXO都是高電平，XNOR的輸出將是高電平。如圖4所示，當(dāng)RCLK的后沿使得第一觸發(fā)器的Q輸出變?yōu)榈碗娖綍r，PDOUT變?yōu)榈碗娖?。本領(lǐng)域技術(shù)人員將會看到，由于整個PLL的閉環(huán)反饋的總的作用，只要RCLK領(lǐng)先VCXO 90°，則由PDOUT產(chǎn)生的脈沖將具有50％的占空比。如果恢復(fù)的時鐘比起去抖動的時鐘領(lǐng)先90°以上，則XNOR輸出為高電平的時間大于50％的時間，由于在濾波器上的電壓增長，這將使得VCXO運行得更快。這是在圖5上顯示的，在圖上可以看到，當(dāng)RCLK的前沿使得第一觸發(fā)器的Q輸出變?yōu)楦唠娖揭约爸敝料辔谎訒r的VCXO信號變?yōu)楦唠娖街氨３譃楦唠娖綍r，XNOR門的輸出(PDOUT)變?yōu)楦唠娖?。因為VCXO的相位延時大于90°，PDOUT信號的脈沖寬度變寬，這樣，該信號具有大于50％的占空比。當(dāng)恢復(fù)的時鐘比起去抖動時鐘領(lǐng)先不足于90°時，XNOR輸出為低電平的時間大于50％的時間，這將使得VCXO隨時間更慢地運行。這是在圖6上顯示的，在圖上可以看到，當(dāng)RCLK的前沿使得第一觸發(fā)器的Q輸出變?yōu)楦唠娖綍r，XNOR門的輸出(PDOUT)變?yōu)楦唠娖?，以及它只要?dāng)VCXO變?yōu)楦唠娖綍r就立即變?yōu)榈碗娖?。因為VCXO的相位延時小于90°，PDOUT信號的脈沖寬度變窄，這樣，信號具有小于50％的占空比。
當(dāng)在恢復(fù)的時鐘與去抖動的時鐘之間存在頻率差時，電路用作為頻率檢測器。下溢標(biāo)志被使用來復(fù)位第一觸發(fā)器和置位第二觸發(fā)器。溢出標(biāo)志被使用來置位兩個觸發(fā)器。如果FIFO下溢，則第一觸發(fā)器的輸出變?yōu)榈碗娖揭约暗诙|發(fā)器的輸出變?yōu)楦唠娖?，這使得XNOR的輸出變?yōu)榈碗娖剑敝粱謴?fù)的時鐘或VCXO轉(zhuǎn)變?yōu)橹?。這將去除濾波電容的少量電荷。當(dāng)FIFO繼續(xù)下溢時，濾波電容將逐漸放電，直至在VCXO的控制電壓迫使VCXO運行在正確的頻率為止。如果FIFO溢出，則兩個觸發(fā)器都被置位，使得兩個觸發(fā)器的輸出變?yōu)楦唠娖健＿@使得XNOR的輸出變?yōu)楦唠娖?，直至恢?fù)的時鐘或VCXO轉(zhuǎn)變?yōu)橹埂V波電容隨著時間而被充電使得VCXO運行得更快，直至達(dá)到正確的頻率為止。
當(dāng)結(jié)合上述的PLL部件一起被使用時，本發(fā)明的電路在相位搜索/鎖定期間被用作為相位檢測器，以及在頻率搜索模式下用作為頻率檢測器。當(dāng)相位被鎖定時，XNOR的輸出具有50％的占空比，這使得濾波器上的電壓保持不變，從而保持穩(wěn)定的VCXO輸出頻率。在頻率搜索模式下，如果恢復(fù)的時鐘和VCXO以不同的速度運行，F(xiàn)IFO或者下溢或者溢出。在這種情形下，觸發(fā)器產(chǎn)生校正脈沖，它把PLL輸出電壓激勵到使得VCXO運行在正確的頻率的電壓值。
本領(lǐng)域技術(shù)人員將會看到，當(dāng)電路被使用來在電信節(jié)點中對恢復(fù)的時鐘去抖動時，電路典型地將首先工作在頻率搜索模式，然后工作在相位搜索模式。也將會看到，除了結(jié)構(gòu)簡單和緊湊以外，本發(fā)明的電路可以防止鎖相到不同的頻率，例如，鎖相到諧波或高次諧波頻率。
這里描述和顯示了相位/頻率檢測器以及包含用于對恢復(fù)的時鐘信號去抖動的檢測器的電路。雖然描述了本發(fā)明的具體的實施例，但本發(fā)明不打算被限制于這些實施例，而是希望使本發(fā)明的范圍與技術(shù)上所允許的以及同樣可以從本說明中看到的那么寬。因此，雖然揭示了具體的門電路，但將會看到，可以利用具有相同的邏輯功能的其它的門。另外，雖然顯示了具體的觸發(fā)器，但將會看到，可以使用其它類型的觸發(fā)器來得到類似的結(jié)果。所以，本領(lǐng)域技術(shù)人員將會看到，對于本發(fā)明還可作出其它的修正，而不背離如權(quán)利要求規(guī)定的本發(fā)明的精神和范圍。
權(quán)利要求
1.相位/頻率檢測器電路，它與振蕩器控制器一起使用，以使得振蕩器產(chǎn)生具有與參考信號密切相關(guān)的相位和頻率的受控制的信號，所述電路包括(a)第一裝置，用于對參考信號作出響應(yīng)，以便產(chǎn)生相應(yīng)于參考信號的第一中間輸出；(b)第二裝置，用于對控制信號作出響應(yīng)，以便產(chǎn)生相應(yīng)于控制信號的第二中間輸出；(c)第三裝置，用于對所述第一和第二中間輸出作出響應(yīng)，以便產(chǎn)生振蕩器控制信號；以及(d)第四裝置，用于對參考信號的頻率改變作出響應(yīng)，所述第四裝置被耦合到所述第一和第二裝置，其中所述振蕩器控制信號具有的占空比相應(yīng)于在參考信號與受控制的信號之間的相位差，以及參考信號的頻率改變使得振蕩器控制信號的平均占空比改變。
2.按照權(quán)利要求1的電路，其中當(dāng)參考信號與受控制的信號被鎖相時，所述占空比約為50％。
3.按照權(quán)利要求1的電路，其中所述第一裝置包括第一D-Q觸發(fā)器，它具有時鐘輸入端、Q輸出端、以及互相耦合的Qb輸出端和D輸入端，所述第一D-Q觸發(fā)器的所述時鐘輸入端接收參考信號，以及所述第一D-Q觸發(fā)器的所述Q輸出端產(chǎn)生所述第一中間信號，所述第二裝置包括第二D-Q觸發(fā)器，它具有時鐘輸入端、Q輸出端、以及互相耦合的Qb輸出端和D輸入端，其中所述第二D-Q觸發(fā)器的所述時鐘輸入端接收受控制的信號，以及所述第二D-Q觸發(fā)器的所述Q輸出端產(chǎn)生所述第二中間信號，以及所述第三裝置包括異NOR(XNOR)門，它具有第一輸入端和第二輸入端，所述XNOR的所述第一輸入端被耦合到所述第一D-Q觸發(fā)器的所述Q輸出端，以及所述XNOR門的所述第二輸入端被耦合到所述第二D-Q觸發(fā)器的所述Q輸出端。
4.按照權(quán)利要求3的電路，其中所述第四裝置包括所述第一D-Q觸發(fā)器的SET輸入端和RESET輸入端、所述第二D-Q觸發(fā)器的SET輸入端、以及具有兩個輸入端和一個輸出端的OR門，所述OR門的所述輸出端被耦合到所述第二D-Q觸發(fā)器的所述SET輸入端，所述OR門的所述兩個輸入端接收各個相應(yīng)的、關(guān)于參考信號頻率增加和減小的指示，所述第一D-Q觸發(fā)器的所述SET輸入端接收關(guān)于參考信號頻率增加的指示，以及所述第一D-Q觸發(fā)器的所述RESET輸入端接收關(guān)于參考信號頻率減小的指示。
5.相位/頻率檢測器電路，它與具有溢出和下溢標(biāo)志的FIFO緩存器、濾波器和壓控振蕩器(VCXO)一起使用，以便在電信節(jié)點中對恢復(fù)的時鐘信號(RLCK)去抖動，所述電路包括(a)第一裝置，用于對RCLK信號作出響應(yīng)，以便產(chǎn)生相應(yīng)于RCLK信號的第一中間輸出；(b)第二裝置，用于對VCXO信號作出響應(yīng)，以便產(chǎn)生相應(yīng)于VCXO信號的第二中間輸出；(c)第三裝置，用于對所述第一和第二中間輸出作出響應(yīng)，以便產(chǎn)生振蕩器控制信號；以及(d)第四裝置，用于對溢出和下溢標(biāo)志作出響應(yīng)，所述第四裝置被耦合到所述第一和第二裝置，其中所述振蕩器控制信號具有的占空比相應(yīng)于在RCLK信號與VCXO信號之間的相位差，所述振蕩器控制信號被耦合到濾波器以及濾波器被耦合到VCXO，以便去控制VCXO信號，以及溢出和下溢標(biāo)志使得最后的輸出信號的平均占空比改變。
6.按照權(quán)利要求5的電路，其中當(dāng)RCLK信號與VCXO信號被鎖相時，所述占空比約為50％。
7.按照權(quán)利要求6的電路，其中所述第一裝置包括第一D-Q觸發(fā)器，它具有時鐘輸入端、Q輸出端、以及互相耦合的Qb輸出端和D輸入端，所述第一D-Q觸發(fā)器的所述時鐘輸入端接收參考信號，以及所述第一D-Q觸發(fā)器的所述Q輸出端產(chǎn)生所述第一中間信號，所述第二裝置包括第二D-Q觸發(fā)器，它具有時鐘輸入端、Q輸出端、以及互相耦合的Qb輸出端和D輸入端，其中所述第二D-Q觸發(fā)器的所述時鐘輸入端接收VCXO信號，以及所述第二D-Q觸發(fā)器的所述Q輸出端產(chǎn)生所述第二中間信號，以及所述第三裝置包括異NOR門，它具有第一輸入端和第二輸入端，所述第一輸入端被耦合到所述第一D-Q觸發(fā)器的所述Q輸出端，以及所述第二輸入端被耦合到所述第二D-Q觸發(fā)器的所述Q輸出端。
8.按照權(quán)利要求7的電路，其中所述第四裝置包括所述第一D-Q觸發(fā)器的SET輸入端和RESET輸入端、所述第二D-Q觸發(fā)器的SET輸入端、以及具有兩個輸入端和一個輸出端的OR門，所述OR門的所述輸出被耦合到所述第二D-Q觸發(fā)器的所述SET輸入端，所述OR門的所述兩個輸入端接收各個相應(yīng)的溢出和下溢標(biāo)志，所述第一D-Q觸發(fā)器的所述SET輸入端接收溢出標(biāo)志，以及所述第一D-Q觸發(fā)器的所述RESET輸入端接收下溢標(biāo)志。
9.相位/頻率檢測器電路，它與具有溢出和下溢標(biāo)志的FIFO緩存器、以及被耦合到壓控振蕩器(VCXO)的濾波器一起使用，以便電信節(jié)點中去抖動恢復(fù)的時鐘信號(RLCK)，所述電路包括(a)第一觸發(fā)器，它具有時鐘輸入端、D輸入端、REST輸入端、SET輸入端、Q輸出端、以及Qb輸出端，所述第一觸發(fā)器的所述時鐘輸入端被耦合到RCLK信號，所述第一觸發(fā)器的所述RESET輸入端被耦合到下溢標(biāo)志，所述第一觸發(fā)器的SET輸入端被耦合到溢出標(biāo)志，以及所述第一觸發(fā)器的所述Qb輸出端被耦合到所述第一觸發(fā)器的所述D輸入端；(b)邏輯OR(或)裝置，它具有被耦合到下溢標(biāo)志的第一輸入端、被耦合到溢出標(biāo)志的第二輸入端、和輸出端；(c)第二觸發(fā)器，它具有時鐘輸入端、D輸入端、SET輸入端、Q輸出端、以及Qb輸出端，所述第二觸發(fā)器的所述時鐘輸入端被耦合到VCXO信號，所述第二觸發(fā)器的所述SET輸入端被耦合到所述邏輯OR裝置的所述輸出端，以及所述第二觸發(fā)器的所述Qb輸出端被耦合到所述第二觸發(fā)器的所述D輸入端；以及(d)邏輯XNOR裝置，它具有被耦合所述第一觸發(fā)器的所述Q輸出端的第一輸入端、被耦合所述第二觸發(fā)器的所述Q輸出端的第二輸入端、和被耦合到濾波器用于控制VCXO的輸出端。
10.用于在電信節(jié)點中去抖動恢復(fù)的時鐘信號(RLCK)的電路，所述電路包括(a)FIFO緩存器，用于緩存在節(jié)點處接收的數(shù)據(jù)，所述FIFO緩存器具有數(shù)據(jù)輸入端、數(shù)據(jù)輸出端、寫時鐘輸入端、讀時鐘輸入端，溢出標(biāo)志，和下溢標(biāo)志，所述寫時鐘輸入端被耦合到RCLK信號；(b)壓控振蕩器(VCXO)，具有控制輸入端和被耦合到所述FIFO緩存器的所述讀時鐘輸入端的輸出端；(c)濾波器，具有輸入端和被耦合到所述VCX0的所述控制輸入端的輸出端；以及(d)控制電路，包括(i)第一觸發(fā)器，具有時鐘輸入端、D輸入端、REST輸入端、SET輸入端、Q輸出端、以及Qb輸出端，所述第一觸發(fā)器的所述時鐘輸入端被耦合到RCLK信號，所述第一觸發(fā)器的所述RESET輸入端被耦合到所述下溢標(biāo)志，所述第一觸發(fā)器的SET輸入端被耦合到所述溢出標(biāo)志，以及所述第一觸發(fā)器的所述Qb輸出端被耦合到所述第一觸發(fā)器的所述D輸入端；(ii)邏輯OR(或)裝置，具有被耦合到所述下溢標(biāo)志的第一輸入端、被耦合到所述溢出標(biāo)志的第二輸入端、和輸出端；(iii)第二觸發(fā)器，具有時鐘輸入端、D輸入端、SET輸入端、Q輸出端、以及Qb輸出端，所述第二觸發(fā)器的所述時鐘輸入端被耦合到所述VCXO的所述輸出端，所述第二觸發(fā)器的所述SET輸入端被耦合到所述邏輯OR裝置的所述輸出端，以及所述第二觸發(fā)器的所述Qb輸出端被耦合到所述第二觸發(fā)器的所述D輸入端；以及(iv)邏輯XNOR裝置，具有被耦合所述第一觸發(fā)器的所述Q輸出端的第一輸入端、被耦合所述第二觸發(fā)器的所述Q輸出端的第二輸入端、和被耦合到所述濾波器用于控制VCXO的輸出端。
全文摘要
相位/頻率檢測器包括兩個D－Q觸發(fā)器(102，104)、OR門(106)、和異NOR(XNOR)門108。相位/頻率檢測器結(jié)合時鐘去抖動PLL一起使用，其中來自PIFO的下溢和溢出標(biāo)志被耦合到OR門的輸入端，以及觸發(fā)器的Q輸出端被耦合到XNOR門的輸入端。當(dāng)相位被鎖定時，XNOR的輸出具有50％的占空比，使得濾波器上的電壓保持不變，從而保持穩(wěn)定的VCXO輸出頻率。如果恢復(fù)的時鐘和VCXO以不同的速度運行，則FIFO或者下溢或者溢出。在這種情形下，觸發(fā)器產(chǎn)生校正脈沖，用于把PLL濾波器電壓激勵到使得VCXO以正確的頻率運行的位置。
文檔編號H03L7/08GK1391723SQ00815893
公開日2003年1月15日 申請日期2000年11月7日 優(yōu)先權(quán)日1999年11月17日
發(fā)明者A·施斯科夫, B·L·斯塔克利 申請人:美商傳威股份有限公司