專利名稱：外部振蕩器電阻檢測電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在集成電路內(nèi)實現(xiàn)的RC振蕩器電路，更詳細地說，涉及能夠利用片外電阻組件來切換集成振蕩電路的電路。
本專業(yè)的技術(shù)人員都很了解許多不同配置的電阻/電容(RC)振蕩器。這樣的振蕩器一般利用分立元件組成。但是，往往需要把這些振蕩器布置在集成電路芯片上。當(dāng)完全集成時(亦即所有組件都在芯片上)，如果不是失去通過控制驅(qū)動振蕩器操作的電阻數(shù)值或電容數(shù)值來控制振蕩器操作的所有能力的話，設(shè)計者和用戶也不幸地在這方面失去很多。因此，需要一種也支持片外電阻連接的完全集成的振蕩器設(shè)計。
一種在集成電路芯片上實現(xiàn)的RC振蕩器電路產(chǎn)生一種其頻率設(shè)置為所包括的內(nèi)部電阻阻值的函數(shù)的振蕩輸出信號。該芯片包括可以連接外部電阻的引腳。檢測電路檢測所連接的外部電阻的存在。響應(yīng)該檢測結(jié)果，電路把外部電阻連接到振蕩器上，結(jié)果改變振蕩器的輸出頻率，后者現(xiàn)在設(shè)置為至少是所連接的外部電阻阻值的函數(shù)。在最佳實施例中，電路把所連接的外部電阻替換到所述RC振蕩器電路中。
結(jié)合附圖參閱以下詳細的描述，即可對本發(fā)明的方法和設(shè)備取得更加完全的理解，附圖中

圖1是按照本發(fā)明的電路的電路圖；圖2是用于與圖1的電路配合使用的啟動電路的電路圖；圖3A和3B是舉例說明圖1電路操作的波形圖。
現(xiàn)參考圖1，其中示出按照本發(fā)明的電路的電路圖。該電路最好在集成電路芯片10上實現(xiàn)，它可以包括舉例示于圖1的組件以外的組件，完成這里結(jié)合本發(fā)明描述的功能和操作以外的功能和操作。該電路包括由振蕩電路14和電流源16形成的RC振蕩器12。
振蕩電路14包括第一電流發(fā)生器I1，后者提供電容C1充電用的第一電流。第一CMOS(互補金屬氧化物半導(dǎo)體)反相電路18控制并聯(lián)在該反相電路所包括的n-溝道FET(場效應(yīng)晶體管)漏極和源極之間的電容C1的充電。當(dāng)電路18的串聯(lián)FET的連接在一起的柵極被驅(qū)動為低電平時，電容C1由第一電流發(fā)生器I1充電。相反，當(dāng)連在一起的柵極被驅(qū)動為高電平時，電容被放電至地(GND)。第二CMOS反相電路20以類似的方法操作，以便控制利用第二電流發(fā)生器I2的輸出電流對電容C2進行的充電。第一CMOS反相電路18連在一起的漏極通過串聯(lián)的反相器22和24連接到第二CMOS反相電路20連接在一起的柵極。第二CMOS反相電路20連接在一起的漏極通過單個的反相器26連接到第一CMOS反相電路18的連接在一起的柵極。輸出振蕩器時鐘信號(CLK)取自反相器24的輸出端。
當(dāng)CLK為低電平時，這意味著電容C2兩端的電壓高于反相器26的閾值電壓。在這樣的條件下，反相器26輸出為低電平，第一反相電路18的連接在一起的柵極為低電平，并且第一電容C1被第一電流發(fā)生器I1充電。當(dāng)?shù)谝浑娙軨1兩端的電壓達到反相器22的閾值電壓時，其輸出變低，而反相器24的輸出變高。這一狀態(tài)改變了電路20的狀態(tài)(因為它的連接在一起的柵極現(xiàn)在是高電平)，并使以前充電的電容C2放電。在反相器26的輸入端的電壓現(xiàn)在由于電容C2放電而處于低電平的情況下，反相器26的輸出、因而時鐘CLK現(xiàn)在上升至高電平。結(jié)果，電路18的狀態(tài)改變(因為它的連接在一起的柵極現(xiàn)在是高電平)，而電容C1放電。當(dāng)電容C1兩端的電壓由于電容C1放電而低于反相器22的閾值電壓時，反相器22的輸出變高，而反相器24的輸出變低。這個狀態(tài)改變電路20的狀態(tài)，結(jié)果是電容C2充電，而反相器26的輸出(因而時鐘CLK)變回低電平。這個事件鏈連續(xù)產(chǎn)生振蕩輸出時鐘CLK，其振蕩頻率決定于I1，I2，C1和C2的數(shù)值。
電流源16提供非常穩(wěn)定的(但可改變的，正如這里還要討論的)基準信號PB，第一和第二電流發(fā)生器I1和I2分別用該基準信號來產(chǎn)生第一和第二電流。電流源16包括電流鏡30，后者按傳統(tǒng)方法由一對其柵極和接地的源極連在一起的n-溝道FET形成。一對p-溝道FET的漏極連接到電流鏡30的引腳(漏極)并且在內(nèi)部彼此連接，使得第一FET 32的柵極在節(jié)點36處連接到第二FET 34的源極和內(nèi)部電阻(Rin)的一端，同時第二FET 34的柵極連接到第一FET 32的漏極。第一FET32的源極連接到Vdd，而Rin的另一端通過p溝道FET 38連接到Vdd。
當(dāng)p溝道FET 38的柵極為高電平時，電流鏡30產(chǎn)生基準信號PB，該信號的數(shù)值由內(nèi)部電阻Rin的阻值設(shè)定。因此，內(nèi)部電阻Rin的阻值便設(shè)定了第一和第二電流源I1和I2分別提供的電流的數(shù)值，因而也設(shè)定了振蕩電路14輸出的時鐘CLK的振蕩頻率。但要知道，電阻Rin和電容C1和C2都是集成電路10內(nèi)部的，因而組合的電路14和16不能為用戶提供控制振蕩頻率數(shù)值的機制。
為了面對這種控制的必要性，本發(fā)明的電路還包括外部振蕩電阻檢測和連接電路50。這個電路的使用給集成電路芯片10增加額外的引腳52(及相應(yīng)的節(jié)點52’)，為了控制振蕩頻率數(shù)值的目的，用戶可以把外部電阻(Rext)電連接到該引腳。電路50包括p溝道FET 54，其源極連接到引腳52，其漏極連接到電流源16的節(jié)點36。N溝道FET 56也包括在電路50中，并且這樣連接，使得其漏極連接到引腳52，而其源極接地(GND)。FET 54和56的柵極彼此連接在一起，并連接成能夠接收或者在芯片10內(nèi)或者在芯片10外產(chǎn)生的上電復(fù)位(POR)信號。引腳52還連接到D觸發(fā)器58的D輸入端。觸發(fā)器58的時鐘輸入端(C)連接成通過反相器60接收上電復(fù)位信號。該觸發(fā)器的輸出端(Q)連接成驅(qū)動電流源16內(nèi)部的FET 38的柵極。
電路50起完成兩種重要的功能的作用。第一個功能是檢測外部電阻Rext是否連接到引腳52。這第一功能是通過檢測子電路來實現(xiàn)的，后者包括組件52，56和58。響應(yīng)該檢測結(jié)果而執(zhí)行第二功能，即，一般說來把外部電阻Rext連接到振蕩器，而更詳細地說，控制電阻Rin與電流源16的斷開，并保證用外部電阻Rext的電阻代替所述電阻。這第二功能是通過替換子電路來實現(xiàn)的，后者是用組件54和電流源16的組件38實現(xiàn)的。當(dāng)這種替換發(fā)生時，仍舊由電流鏡30產(chǎn)生基準信號PB，而所述信號的值代之以由外部電阻Rext的阻值設(shè)定。現(xiàn)在阻值Rext設(shè)定分別由第一和第二電流源I1和I2提供的電流值，因而也就設(shè)定了從振蕩電路14輸出的時鐘CLK的振蕩頻率。當(dāng)采用這種配置時，與上面討論的Rin配置不同，集成電路芯片10的外部電阻(Rext)可以用來使用戶能夠控制振蕩頻率的數(shù)值。盡管最佳實施例要求電阻性替換，但是，顯然，只要把外部電阻Rext連接到振蕩電路上(在繼續(xù)連接內(nèi)部電阻的情況下)，也就可以實現(xiàn)振蕩頻率的改變。
現(xiàn)再參考圖3A和3B。電路50按照如下方式完成所述第一和第二功能當(dāng)Vdd沿著斜直線從0伏上升至3伏時，隨即出現(xiàn)上電復(fù)位信號，直至Vdd高于1.6伏的時刻為止。在該時刻，上電復(fù)位信號下降至低電平。期間，當(dāng)POR(通過Vdd)超過FET 56的閾值電壓(但仍舊低于1.6伏)時，F(xiàn)ET 56導(dǎo)通，并像大電阻那樣起作用(例如，比Rext大得多)。在此時刻，F(xiàn)ET 54截止，而輸出時鐘CLK的頻率f1只作為內(nèi)部電阻Rin的函數(shù)(亦即，f1＝F(Rin))來確定。
現(xiàn)具體地轉(zhuǎn)向圖3A，假定外部電阻Rext已經(jīng)連接在Vdd和引腳52之間。在此狀態(tài)下，引腳52上的電壓被認為是高電平。引腳52這種高電平狀態(tài)，在時鐘輸入(C)的負沿被鎖存在D觸發(fā)器58中，如上所述，該時鐘負沿在上電復(fù)位信號下降為低電平時出現(xiàn)。這完成了電路50檢測外部電阻是否連接到引腳52的第一功能。在目前POR為低電平的情況下，F(xiàn)ET 54導(dǎo)通并把外部電阻Rext連接到節(jié)點36(把引腳52驅(qū)動至高電平)。觸發(fā)器58的輸出端(Q)目前處于高電平，這使電流源16中的FET 38截止，因而使內(nèi)部電阻Rin與節(jié)點36斷開，外部電阻被置換到電流源電路中。這完成了電路50的第二功能，其中輸出時鐘CLK的頻率f2被確定為外部電阻Rext的函數(shù)(亦即，f2＝F(Rext))。如總的用標號90表示的，應(yīng)該指出，輸出時鐘頻率從f1到f2的變化是與POR變低和Q變高的同時發(fā)生的。
現(xiàn)參見圖3B。假定在Vdd和引腳52之間沒有接外部電阻Rext，則引腳52上的電壓被認為是低電平。在上述上電復(fù)位信號下降至低電平時出現(xiàn)的時鐘輸入信號(C)的負沿，把引腳52這種低電平狀態(tài)鎖存到D觸發(fā)器58中。在POR目前處于低電平的情況下，F(xiàn)ET 54截止，引腳52與節(jié)點36斷開。觸發(fā)器58的輸出端(Q)目前為低電平，這使電流源16中的FET 38導(dǎo)通，于是把內(nèi)部電阻Rin連接到電流源電路中的節(jié)點36。采用這樣的配置，輸出時鐘的頻率f1只是內(nèi)部電阻的函數(shù)(亦即，f1＝f(Rin))。
現(xiàn)參見圖2，其中示出與圖1的電路配合使用的啟動電路的電路圖。電流源16(見圖1)可能需要啟動電路70來保證正常的操作。啟動電路70具有舉例示于圖2的傳統(tǒng)配置，并在節(jié)點37和39上連接到電流源16。信號OSC EN是振蕩器控制信號，它在邏輯高電平時激勵啟動電路，并使振蕩器處于激活狀態(tài)，反之，則在邏輯低電平時關(guān)閉振蕩器。這個電路最好也和振蕩器14及電路50一起集成在芯片10上。
盡管本發(fā)明的方法和設(shè)備的最佳實施例已經(jīng)舉例示于附圖中并在以上的詳細描述中進行了描述，但是，顯然，本發(fā)明不限于所公開的實施例，而是在不脫離后附的權(quán)利要求書所提出和定義的本發(fā)明的精神的情況下，可以作出許多重新排列、修改和替換。
權(quán)利要求
1.一種集成電路芯片，它包括RC振蕩器電路，它包括內(nèi)部電阻并且工作時產(chǎn)生其頻率設(shè)定為所述內(nèi)部電阻阻值的函數(shù)的振蕩器輸出信號；芯片上的一個節(jié)點，外部電阻可以電連接到該節(jié)點上；第一電路，它連接到所述節(jié)點，并且工作時檢測電連接到所述節(jié)點的所述外部電阻的存在；和第二電路，它工作時響應(yīng)所述第一電路的檢測結(jié)果，把所述外部電阻連接到所述RC振蕩器電路上，從而把所述振蕩器的輸出頻率改變?yōu)橹辽偈撬B接的外部電阻阻值的函數(shù)。
2.權(quán)利要求1的集成電路芯片，其特征在于所述節(jié)點電連接到所述芯片的外部引腳上，所述外部電阻則連接到所述引腳上。
3.權(quán)利要求1的集成電路芯片，其特征在于所述RC振蕩器包括電流源電路，它包括產(chǎn)生其值取決于所述內(nèi)部電阻的阻值的穩(wěn)定電流的內(nèi)部電阻；和振蕩器電路，它包括至少一個電容并連接成接收所述電流源電路所產(chǎn)生的所述穩(wěn)定電流。
4.權(quán)利要求3的集成電路芯片，其特征在于所述第二電路包括第一開關(guān)，后者起控制所述電流源電路中所述內(nèi)部電阻的連接的作用。
5.權(quán)利要求4的集成電路芯片，其特征在于所述第二電路包括第二開關(guān)，后者起控制所述外部電阻代替所述內(nèi)部電阻連接到所述電流源電路的作用。
6.權(quán)利要求5的集成電路芯片，其特征在于所述第一電路控制所述第一開關(guān)、把所述內(nèi)部電阻從所述電流源電路斷開，同時，所述第二開關(guān)把所述外部電阻連接到所述電流源電路，用來代替所述斷開的內(nèi)部電阻，以及所述電流源電路產(chǎn)生其值取決于所述外部電阻的阻值的所述穩(wěn)定電流。
7.權(quán)利要求3的集成電路芯片，其特征在于所述振蕩器電路包括第一CMOS反相器，它具有輸入端和輸出端；第一電容，它連接在所述第一CMOS反相器的輸出端和地之間；第二CMOS反相器，它具有輸入端和輸出端；第二電容，它連接在所述第二CMOS反相器的輸出端和地之間；一對串聯(lián)在所述第一CMOS反相器的輸出端和所述第二CMOS反相器的輸入端之間的反相器；和連接在所述第二CMOS反相器的輸出端和所述第一CMOS反相器的輸入端之間的反相器。
8.權(quán)利要求7的集成電路芯片，其特征在于所述振蕩器電路還包括第一電容充電電流源，它連接到所述第一CMOS反相器，并由所述電流源電路輸出的所述穩(wěn)定電流控制；以及第二電容充電電流源，它連接到所述第二CMOS反相器，并由所述電流源電路輸出的所述穩(wěn)定電流控制。
9.權(quán)利要求3的集成電路芯片，其特征在于所述電流源電路包括具有一對引腳的電流鏡；和一對晶體管，其漏極連接到電流鏡的所述一對引腳并且彼此內(nèi)部連接，所述晶體管中的一個的源極連接到電壓源，而所述晶體管中的另一個的源極在電阻替換節(jié)點上通過所述內(nèi)部電阻連接到所述電壓源。
10.權(quán)利要求9的集成電路芯片，其特征在于所述一對互連晶體管這樣配置，使得所述晶體管中的第一個的柵極在所述電阻替換節(jié)點上連接到所述晶體管中第二個的源極和所述內(nèi)部電阻的一端，同時，所述晶體管中第二個的柵極在所述電流鏡的一個引腳上連接到所述晶體管中所述第一個的漏極。
11.權(quán)利要求10的集成電路芯片，其特征在于響應(yīng)第二電路對所述外部電阻的檢測，所述第二電路在所述電阻替換節(jié)點上把所述內(nèi)部電組與所述電流源電路斷開或?qū)⑵渑c所述電流源電路連接，并在所述電阻替換節(jié)點上把所述外部電阻連接到所述電流源或?qū)⑵渑c所述電流源斷開。
12.一種集成電路芯片，它包括片上振蕩器，它包括片上電阻和電容，并在工作時產(chǎn)生其頻率設(shè)定為所述內(nèi)部電阻阻值的函數(shù)的振蕩器輸出信號；第一片上裝置，用來檢測片外頻率控制電阻與所述芯片的連接；和第二片上裝置，它響應(yīng)第一裝置的檢測結(jié)果，用于把所述片外頻率控制電阻連接到所述振蕩器，以便把所述振蕩器的輸出信號的所述頻率改變?yōu)橹辽偈撬銎忸l率控制電阻阻值的函數(shù)。
13.權(quán)利要求12的集成電路芯片，其特征在于所述振蕩器包括產(chǎn)生其電流值取決于所述內(nèi)部電阻的阻值的穩(wěn)定電流的裝置；和振蕩器裝置，它連接成接收所述穩(wěn)定的電流并輸出時鐘輸出信號。
14.權(quán)利要求13的集成電路芯片，其特征在于所述產(chǎn)生裝置包括電流鏡電路，它工作時產(chǎn)生其值被設(shè)定為或者取決于所述片上電阻或者取決于所述片外頻率控制電阻的電流的鏡像，以及所述第二片上裝置根據(jù)所述第一片上裝置進行的檢測，選擇性地把所述片上電阻與所述產(chǎn)生裝置斷開而把所述片外電阻連接到所述產(chǎn)生裝置，以便改變所述振蕩器輸出信號的頻率。
15.權(quán)利要求13的集成電路芯片，其特征在于所述振蕩器裝置包括第一CMOS反相器，它具有輸入端和輸出端；第一電容，它連接在所述第一CMOS反相器的輸出端和地之間；第二CMOS反相器，它具有輸入端和輸出端；第二電容，它連接在所述第二CMOS反相器的輸出端和地之間；一對串聯(lián)在所述第一CMOS反相器的輸出端和所述第二CMOS反相器的輸入端之間的反相器；連接在所述第二CMOS反相器的輸出端和所述第一CMOS反相器的輸入端之間的反相器；第一電容充電電流源，它連接到所述第一CMOS反相器，并由所述穩(wěn)定電流控制；以及第二電容充電電流源，它連接到所述第二CMOS反相器，并由所述穩(wěn)定電流控制。
16.一種考慮到振蕩器輸出信號頻率的片外控制的片上RC振蕩器電路的集成電路芯片操作方法，它包括以下步驟檢測片外電阻與所述集成電路芯片的連接；把片外電阻連接到所述RC振蕩電路，以便把振蕩器輸出信號頻率從只設(shè)定為片上電阻阻值的函數(shù)改變?yōu)樵O(shè)定為至少是所檢測和所連接的片外電阻阻值的函數(shù)。
17.權(quán)利要求16的方法，其特征在于所述檢測步驟是連同所述集成電路芯片的上電復(fù)位一起進行的。
18.權(quán)利要求16的方法，其特征在于所述連接步驟包括以下步驟把所述片上電阻與所述RC振蕩器電路斷開；以及把所述片外電阻連接到所述RC振蕩器電路。
19.權(quán)利要求16的方法，其特征在于還包括以下步驟響應(yīng)穩(wěn)定但可變的電流產(chǎn)生振蕩器輸出信號；利用電阻產(chǎn)生所述穩(wěn)定但可變的電流；以及根據(jù)所述檢測步驟或者把所述片上電阻或者把所述片外電阻選擇為所述電阻。
全文摘要
一種集成電路芯片包括RC振蕩器電路。把由振蕩器輸出信號產(chǎn)生的輸出信號頻率設(shè)定為包括集成在芯片上的內(nèi)部電阻的阻值的函數(shù)。可以把外部電阻連接到該芯片上,以便允許用戶控制振蕩器輸出信號的頻率。片上的檢測電路檢測存在連接的外部電阻。響應(yīng)所述檢測結(jié)果,替換電路工作,以便用連接的外部電阻替換RC振蕩器電路中的內(nèi)部電阻。這實現(xiàn)了把振蕩器輸出信號的頻率改變?yōu)樗B接的外部電阻阻值的函數(shù)。
文檔編號H03K3/00GK1362783SQ0110121
公開日2002年8月7日 申請日期2001年1月2日 優(yōu)先權(quán)日2001年1月2日
發(fā)明者田立軍 申請人:深圳賽意法微電子有限公司