專利名稱：多信道維特比譯碼裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明屬于碼分多址(CDMA)通訊系統(tǒng)的信道譯碼技術(shù)領(lǐng)域，特別是用于話音信道和控制信道(同步信道、尋呼信道、快速尋呼信道、業(yè)務(wù)信道)等多個(gè)信道上碼率為1/2、1/3的卷積碼的譯碼的一種多信道維特比譯碼裝置及其譯碼方法。
維特比(viterbi)譯碼器用于通訊系統(tǒng)的信道譯碼，其內(nèi)部功能模塊框圖如圖2所示。它包括ACS模塊10、回溯模塊20及整體控制模塊30。
ACS模塊10完成對(duì)每一組輸入碼元的加-比-選運(yùn)算，它是整個(gè)譯碼器的核心計(jì)算單元。它工作效率的高低，影響譯碼器的譯碼速度。ACS模塊10含分支路徑度量單元11，ACS單元12，累積狀態(tài)度量存儲(chǔ)單元13以及累積狀態(tài)度量比較單元14四個(gè)單元?；厮菽K20包括幸存路徑存儲(chǔ)單元21、幸存路徑回溯單元22及譯碼輸出單元23。其主要功能是選取最后一級(jí)中累積度量最大的節(jié)點(diǎn)作為回溯的起點(diǎn)，由各個(gè)節(jié)點(diǎn)的紀(jì)錄路徑譯出符號(hào)值。
維特比譯碼器的實(shí)現(xiàn)流程如下1、ACS過(guò)程計(jì)算前一級(jí)的兩個(gè)狀態(tài)節(jié)點(diǎn)的支路度量；計(jì)算節(jié)點(diǎn)的累積誤差值將當(dāng)前節(jié)點(diǎn)的前一級(jí)兩個(gè)狀態(tài)節(jié)點(diǎn)的累積狀態(tài)度量與其對(duì)應(yīng)的支路度量分別相加，得到前一級(jí)兩個(gè)狀態(tài)節(jié)點(diǎn)支路的累積度量；比較兩者的大小，選取較大者為本節(jié)點(diǎn)的累積狀態(tài)度量加以保存并紀(jì)錄幸存支路來(lái)源；計(jì)算當(dāng)前級(jí)的各個(gè)狀態(tài)節(jié)點(diǎn)的累積誤差值；計(jì)算級(jí)數(shù)為序列長(zhǎng)度的各級(jí)狀態(tài)節(jié)點(diǎn)的累積誤差值。
2、回溯過(guò)程選取最后一級(jí)中累積度量最大的節(jié)點(diǎn)作為回溯的起點(diǎn)，由各個(gè)節(jié)點(diǎn)的紀(jì)錄路徑譯出符號(hào)值；譯碼輸出倒次序地輸出回溯過(guò)程的輸出，作為譯碼器的輸出序列。
CDMA2000-1X系統(tǒng)有同步信道、尋呼信道、快速尋呼信道、業(yè)務(wù)信道等4個(gè)信道需要同時(shí)進(jìn)行維特比譯碼，且各信道的數(shù)據(jù)速率均不相同，如果采用現(xiàn)有的維特比譯碼器譯碼，每個(gè)信道需要一個(gè)譯碼器，共需要4個(gè)譯碼器，這樣使硅面積較大。
美國(guó)專利US5,027,374《Bit Serial Viterbi decoder add/compare/selectarray》中，采用數(shù)目與碼格圖狀態(tài)數(shù)目相同的ACS單元進(jìn)行并行處理，其中每個(gè)ACS單元內(nèi)部采用位串行處理方式，在當(dāng)時(shí)的技術(shù)背景下，碼格圖狀態(tài)數(shù)目較少(例如4個(gè))，起到了減少硅面積的作用。但是，對(duì)于狀態(tài)數(shù)目非常大的碼格圖(例如CDMA2000-1X中的卷積碼，其狀態(tài)數(shù)目高達(dá)256)，如果依舊采用該方案提出的與碼格圖狀態(tài)數(shù)目相同的ACS單元進(jìn)行并行處理，顯然會(huì)占用大量硅面積。
同時(shí)，每個(gè)接收碼元均需要512次分支度量計(jì)算和512次累積狀態(tài)度量計(jì)算，計(jì)算量巨大。傳統(tǒng)的技術(shù)采用PING-PONG操作，利用2個(gè)累積狀態(tài)度量存儲(chǔ)單元來(lái)完成累積狀態(tài)度量存儲(chǔ)任務(wù)，即浪費(fèi)了1個(gè)累積狀態(tài)度量存儲(chǔ)單元。
對(duì)于累積狀態(tài)度量比較，一般采用16位對(duì)16位的并行比較器，在ACS運(yùn)算結(jié)束后對(duì)依次對(duì)256個(gè)累積狀態(tài)度量進(jìn)行比較，求取最大值，累積狀態(tài)度量比較的計(jì)算時(shí)間較長(zhǎng)，效率低。
本發(fā)明的目的在于克服現(xiàn)有技術(shù)的上述不足，提供一種用于基帶調(diào)制解調(diào)器的多信道維特比譯碼裝置及其譯碼方法，使CDMA2000-1X中的同步信道、尋呼信道、快速尋呼信道、業(yè)務(wù)信道等多個(gè)信道共享一個(gè)維特比譯碼器資源，以減少電路的運(yùn)算時(shí)間和節(jié)省芯片的硅面積。
本發(fā)明的用于基帶調(diào)制解調(diào)器的多信道維特比譯碼裝置，其特征在于包括一個(gè)維特比譯碼模塊，用于CDMA通訊系統(tǒng)的通過(guò)信道傳輸?shù)男蛄行盘?hào)維特比譯碼；連接于維特比譯碼模塊輸入端的復(fù)用模塊，用于選擇序列信號(hào)輸入信道；連接于復(fù)用模塊輸入端的若干序列信號(hào)輸入信道；連接于維特比譯碼模塊輸出端的解復(fù)用模塊，用于將維特比譯碼后的序列信號(hào)送入相應(yīng)的輸出信道；連接于解復(fù)用模塊輸出端的若干序列信號(hào)輸出信道，它們用于傳輸經(jīng)過(guò)維特比譯碼后的相應(yīng)序列信號(hào)。
基于上述裝置的多信道維特比譯碼方法，其特征在于采取如下步驟a.復(fù)用模塊依次選擇每一個(gè)序列信號(hào)輸入信道，整體控制模塊提供碼元時(shí)序信號(hào)，被選擇輸入信道的碼元數(shù)據(jù)輸入分支路徑度量單元，分支路徑度量單元對(duì)碼元數(shù)據(jù)進(jìn)行處理生成所需的分支度量；b.ACS單元對(duì)分支路徑度量單元輸出的分支度量和累積狀態(tài)度量存儲(chǔ)單元輸出的累積狀態(tài)度量進(jìn)行累加-比較-選擇處理，得到新的累積狀態(tài)度量；ACS單元將所述新的累積狀態(tài)度量存入累積狀態(tài)度量存儲(chǔ)單元，同時(shí)，將所述新的累積狀態(tài)度量直接輸入累積狀態(tài)度量比較單元；c.累積狀態(tài)度量比較單元對(duì)輸入的信號(hào)進(jìn)行比較處理，生成最大累積狀態(tài)度量節(jié)點(diǎn)；d.回溯模塊對(duì)累積狀態(tài)度量比較單元輸出的最大累積狀態(tài)度量節(jié)點(diǎn)及ACS單元輸出的幸存路徑進(jìn)行處理得到譯碼數(shù)據(jù)；并將所述譯碼數(shù)據(jù)送入由解復(fù)用模塊選擇的相應(yīng)序列信號(hào)輸出信道。
與現(xiàn)有技術(shù)比較本發(fā)明的優(yōu)點(diǎn)如下
本發(fā)明針對(duì)狀態(tài)數(shù)目非常大的碼格圖(例如CDMA2000-1X中的卷積碼，其狀態(tài)數(shù)目高達(dá)256)，對(duì)美國(guó)專利US5,027,374《Bit serial Viterbi decoderadd/compare/select array》方案進(jìn)行了改進(jìn)，采用數(shù)目等于碼格圖狀態(tài)數(shù)目的1/N(例如1/8、1/16、1/32等)的ACS單元進(jìn)行并行處理，其中每個(gè)ACS單元內(nèi)部采用位串行處理方式，并對(duì)此種結(jié)構(gòu)上的改動(dòng)所帶來(lái)的問(wèn)題進(jìn)行了相應(yīng)的處理，起到了減少硅面積的作用。
本發(fā)明通過(guò)復(fù)用模塊和解復(fù)用模塊，使CDMA2000-1X中的同步信道、尋呼信道、快速尋呼信道及業(yè)務(wù)信道等多個(gè)信道共享一個(gè)維特比譯碼器資源，大大節(jié)省了硅面積。
本發(fā)明對(duì)CDMA2000-1X使用的卷積碼的內(nèi)部狀態(tài)與卷積碼輸出的邏輯特性進(jìn)行了抽象，將這種充分簡(jiǎn)化了的邏輯應(yīng)用在本發(fā)明的多個(gè)蝶形單元運(yùn)算并行運(yùn)行的結(jié)構(gòu)上，起到了減少分支路徑度量計(jì)算單元的計(jì)算量、減少分支路徑度量計(jì)算單元的硅面積和降低能耗的作用。
本發(fā)明采用金字塔式位串行比較器陣列，在累積狀態(tài)度量比較單元中完成256次16位對(duì)16位的累積度量值的比較運(yùn)算，起到了減少累積狀態(tài)度量比較計(jì)算的時(shí)間開(kāi)銷、減少累積狀態(tài)度量比較單元的硅面積和降低能耗的作用。
本發(fā)明累積狀態(tài)度量比較單元直接從ACS單元得到其輸出的累積狀態(tài)度量，避免了從累積狀態(tài)度量存儲(chǔ)單元中讀出累積狀態(tài)度量，節(jié)省了操作時(shí)間。
本發(fā)明采用邏輯地址與物理地址動(dòng)態(tài)對(duì)應(yīng)方式對(duì)累積狀態(tài)度量存儲(chǔ)單元進(jìn)行管理，使存儲(chǔ)器數(shù)目減少到最低，并大大簡(jiǎn)化了控制邏輯。其邏輯-物理地址轉(zhuǎn)換器適用于所有具有蝶形運(yùn)算性質(zhì)的計(jì)算單元的輸入輸出數(shù)據(jù)存取器。
以下結(jié)合實(shí)施例附圖對(duì)本發(fā)明進(jìn)一步說(shuō)明。


圖1是其維特比(viterbi)譯碼裝置原理框圖；圖2是其維特比(viterbi)譯碼模塊內(nèi)部原理框圖；圖3是通常的譯碼模塊中的ACS單元內(nèi)部結(jié)構(gòu)示意圖；圖4是本發(fā)明的ACS單元的內(nèi)部結(jié)構(gòu)示意圖；圖5是圖4所示蝶型單元的原理框圖；圖6是譯碼模塊中的分支度量計(jì)算單元原理框圖；圖7是譯碼模塊中的累積狀態(tài)度量存儲(chǔ)單元原理框圖；圖8是譯碼模塊中的累積狀態(tài)度量比較單元原理框圖。
如維特比(viterbi)譯碼裝置裝置原理框圖1所示，該裝置包括同步信道、尋呼信道、快速尋呼信道、業(yè)務(wù)信道四個(gè)序列信號(hào)輸入信道；復(fù)用模塊，維特比譯碼模塊，解復(fù)用模塊，以及相應(yīng)的同步信道、快速尋呼信道、尋呼信道以及業(yè)務(wù)信道四個(gè)輸出信道；復(fù)用模塊設(shè)置于維特比譯碼模塊與輸入信道之間，解復(fù)用模塊設(shè)置于維特比譯碼模塊與輸出信道之間。同步信道、尋呼信道、快速尋呼信道、業(yè)務(wù)信道等多個(gè)信道分時(shí)共享一個(gè)維特比譯碼模塊資源，通過(guò)解復(fù)用模塊將維特比譯碼后的數(shù)據(jù)送入相應(yīng)的輸出信道。
本發(fā)明的序列信號(hào)輸入信道可以有3～8個(gè)不同的輸入信道。在用于CDMA2000-1X系統(tǒng)的實(shí)施例中，采用圖1所示的4個(gè)序列信號(hào)輸入信道和4個(gè)輸出通道，即同步信道、快速尋呼信道、尋呼信道和業(yè)務(wù)信道。
維特比譯碼模塊的內(nèi)部結(jié)構(gòu)如圖2所示。維特比譯碼模塊含ACS模塊(10)，用于對(duì)每一組輸入碼元的累加-比較-選擇運(yùn)算；ACS模塊(10)輸出端的回溯模塊(20)，用于選取最后一級(jí)中累積度量最大的節(jié)點(diǎn)作為回溯的起點(diǎn)，由各個(gè)節(jié)點(diǎn)的紀(jì)錄路徑譯出符號(hào)值；以及向所述ACS模塊(10)和回溯模塊(20)提供碼元時(shí)序信號(hào)的整體控制模塊(30)。
其中ACS模塊(10)含分支路徑度量單元(11)，累積狀態(tài)度量比較單元(14)，累積狀態(tài)度量存儲(chǔ)單元(13)；以及一個(gè)ACS單元(12)。ACS單元(12)內(nèi)部碟型單元數(shù)目少于每次碼元譯碼所需的碟型運(yùn)算數(shù)目。所述碟型單元同時(shí)對(duì)相等于碼格圖狀態(tài)數(shù)目的1/N(例如1/8、1/16、1/32等)的狀態(tài)節(jié)點(diǎn)進(jìn)行并行處理，其中每個(gè)蝶型單元內(nèi)部采用位串行處理方式，并對(duì)此種結(jié)構(gòu)上的改動(dòng)所帶來(lái)的問(wèn)題進(jìn)行了相應(yīng)的處理，起到了減少硅面積的作用。
為了減少硅面積，本發(fā)明維特比(viterbi)譯碼模塊采用了圖4所示的ACS單元結(jié)構(gòu)，該ACS單元(12)含有碟型單元0、碟型單元1、碟型單元2及碟型單元3四個(gè)碟型單元?？梢?jiàn)，改進(jìn)后的ACS單元，比圖3所示傳統(tǒng)的由128個(gè)蝶型單元構(gòu)成的ACS單元減少了124個(gè)碟型單元。
圖5所示為圖4所示蝶型單元原理框圖。所示的每一個(gè)碟型單元由兩個(gè)比較器、四個(gè)加法器及一個(gè)反相器組成，加法器A2的輸出端分別連接于比較器C1的兩個(gè)輸入端，加法器A3、加法器A4的輸出端分別連接于比較器C2的兩個(gè)輸入端，上狀態(tài)節(jié)點(diǎn)累積狀態(tài)度量接于加法器A1和加法器A3的一輸入端，下?tīng)顟B(tài)節(jié)點(diǎn)累積狀態(tài)度量接于加法器A2和加法器A4的一輸入端，特征分支度量接于反相器的輸入端、加法器A4和加法器A1的另一輸入端，反相器的輸出端接于加法器A2和加法器A3的另一輸入端。
圖6是譯碼模塊中的分支度量計(jì)算單元原理框圖。ACS模塊(10)的分支路徑度量單元(11)由加法器、減法器和簡(jiǎn)單組合邏輯電路組成，加法器用于輸入碼元X和輸入碼元Y相加運(yùn)算，減法器用于輸入碼元X和輸入碼元Y相減運(yùn)算，加法器和減法器的輸出分別接于接簡(jiǎn)單組合邏輯電路的兩個(gè)輸入端，組合邏輯電路的三個(gè)控制端分別接STATE6、STATE4、STATE3，組合邏輯電路的輸出為8個(gè)特征分支度量。其主要功能是對(duì)位串行輸入的碼元序列根據(jù)卷積碼類型(包括不同類型的生成函數(shù)和不同的碼率)，生成所需的分支度量。
對(duì)圖6分支度量計(jì)算單元的設(shè)計(jì)原理進(jìn)一步作如下分析。
通常的做法是針對(duì)每個(gè)接收碼元，依次計(jì)算出所有可能的512個(gè)分支路徑度量值，并將它們依次存放在一組寄存器中，依次參與相應(yīng)分支的累積度量值計(jì)算。每個(gè)接收碼元均需要512次分支度量計(jì)算，計(jì)算量巨大，且能耗較大。
本發(fā)明對(duì)CDMA2000-1X使用的卷積碼的內(nèi)部狀態(tài)與卷積碼輸出的邏輯特性進(jìn)行了抽象，將這種充分簡(jiǎn)化了的邏輯應(yīng)用在本發(fā)明的多個(gè)蝶形單元運(yùn)算并行運(yùn)行的結(jié)構(gòu)上，起到了減少計(jì)算量、減少硅面積和降低能耗的作用。
通過(guò)對(duì)CDMA2000-1X使用的卷積碼的內(nèi)部狀態(tài)與卷積碼輸出的邏輯關(guān)系的分析得知，對(duì)于某個(gè)時(shí)刻的接收碼元，所有分支的分支度量是非常有限的，且不同分支間的分支度量非常具有規(guī)律，這為邏輯簡(jiǎn)化提供了基礎(chǔ)。下面就編碼效率為1/2、約束長(zhǎng)度為9的卷積碼進(jìn)行說(shuō)明在512個(gè)分支中，分支度量只有4種X＋Y、X－Y、-(X－Y)、-(X＋Y)，并且在每組蝶型單元內(nèi)其00分支與11分支相等，01分支與10分支相等但與00分支相反，即每組蝶型單元內(nèi)的00分支是其特征分支。
分支度量計(jì)算單元內(nèi)部邏輯關(guān)系如表1所示。
表1
圖6中，STATE[6]、STATE[4]、STATE[3]為表示256個(gè)狀態(tài)的8位二進(jìn)制數(shù)(B7～B0)的第B6、B4、B3位。X，Y為輸入碼元，通過(guò)加法器和減法器后，得到X+Y和X-Y的值；然后，根據(jù)表1所示分支度量計(jì)算單元內(nèi)部邏輯關(guān)系表，在STATE[6]、STATE[4]、STATE[3]的選擇下，得到特征分支度量0、特征分支度量1、特征分支度量2、特征分支度量3、特征分支度量4、特征分支度量5、特征分支度量6、特征分支度量7，送入ACS單元參與其8個(gè)蝶形運(yùn)算單元的計(jì)算。
ACS模塊的累積狀態(tài)度量存儲(chǔ)單元由邏輯地址發(fā)生器、邏輯-物理地址轉(zhuǎn)換器A、邏輯-物理地址轉(zhuǎn)換器B、以及一個(gè)雙口RAM組成。下面結(jié)合一個(gè)具體的例子及圖7對(duì)譯碼模塊中的累積狀態(tài)度量存儲(chǔ)單元進(jìn)行具體描述。圖7中所示的ACS模塊(10)的累積狀態(tài)度量存儲(chǔ)單元(13)由11位的邏輯地址發(fā)生器；邏輯-物理地址轉(zhuǎn)換器A，它接收地址發(fā)生器的高3位地址(B9～B7)和低7位地址(B6～B0)形成蝶形運(yùn)算的低位狀態(tài)的物理地址；邏輯-物理地址轉(zhuǎn)換器B，它接收地址發(fā)生器的高3位地址(B9～B7)和低7位地址(B6～B0)形成蝶形運(yùn)算的高位狀態(tài)的物理地址；以及一個(gè)深度為512、寬度8位的雙口RAM組成。其功能是存取64個(gè)時(shí)刻的256個(gè)狀態(tài)節(jié)點(diǎn)的累積狀態(tài)度量。所述的邏輯-物理地址轉(zhuǎn)換器用于但不限于網(wǎng)格編譯碼的蝶形運(yùn)算單元輸入輸出數(shù)據(jù)存取，邏輯-物理地址轉(zhuǎn)換器適用于所有具有蝶形運(yùn)算性質(zhì)的計(jì)算單元的輸入輸出數(shù)據(jù)存取器。
由于蝶形運(yùn)算中的地址跨度較大，累積狀態(tài)度量的存儲(chǔ)器管理復(fù)雜。傳統(tǒng)技術(shù)采用PING-PONG操作，利用2個(gè)累積狀態(tài)度量存儲(chǔ)單元來(lái)完成累積狀態(tài)度量存儲(chǔ)任務(wù)，即浪費(fèi)了1個(gè)累積狀態(tài)度量存儲(chǔ)單元。本發(fā)明采用了邏輯地址與物理地址動(dòng)態(tài)對(duì)應(yīng)方式對(duì)蝶形運(yùn)算中的累積狀態(tài)度量存儲(chǔ)單元進(jìn)行管理，使累積狀態(tài)度量存儲(chǔ)器數(shù)目減少到最低，大大簡(jiǎn)化了控制邏輯，節(jié)省了累積狀態(tài)度量存儲(chǔ)單元的硅面積。
對(duì)蝶形運(yùn)算的分析可知每個(gè)蝶形運(yùn)算低位狀態(tài)所對(duì)應(yīng)邏輯地址依次為地址0～地址127，高位狀態(tài)所對(duì)應(yīng)邏輯地址依次為地址128～地址255。
對(duì)蝶形運(yùn)算的進(jìn)一步分析可知在第0輪蝶形運(yùn)算中，物理地址等于邏輯地址邏輯地址0的物理地址等于0，邏輯地址128的物理地址等于128.；在第1輪蝶形運(yùn)算中，物理地址等于邏輯地址右移1位邏輯地址0的物理地址等于0，邏輯地址128的物理地址等于64.；在第2輪蝶形運(yùn)算中，物理地址等于邏輯地址右移2位邏輯地址0的物理地址等于0，邏輯地址128的物理地址等于32.；在第3輪蝶形運(yùn)算中，物理地址等于邏輯地址右移3位邏輯地址0的物理地址等于0，邏輯地址128的物理地址等于16.；在第4輪蝶形運(yùn)算中，物理地址等于邏輯地址右移4位邏輯地址0的物理地址等于0，邏輯地址128的物理地址等于8.；在第5輪蝶形運(yùn)算中，物理地址等于邏輯地址右移5位邏輯地址0的物理地址等于0，邏輯地址128的物理地址等于4；在第6輪蝶形運(yùn)算中，物理地址等于邏輯地址右移6位邏輯地址0的物理地址等于0，邏輯地址128的物理地址等于2.；在第7輪蝶形運(yùn)算中，物理地址等于邏輯地址右移7位邏輯地址0的物理地址等于0，邏輯地址128的物理地址等于1.；在第8輪蝶形運(yùn)算中，物理地址等于邏輯地址邏輯地址0的物理地址等于0，邏輯地址128的物理地址等于128；即8輪蝶形運(yùn)算一個(gè)輪回。
累積狀態(tài)度量存儲(chǔ)單元內(nèi)部物理地址——邏輯地址對(duì)應(yīng)關(guān)系入表2所示 。
表2
如圖7所示累積狀態(tài)度量存儲(chǔ)單元，由1個(gè)深度均為512/寬度8位的雙口RAM及相應(yīng)的邏輯-物理地址轉(zhuǎn)換邏輯等組成，用于蝶型單元計(jì)算中的累積度量讀寫操作。其中，地址發(fā)生器為一個(gè)11位的二進(jìn)制計(jì)數(shù)器，其中高3位地址(B9～B7)表示蝶形運(yùn)算的輪次，范圍為第0輪～第7輪；低7位地址(B6～B0)表示每一輪蝶形運(yùn)算中的第N個(gè)蝶形運(yùn)算。
邏輯-物理地址轉(zhuǎn)換器A將從地址發(fā)生器接收的低7位地址(B6～B0)，形成8位邏輯地址A7～A0(其中A7恒為0)，然后左移B9B8B7位(B9B8B7為從地址發(fā)生器接收的高3位地址)，形成第B9B8B7輪中第B6～B0次蝶形運(yùn)算的低位狀態(tài)節(jié)點(diǎn)的物理地址，用于該蝶形運(yùn)算中低位狀態(tài)節(jié)點(diǎn)的累積狀態(tài)度量的讀寫。
邏輯-物理地址轉(zhuǎn)換器B將從地址發(fā)生器接收的低7位地址(B6～B0)，形成8位邏輯地址A7～A0(其中A7恒為1)，然后左移B9B8B7位(B9B8B7為從地址發(fā)生器接收的高3位地址)，形成形成第B9B8B7輪中第B6～B0次蝶形運(yùn)算的高位狀態(tài)節(jié)點(diǎn)的物理地址，用于該蝶形運(yùn)算中高位狀態(tài)節(jié)點(diǎn)的累積狀態(tài)度量的讀寫。
如圖8所示，本發(fā)明的ACS模塊(10)的累積狀態(tài)度量比較單元(14)采用位串行模式。它由八個(gè)一級(jí)比較器、四個(gè)二級(jí)比較器、兩個(gè)三級(jí)比較器、一個(gè)四級(jí)比較器及一個(gè)五級(jí)比較器組成，相鄰兩個(gè)一級(jí)比較器的輸出端分別接一個(gè)二級(jí)比較器的兩個(gè)輸入端，相鄰兩個(gè)二級(jí)比較器的輸出端分別接一個(gè)三級(jí)比較器的兩個(gè)輸入端，相鄰兩個(gè)三級(jí)比較器的輸出端分別接四級(jí)比較器的兩個(gè)輸入端，四級(jí)比較器的輸出端接五級(jí)比較器的輸入端，五級(jí)比較器的輸出端重新反饋到五級(jí)比較器的另一輸入端。主要功能是從256個(gè)狀態(tài)節(jié)點(diǎn)中選出累積狀態(tài)度量值最大的狀態(tài)節(jié)點(diǎn)供回溯模塊使用。本比較單元用于256個(gè)但不限于256個(gè)串行數(shù)據(jù)的求取最大值，將M個(gè)串行數(shù)據(jù)分N次通過(guò)本比較陣列單元得到最大值以及最大值所在的序列號(hào)。
累積度量值的比較計(jì)算為16位對(duì)16位的運(yùn)算，如果采用16位的并行比較器，其邏輯非常復(fù)雜繁瑣，占用的資源會(huì)很多，特別是從256個(gè)16位的累積度量值中比較出最大值即會(huì)耗用大量時(shí)間資源；如果采用1位的比較器進(jìn)行位串行比較計(jì)算，則占用的資源會(huì)非常少，幾乎不耗用任何時(shí)間資源，且整個(gè)電路很簡(jiǎn)潔。位串行比較器占用資源約為并行比較器的1/20。
本發(fā)明中累積狀態(tài)度量比較器采用位串行模式。采用金字塔式位串行比較器陣列流水線操作，在累積狀態(tài)度量比較器中完成256次16位對(duì)16位的累積度量值的比較運(yùn)算，起到了減少累積狀態(tài)度量比較計(jì)算量、減少累積狀態(tài)度量比較計(jì)算的時(shí)間開(kāi)銷、減少累積狀態(tài)度量比較單元的硅面積和降低能耗的作用。
本發(fā)明中累積狀態(tài)度量比較器直接從ACS單元得到其輸出的累積狀態(tài)度量，避免了從累積狀態(tài)度量存儲(chǔ)單元中讀出累積狀態(tài)度量，節(jié)省了操作時(shí)間。
其比較運(yùn)算過(guò)程是比較器均為位串行比較器，接收從上一級(jí)來(lái)的兩個(gè)位串行數(shù)據(jù)流，通過(guò)比較后輸出值最大的位串行數(shù)據(jù)流和該最大值位串行數(shù)據(jù)流的地址。通過(guò)金字塔式位串行比較器陣列流水線后，得到16個(gè)累積狀態(tài)度量中的最大值及最大值的地址號(hào)，再與前N輪比較計(jì)算(每輪比較16個(gè)16位累積度量)后保存的累積狀態(tài)度量最大值比較后，得到N＋1輪比較計(jì)算的累積度量最大值及最大值的地址號(hào)，并將其保存。經(jīng)過(guò)16輪比較后，得到256個(gè)累積狀態(tài)度量中最大值以及最大值的地址號(hào)。
權(quán)利要求
1.一種多信道維特比譯碼裝置，其特征在于包括一個(gè)維特比(viterbi)譯碼模塊，用于CDMA通訊系統(tǒng)通過(guò)信道傳輸?shù)男蛄行盘?hào)維特比譯碼；連接于維特比譯碼模塊輸入端的復(fù)用模塊，用于選擇序列信號(hào)輸入信道；連接于復(fù)用模塊輸入端的若干序列信號(hào)輸入信道；連接于維特比譯碼模塊輸出端的解復(fù)用模塊，用于將維特比譯碼后的序列信號(hào)送入相應(yīng)的輸出信道；連接于解復(fù)用模塊輸出端的若干序列信號(hào)輸出信道，它們用于傳輸經(jīng)過(guò)維特比譯碼后的相應(yīng)序列信號(hào)。
2.根據(jù)權(quán)利要求1所述多信道維特比譯碼裝置，其特征在于所述的序列信號(hào)輸入信道含有3～8個(gè)不同的輸入信道。
3.根據(jù)權(quán)利要求2所述多信道維特比譯碼裝置，其特征在于所述的序列信號(hào)輸入信道是同步信道、快速尋呼信道、尋呼信道以及業(yè)務(wù)信道四個(gè)輸入信道。
4.根據(jù)權(quán)利要求1所述多信道維特比譯碼裝置，其特征在于所述的維特比譯碼模塊含ACS模塊(10)，用于對(duì)每一組輸入碼元的累加-比較-選擇運(yùn)算；ACS模塊(10)輸出端的回溯模塊(20)，用于選取最后一級(jí)中累積度量最大的節(jié)點(diǎn)作為回溯的起點(diǎn)，由各個(gè)節(jié)點(diǎn)的紀(jì)錄路徑譯出符號(hào)值；以及向所述ACS模塊(10)和回溯模塊(20)提供碼元時(shí)序信號(hào)的整體控制模塊(30)。
5.根據(jù)權(quán)利要求4所述多信道維特比譯碼裝置，其特征在于所述維特比譯碼模塊的ACS模塊(10)含分支路徑度量單元(11)，用于對(duì)位串行輸入的碼元序列根據(jù)卷積碼類型生成所需的分支度量；累積狀態(tài)度量存儲(chǔ)單元(13)，用于存取64個(gè)時(shí)刻的256個(gè)狀態(tài)節(jié)點(diǎn)的累積狀態(tài)度量；累積狀態(tài)度量比較單元(14)，用于256個(gè)但不限于256個(gè)串行數(shù)據(jù)的求取最大值；以及一個(gè)ACS單元(12)，它用于序列信號(hào)的并行處理。
6.根據(jù)權(quán)利要求5所述多信道維特比譯碼裝置，其特征在于所述ACS模塊(10)的ACS單元(12)包含的碟型單元數(shù)目少于每次碼元譯碼所需的碟型運(yùn)算數(shù)目。
7.根據(jù)權(quán)利要求5所述多信道維特比譯碼裝置，其特征在于所述ACS模塊(10)的分支路徑度量單元(11)由加法器、減法器和簡(jiǎn)單組合邏輯電路組成，加法器用于輸入碼元X和輸入碼元Y相加運(yùn)算，減法器用于輸入碼元X和輸入碼元Y相減運(yùn)算，加法器和減法器的輸出分別接于接簡(jiǎn)單組合邏輯電路的兩個(gè)輸入端，組合邏輯電路的三個(gè)控制端分別接STATE6、STATE4、STATE3，組合邏輯電路的輸出為8個(gè)特征分支度量。
8.根據(jù)權(quán)利要求5所述多信道維特比譯碼裝置，其特征在于所述ACS模塊(10)的累積狀態(tài)度量存儲(chǔ)單元(13)由邏輯地址發(fā)生器、邏輯-物理地址轉(zhuǎn)換器A、邏輯-物理地址轉(zhuǎn)換器B以及一個(gè)雙口RAM組成。
9.根據(jù)權(quán)利要求5所述多信道維特比譯碼裝置，其特征在于所述ACS模塊(10)的累積狀態(tài)度量比較單元(14)采用位串行模式，它由八個(gè)一級(jí)比較器、四個(gè)二級(jí)比較器、兩個(gè)三級(jí)比較器、一個(gè)四級(jí)比較器及一個(gè)五級(jí)比較器組成，相鄰兩個(gè)一級(jí)比較器的輸出端分別接一個(gè)二級(jí)比較器的兩個(gè)輸入端，相鄰兩個(gè)二級(jí)比較器的輸出端分別接一個(gè)三級(jí)比較器的兩個(gè)輸入端，相鄰兩個(gè)三級(jí)比較器的輸出端分別接四級(jí)比較器的兩個(gè)輸入端，四級(jí)比較器的輸出端接五級(jí)比較器的輸入端，五級(jí)比較器的輸出端重新反饋到它的另一輸入端。
10.一種多信道維特比譯碼方法，其特征在于采取下列步驟a.復(fù)用模塊依次選擇每一個(gè)序列信號(hào)輸入信道，整體控制模塊提供碼元時(shí)序信號(hào)，被選擇輸入信道的碼元數(shù)據(jù)輸入分支路徑度量單元，分支路徑度量單元對(duì)碼元數(shù)據(jù)進(jìn)行處理生成所需的分支度量；b.ACS單元對(duì)分支路徑度量單元輸出的分支度量和累積狀態(tài)度量存儲(chǔ)單元輸出的累積狀態(tài)度量進(jìn)行累加-比較-選擇處理，得到新的累積狀態(tài)度量；ACS單元將所述新的累積狀態(tài)度量存入累積狀態(tài)度量存儲(chǔ)單元，同時(shí)，將所述新的累積狀態(tài)度量直接輸入累積狀態(tài)度量比較單元；c.累積狀態(tài)度量比較單元對(duì)輸入的信號(hào)進(jìn)行比較處理，生成最大累積狀態(tài)度量節(jié)點(diǎn)；d.回溯模塊對(duì)累積狀態(tài)度量比較單元輸出的最大累積狀態(tài)度量節(jié)點(diǎn)及ACS單元輸出的幸存路徑進(jìn)行處理得到譯碼數(shù)據(jù)；并將所述譯碼數(shù)據(jù)送入由解復(fù)用模塊選擇的相應(yīng)序列信號(hào)輸出信道。
全文摘要
一種多信道維特比譯碼裝置及方法,其裝置包括:維特比(viterbi)譯碼模塊,分別連接于維特比譯碼模塊輸入、輸出端的復(fù)用模塊和解復(fù)用模塊,接于復(fù)用模塊輸入端的若干序列信號(hào)輸入信道,接于解復(fù)用模塊輸出端的若干序列信號(hào)輸出信道。其采用復(fù)用和解復(fù)用方式,使同步信道、尋呼信道、快速尋呼信道及業(yè)務(wù)信道等多個(gè)信道共享一個(gè)維特比譯碼模塊資源,大大節(jié)省了硅面積;其中的分支度量單元、ACS單元、累積狀態(tài)度量存儲(chǔ)單元及累積狀態(tài)度量比較單元的改進(jìn),簡(jiǎn)化了控制邏輯,降低了能耗,縮短了多路序列信號(hào)的處理時(shí)間。
文檔編號(hào)H03M13/00GK1329411SQ01107468
公開(kāi)日2002年1月2日 申請(qǐng)日期2001年1月18日 優(yōu)先權(quán)日2001年1月18日
發(fā)明者楊文利 申請(qǐng)人:深圳市中興集成電路設(shè)計(jì)有限責(zé)任公司