專利名稱：低電壓差動輸入的模擬至數(shù)字轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模擬至數(shù)字轉(zhuǎn)換器(ADC)，特別涉及具有低電壓差動輸入的模擬至數(shù)字轉(zhuǎn)換器。
圖1顯示一般閃速式(flash)模擬至數(shù)字轉(zhuǎn)換器ADC的整體結(jié)構(gòu)。該ADC110包含輸入級電路111、比較級電路112、以及解碼電路113。比較級電路112具有多個比較單元1121，且每個比較單元1121用來比較輸入級電路111的各個輸入單元100的兩個輸出端Vo1、Vo2的電壓；當(dāng)Vo1大于Vo2時輸出1，而當(dāng)Vo1小于Vo2時輸出0。解碼電路113則用來將比較級電路112的比較單元1121所輸出的信號轉(zhuǎn)換成二進(jìn)位數(shù)字信號。
圖2(A)顯示美國第5,175,550號專利所揭示的用于圖1的ADC轉(zhuǎn)換器的輸入級電路。該輸入級電路111包括多組相連的輸入單元100，每個輸入單元100包括一差動放大器101、連接于該差動放大器101的兩輸出端的負(fù)載阻抗102、以及連接于各輸入單元100的兩輸出端的均值阻抗網(wǎng)絡(luò)103。利用該均值阻抗網(wǎng)絡(luò)103可均等各元件之間的特性差異。差動放大器101的一端Vin1連接于模擬輸入信號，而另一端Vin2連接于由電阻網(wǎng)絡(luò)103所提供的參考電壓的分壓值，如圖1所示。該電阻網(wǎng)絡(luò)103是由阻值相同的電阻所構(gòu)成，且兩端連接于參考電壓Vref_L與Vref_H。當(dāng)Vin1的電壓高于Vin2的電壓時，該差動放大器101的第一輸出端Vo1輸出高電位，而第二輸出端Vo2輸出低電位，以提供差動信號至比較單元1121。
圖2(B)顯示美國第5,835,048號專利所揭示的另一種輸入單元的電路圖。該輸入單元100＇的結(jié)構(gòu)與圖2(A)所示的輸入單元100大致相同，其不同點為將輸入單元100的無源元件的阻抗負(fù)載102由有源元件的電流源102＇所取代。
但是，如圖3所示，對于圖2(A)的第一種輸入單元而言，當(dāng)工作電壓為+3.3V時，由于其負(fù)載102為無源元件，前置差動放大器的輸出電壓會接近工作電壓+3.3V。當(dāng)后級為有源元件且工作電壓為+3.3V時，該電壓輸出值會超過一般有源元件的操作電壓范圍；故連接于該輸入級電路111的下一級電路，例如折疊式(folding)或內(nèi)插式(interpolation)比較單元，被限制為無源元件負(fù)載，使其下一級的設(shè)計受到限制，例如增益受到限制。
而對于圖2(B)的第二種輸入單元而言，雖然前置差動放大器的共態(tài)輸出電壓可經(jīng)由電流源負(fù)載而調(diào)低，但其因電流源由晶體管構(gòu)成，其臨界電壓VTH(約1V)將限制模擬輸入信號的電壓范圍，且無法在較低的工作電壓環(huán)境下操作(例如2.5V)。同時，由于其電容值較高限制其反應(yīng)速度，而且在以電流源取代負(fù)載電阻，設(shè)計復(fù)雜且占用芯片面積。
有鑒于上述問題，本發(fā)明的目的是提供一種低電壓差動輸入的模擬至數(shù)字轉(zhuǎn)換器，該轉(zhuǎn)換器可操作在較低的工作電壓。
本發(fā)明的另一目的是提出一種低電壓差動輸入的模擬至數(shù)字轉(zhuǎn)換器，該轉(zhuǎn)換器可操作于較高頻率，且可在輸入級單元之后連接有源元件的后級處理單元。
根據(jù)本發(fā)明的低電壓差動輸入的模擬至數(shù)字轉(zhuǎn)換器，該轉(zhuǎn)換器包含產(chǎn)生前級輸出信號的多個差動輸入單元的輸入級單元、接收輸入級單元的前級輸出信號的后級處理單元、以及接收后級處理單元的后級輸出信號的解碼輸出單元，每個差動輸入單元包含第一與第二差動放大器、一偏壓阻抗以及均值阻抗網(wǎng)絡(luò)。
第一差動放大器具有兩個源極相連接的晶體管，該晶體管的漏極分別連接在第一與第二輸出端，且柵極分別連接在第一輸入信號與一參考電壓網(wǎng)絡(luò)的其中一分壓點，而源極經(jīng)由電流源接至低工作電壓；而第二差動放大器，具有兩個源極相連接的晶體管，該晶體管的漏極分別連接在第一與第二輸出端，且柵極分別連接在第二輸入信號與參考電壓網(wǎng)絡(luò)的其中一分壓點，而源極經(jīng)由電流源接至低工作電壓。
偏壓阻抗的一端連接在高工作電壓，而另一端分別經(jīng)由負(fù)載阻抗接在第一與第二輸出端，以調(diào)整第一與第二輸出端的輸出電壓偏移值(offset)；而阻抗網(wǎng)絡(luò)包含連接第二輸出端與相鄰的差動輸入單元的第一輸出端的阻抗，以及連接偏壓阻抗另一端與相鄰的差動輸入單元的偏壓阻抗另一端的阻抗。
圖1為公知閃速式模擬至數(shù)字轉(zhuǎn)換器的整體結(jié)構(gòu)。
圖2(A)為使用在圖1的轉(zhuǎn)換器的公知輸入級電路。
圖2(B)為使用在圖1的轉(zhuǎn)換器的另一種公知輸入級電路。
圖3顯示圖2(A)的轉(zhuǎn)換器的輸入級電路的輸出電壓范圍。
圖4為本發(fā)明閃速式模擬至數(shù)字轉(zhuǎn)換器的整體結(jié)構(gòu)。
圖5為使用于圖4的轉(zhuǎn)換器的輸入級電路。
圖6為本發(fā)明使用偏壓阻抗后，輸入級電路的輸出電壓范圍。
以下參考


本發(fā)明低電壓差動輸入的模擬至數(shù)字轉(zhuǎn)換器的實施例。
圖4顯示本發(fā)明低電壓差動輸入的模擬至數(shù)字轉(zhuǎn)換器(以下簡稱ADC轉(zhuǎn)換器)的實施例的結(jié)構(gòu)圖。該ADC轉(zhuǎn)換器1包含輸入級單元10、后級處理單元20、比較單元30以及解碼輸出單元40。比較單元30以及解碼輸出單元40與公知技術(shù)相同，不再詳細(xì)說明。而后級處理單元20為本領(lǐng)域技術(shù)人員常用的處理單元，例如折疊式(folding)或內(nèi)插式(interpolation)，故不詳細(xì)說明。以下僅詳細(xì)說明本發(fā)明的輸入級單元10。
圖5顯示本發(fā)明輸入級單元10的每個輸入單元50的電路圖。輸入級單元10是由多個輸入單元50以及一參考電壓阻抗網(wǎng)絡(luò)60(參考圖4)所組成。如圖5所示，輸入單元50包含兩個前置差動放大器51、52、一偏壓阻抗R1、負(fù)載阻抗R2、R3、以及均值阻抗網(wǎng)絡(luò)R4、R4＇、R5、R5＇。每個前置差動放大器51、52的源極還分別連接一定電流源53、54，以提供前置差動放大器51、52操作環(huán)境。每個輸入單元50的前置差動放大器51、52的兩個輸出(漏極)分別連接在第一輸出端Vo1與第二輸出端Vo2。該輸出端Vo1、Vo2分別經(jīng)由負(fù)載阻抗R2、R3連接于偏壓阻抗R1，而該偏壓阻抗R1的另一端則連接于工作電壓Vdd。相鄰的輸入單元50利用均值阻抗網(wǎng)絡(luò)R4、R4＇、R5、R5＇來改善各個輸入單元50的元件特性差異。雖然每個輸入單元50具有四個均值阻抗R4、R4＇、R5、R5＇，但R4與R5可分別與相鄰的輸入單元50的R4＇與R5＇相結(jié)合，而形成單一阻抗。
每個輸入單元50的第一前置差動放大器51的第一輸入端(晶體管的柵極)AP連接模擬正輸入電壓VAP，且該晶體管的漏極連接于第二輸出端Vo2；而第二輸入端(晶體管的柵極)連接于參考電壓阻抗網(wǎng)絡(luò)60的其中一分壓點，且該晶體管的漏極連接于第一輸出端Vo1。另外，每個輸入單元50的第二前置差動放大器52的第一輸入端(晶體管的柵極)AN連接于模擬負(fù)輸入電壓VAN，且該晶體管的漏極連接于第二輸出端Vo2；而第二端(晶體管的柵極)連接于參考電壓阻抗網(wǎng)絡(luò)60的其中一分壓點，且該晶體管的漏極連接于第一輸出端Vo1。
再者，模擬正輸入電壓VAP與模擬負(fù)輸入電壓VAN一般是以輸入共態(tài)電壓(common mode voltage)為中心的電壓信號。而該輸入共態(tài)電壓為正參考電壓Vref_H與負(fù)參考電壓Vref_L的相加平均值，即(Vref_H+Vref_L)/2。例如，若正參考電壓Vref_H為2.4V且負(fù)參考電壓Vref_L為1.2V，則輸入共態(tài)電壓為1.8V；在此情形下若模擬正輸入電壓VAP為2.0V，則模擬負(fù)輸入電壓VAN為1.6V。
再參考圖4，若ADC轉(zhuǎn)換器1具有K個輸入單元50，則電壓阻抗網(wǎng)絡(luò)60可由K-1個等值電阻串接而構(gòu)成，且一端連接于負(fù)參考電壓Vref_L，另一端連接于正參考電壓Vref_H。因此該電壓阻抗網(wǎng)絡(luò)60從低電位端至高電位端共形成K個分壓點N1～NK。所以，第J個輸入單元50的第一前置差動放大器51的參考電壓連接于分壓點NJ，而第J個輸入單元50的第二前置差動放大器52的參考電壓連接于分壓點N(K-J+1)。例如，第10個輸入單元50的第一前置差動放大器51的參考電壓連接于分壓點N10，而第1個輸入單元50的第二前置差動放大器52的參考電壓連接于分壓點N(K-9)。
再參考圖5，說明本發(fā)明輸入單元50的動作原理。當(dāng)模擬輸入信號VAP與VAN輸入于每個輸入單元50的前置差動放大器51、52時，前置差動放大器51、52即根據(jù)不同的分壓點電壓在第一輸出端Vo1與第二輸出端Vo2輸出信號。此時，如圖6所示，由于偏壓阻抗R1的作用，第一輸出端Vo1與第二輸出端Vo2的共態(tài)電壓電平會向下調(diào)整，即第一輸出端Vo1與第二輸出端Vo2的輸出電壓限制在大約1.9V～2.6V之間，使得第一輸出端Vo1與第二輸出端Vo2的電壓電平不會超過次級的有源元件的操作電壓范圍。另外，由于本發(fā)明使用無源元件作為負(fù)載阻抗與偏壓阻抗，不會產(chǎn)生如有源元件的電流源的臨界電壓VTH，故操作電壓可以降低至2.5V，甚至更低的電壓值。
再者，由于本發(fā)明每個輸入單元50使用兩個前置差動放大器51、52，分別對模擬正輸入信號VAP與模擬負(fù)輸入信號VAN進(jìn)行差動放大，與僅使用一差動放大器的公知技術(shù)相比，可進(jìn)一步提高輸入級的解析度特性，同時減低噪音干擾。
本發(fā)明閃速式模擬至數(shù)字轉(zhuǎn)換器，因為使用兩組前置差動放大器來分別比較互補的模擬正負(fù)輸入信號，因此可提高對于輸入信號的解析度。而且，本發(fā)明閃速式模擬至數(shù)字轉(zhuǎn)換器，因為使用偏壓電阻來調(diào)整輸入級電路的輸出端的直流電平，因此可連接有源元件作為后級處理單元。再者，本發(fā)明閃速式模擬至數(shù)字轉(zhuǎn)換器，因為使用無源元件作為負(fù)載阻抗，可減少輸入電容，而提高反應(yīng)速度。
以上雖以較佳實施例說明本發(fā)明閃速式模擬至數(shù)字轉(zhuǎn)換器的結(jié)構(gòu)，但并不因此限制本發(fā)明的范圍，只要不脫離本發(fā)明的要旨，本領(lǐng)域的技術(shù)人員可進(jìn)行各種變形或變更。
權(quán)利要求
1.一種低電壓差動輸入的模擬至數(shù)字轉(zhuǎn)換器，包含產(chǎn)生前級輸出信號的多個差動輸入單元的輸入級單元、接收所述輸入級單元的前級輸出信號的后級處理單元、以及接收后級處理單元的后級輸出信號的解碼輸出單元，所述每個差動輸入單元包含一第一差動放大器，具有兩個源極相連接的晶體管，該晶體管的漏極分別連接在第一與第二輸出端，且柵極分別連接在第一輸入信號與一參考電壓網(wǎng)絡(luò)的其中一分壓點，而所述源極經(jīng)由電流源接至低工作電壓；一第二差動放大器，具有兩個源極相連接的晶體管，該晶體管的漏極分別連接在所述第一與第二輸出端，且柵極分別連接在第二輸入信號與所述參考電壓網(wǎng)絡(luò)的其中一分壓點，而所述源極經(jīng)由電流源接至低工作電壓；一偏壓阻抗，一端連接在高工作電壓，另一端分別經(jīng)由負(fù)載阻抗接于所述第一與第二輸出端，以調(diào)整所述第一與第二輸出端的輸出電壓偏移值；以及阻抗網(wǎng)絡(luò)，包含連接所述第二輸出端與相鄰的差動輸入單元的第一輸出端的阻抗，以及連接所述偏壓阻抗另一端與相鄰的差動輸入單元的偏壓阻抗另一端的阻抗。
2.如權(quán)利要求1所記載的低電壓差動輸入的模擬至數(shù)字轉(zhuǎn)換器，其中所述后級處理單元為無源式負(fù)載。
3.如權(quán)利要求1所記載的低電壓差動輸入的模擬至數(shù)字轉(zhuǎn)換器，其中所述后級處理單元為有源式負(fù)載。
4.如權(quán)利要求1所記載的低電壓差動輸入的模擬至數(shù)字轉(zhuǎn)換器，其中所述參考電壓網(wǎng)絡(luò)是由相同阻值的電阻串連而成。
全文摘要
低電壓差動輸入的模擬至數(shù)字轉(zhuǎn)換器,含的多個差動輸入單元的輸入級單元、接收前級輸出信號的后級處理單元、接收后級輸出信號的解碼輸出單元,每個差動輸入單元含第一差動放大器,有兩源極相連接的晶體管,其漏極分別連第一與第二輸出端,柵極分別連第一輸入信號與參考電壓網(wǎng)絡(luò),源極經(jīng)電流源接至低工作電壓;第二差動放大器,有兩個源極相連接的晶體管,其漏極分別連第一與第二輸出端,柵極分別連第二輸入信號與參考電壓網(wǎng)絡(luò),源極經(jīng)電流源接至低工作電壓。偏壓阻抗,一端連高工作電壓,另一端分別經(jīng)負(fù)載阻抗接第一與第二輸出端,阻抗網(wǎng)絡(luò)含連第二輸出端與相鄰的差動輸入單元的第一輸出端阻抗,及連接偏壓阻抗另一端與相鄰差動輸入單元的偏壓阻抗另一端的阻抗。
文檔編號H03M1/36GK1375936SQ01111280
公開日2002年10月23日 申請日期2001年3月15日 優(yōu)先權(quán)日2001年3月15日
發(fā)明者劉鴻志, 沈威辰 申請人:矽統(tǒng)科技股份有限公司