專利名稱：以神經(jīng)元電路為基本單元的電壓比較器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種以神經(jīng)元電路為基本單元的電壓比較器電路。
本發(fā)明的任務(wù)通過以下技術(shù)方案實(shí)現(xiàn)一種以神經(jīng)元電路為基本單元的電壓比較器，它包括一具有兩個(gè)輸入端和一個(gè)控制端的二選一電路，用于選擇比較器的兩輸入信號之一；一輸入電容，其一端接二選一電路的輸出，其用于完成比較器的兩個(gè)輸入信號的減法運(yùn)算；一反相器電路，其輸入接輸入電容的另一端，其用于對比較器的兩個(gè)輸入信號之差進(jìn)行放大；一電子開關(guān)，其開關(guān)兩端分別接反相器電路的輸入端、輸出端，其控制端接二選一電路的控制端，其用于在反相器電路的輸出輸入之間建立或切斷反饋回路。
所述二選一電路由兩個(gè)電子開關(guān)構(gòu)成，兩電子開關(guān)的一端分別為二選一電路的兩個(gè)輸入端之一，兩電子開關(guān)的另一端并接，作為二選一電路的輸出端。
所述電子開關(guān)由一個(gè)NMOS晶體管、一個(gè)PMOS晶體管和一個(gè)反相器構(gòu)成，兩晶體管的源極和漏極分別對接，分別作為電子開關(guān)的兩端，反相器接在兩晶體管的柵極之間，反相器的輸入端作為電子開關(guān)的控制端。
所述反相器電路由一個(gè)NMOS晶體管、一個(gè)PMOS晶體管構(gòu)成，兩晶體管的柵極并接，作為反相器電路的輸入端，兩晶體管的漏極并接，作為反相器電路的輸出端。
所述反相器電路的輸出至少串接一級放大器。
本發(fā)明比較器電路以神經(jīng)元電路為基本單元構(gòu)建，具有分辨率高、工作電壓范圍大、結(jié)構(gòu)簡單的優(yōu)點(diǎn)，由于結(jié)構(gòu)簡單，故調(diào)節(jié)方便。
請參閱

圖1的虛框部分。這是一個(gè)簡化了的神經(jīng)元電路，所謂神經(jīng)元是神經(jīng)網(wǎng)絡(luò)的基本處理單元，它一般是一個(gè)多輸入/單輸出的非線性器件[1]。本發(fā)明便是一種以神經(jīng)元電路為基本單元的比較器，它包括一個(gè)具有兩個(gè)輸入端和一個(gè)控制端的二選一電路Xmux1，它用于根據(jù)控制信號CTL選擇比較器的兩輸入信號Va、Vb之一；一個(gè)輸入電容Cin，其一端接二選一電路的輸出，它用于完成比較器的兩個(gè)輸入信號Va和Vb的減法運(yùn)算；一個(gè)反相器電路Inv2，其輸入接輸入電容Cin的另一端，它用于對比較器的兩個(gè)輸入信號Va、Vb之差進(jìn)行放大；一個(gè)電子開關(guān)Xsw1，其開關(guān)兩端分別接反相器電路Inv2的輸入端、輸出端，其控制端接二選一電路Xmux1的控制端，它用于在反相器電路的輸出輸入之間建立或切斷反饋回路。
此外，如圖1所示，在本發(fā)明的反相器電路的輸出端還串接了多級放大器，該放大器可為反相器電路。
該比較器有復(fù)位、比較兩個(gè)工作狀態(tài)，以CTL控制其工作狀態(tài)。在作比較前，首先置CTL為高電平，電路處于復(fù)位狀態(tài)，2節(jié)點(diǎn)電位是Vb，3節(jié)點(diǎn)處于跳變電位VT，這時(shí)，輸出無效數(shù)據(jù)。當(dāng)CTL變?yōu)榈碗娖綍r(shí)，2節(jié)點(diǎn)電位變?yōu)閂a，3節(jié)點(diǎn)變?yōu)閂T+ΔV＝VT+Va-Vb，輸出結(jié)果是他們的大小關(guān)系。該電路能完成Va與Vb的比較。工作原理如下所述。
復(fù)位狀態(tài)CTL輸入高電平，電子開關(guān)Xsw1閉合，二選一電路Xmux1選通Vb。這時(shí)，由于Xsw1閉合，節(jié)點(diǎn)3和4短接，形成反饋，在反饋電路的作用下，將3點(diǎn)電位置于反相器的跳變電位VT。2點(diǎn)電位則為Vb。
比較狀態(tài)CTL輸入低電平，開關(guān)Xsw1斷開，二選一電路Xmux1選通Va。這時(shí)，2點(diǎn)電位跳變成Va，變化量ΔV＝Va-Vb。因此，3點(diǎn)電位變?yōu)閂T+ΔV。當(dāng)ΔV＞0，經(jīng)過多級放大電路的放大，out輸出為1；當(dāng)ΔV＜0時(shí)，out輸出為0。
請參閱圖2。上述反相器電路是由一個(gè)NMOS管M1和PMOS管M2構(gòu)成的典型CMOS反相器，兩管的柵極并接，作為反相器電路的輸入端X，兩管的漏極并接，作為反相器電路的輸出端Y。
請參閱圖3。上述電子開關(guān)由一個(gè)NMOS管M1、一個(gè)PMOS管M2、一個(gè)反相器構(gòu)成，兩管的源極和漏極分別對接，分別作為電子開關(guān)的兩端X和Y，反相器接在兩管的柵極之間，反相器的輸入端作為電子開關(guān)的控制信號CTL。
請參閱圖4。上述二選一電路由兩個(gè)電子開關(guān)構(gòu)成，兩電子開關(guān)的一端分別為二選一電路的兩個(gè)輸入端X1和X2，兩電子開關(guān)的另一端并接，作為二選一電路的輸出端Y。其中每個(gè)電子開關(guān)的構(gòu)成和圖3一樣，由一個(gè)共用的反相器、NMOS管M1和PMOS管M2或M3和M4構(gòu)成。
圖1虛框中的電路是簡化了的神經(jīng)元電路，電路的兩個(gè)輸入根據(jù)電路的控制信號在不同的時(shí)刻輸入，并在比較狀態(tài)完成運(yùn)算。后三級反相器作放大用，其級數(shù)可根據(jù)實(shí)際需要改變。
本發(fā)明比較器對外有四個(gè)信號端腳，其中Va、Vb是兩個(gè)模擬輸入信號端，CTL是輸入控制信號端，out是比較輸出信號端。
本發(fā)明比較器的工作范圍可以達(dá)到0～VDD，這是因?yàn)檩斎胄盘栐谳斎腚娙菀淹瓿闪藘蓚€(gè)輸入信號的減法運(yùn)算，然后將減法的結(jié)果送到放大器中放大，避免了直接將要比較的兩個(gè)信號直接送到放大器的輸入，從而增加了電路的工作范圍。
由于四級反相器電路的放大系數(shù)很大，故這種比較器的分辨率很高，可達(dá)到2mv。
本發(fā)明比較器的頻率由電路復(fù)位時(shí)間和電路比較所需時(shí)間決定。所需時(shí)間越長，工作頻率越小。本發(fā)明比較器的工作頻率比較高，可以達(dá)到50MHZ以上。
參考文獻(xiàn)《広帶域DS-CDMA用ベ一スバンド處理部低消費(fèi)電力化技術(shù)》p53-74，壽國梁，1998
權(quán)利要求
1.一種以神經(jīng)元電路為基本單元的電壓比較器，其特征在于它包括一具有兩個(gè)輸入端和一個(gè)控制端的二選一電路，用于選擇比較器的兩輸入信號之一；一輸入電容，其一端接二選一電路的輸出，其用于完成比較器的兩個(gè)輸入信號的減法運(yùn)算；一反相器電路，其輸入接輸入電容的另一端，其用于對比較器的兩個(gè)輸入信號之差進(jìn)行放大；一電子開關(guān)，其開關(guān)兩端分別接反相器電路的輸入端、輸出端，其控制端接二選一電路的控制端，其用于在反相器電路的輸出輸入之間建立或切斷反饋回路。
2.如權(quán)利要求1所述的以神經(jīng)元電路為基本單元的電壓比較器，其特征在于所述二選一電路由兩個(gè)電子開關(guān)構(gòu)成，兩電子開關(guān)的一端分別為二選一電路的兩個(gè)輸入端之一，兩電子開關(guān)的另一端并接，作為二選一電路的輸出端。
3.如權(quán)利要求1或2所述的以神經(jīng)元電路為基本單元的電壓比較器，其特征在于所述電子開關(guān)由一個(gè)NMOS晶體管、一個(gè)PMOS晶體管和一個(gè)反相器構(gòu)成，兩晶體管的源極和漏極分別對接，分別作為電子開關(guān)的兩端，反相器接在兩晶體管的柵極之間，反相器的輸入端作為電子開關(guān)的控制端。
4.如權(quán)利要求1所述的以神經(jīng)元電路為基本單元的電壓比較器，其特征在于所述反相器電路由一個(gè)NMOS晶體管、一個(gè)PMOS晶體管構(gòu)成，兩晶體管的柵極并接，作為反相器電路的輸入端，兩晶體管的漏極并接，作為反相器電路的輸出端。
5.如權(quán)利要求1所述的以神經(jīng)元電路為基本單元的電壓比較器，其特征在于所述反相器電路的輸出至少串接一級放大器。
6.如權(quán)利要求5所述的以神經(jīng)元電路為基本單元的比較器，其特征在于所述放大器為反相器電路。
全文摘要
本發(fā)明公開了一種以神經(jīng)元電路為基本單元的電壓比較器電路，它包括一具有兩個(gè)輸入端和一個(gè)控制端的二選一電路，用于選擇比較器的兩輸入信號之一；一輸入電容，其一端接二選一電路的輸出，其用于完成比較器的兩個(gè)輸入信號的減法運(yùn)算；一反相器電路，其輸入接輸入電容的另一端，其用于對比較器的兩個(gè)輸入信號之差進(jìn)行放大；一電子開關(guān)，其開關(guān)兩端分別接反相器電路的輸入端、輸出端，其控制端接二選一電路的控制端，其用于在反相器電路的輸出輸入之間建立或切斷反饋回路。該電路具有分辨率高、工作電壓范圍大、結(jié)構(gòu)簡單、調(diào)節(jié)方便等優(yōu)點(diǎn)。
文檔編號H03K19/00GK1428934SQ01144900
公開日2003年7月9日 申請日期2001年12月28日 優(yōu)先權(quán)日2001年12月28日
發(fā)明者曠章曲, 吳南健, 陳杰, 壽國梁, 楊軍 申請人:北京六合萬通微電子技術(shù)有限公司