專利名稱：基于pgz演算法的多模式李得－所羅門解碼器及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種李得-所羅門解碼器；尤其是一種基于PGZ演算法(Peterson-Gorenstein-Zierler Algorithm)的多模式李得-所羅門解碼器及其方法。
在各種RS解碼演算法中，PGZ演算法對于實(shí)現(xiàn)t≤3的RS解碼器提供了最簡單的方法。這在如處理器與存儲器間的錯(cuò)誤控制碼(Error ControlCode，ECG)之類需要較小錯(cuò)誤更正能力的系統(tǒng)是一種低成本的做法。不像疊代的RS解碼演算法，如Berlekamp-Massey演算法，傳統(tǒng)PGZ演算法的主要缺點(diǎn)是僅能運(yùn)作于單一更正能力。換言之，解t＝3的PGZ解碼電路不能正確執(zhí)行t＝1，2的更正，所以t≤3的PGZ解碼電路將需要置放三份不同的硬件電路來分別計(jì)算t＝1，t＝2以及t＝3的更正，就如圖2所示的電路方塊圖。
顯然地，在電路中放置三份重復(fù)的硬件電路對于晶片面積與成本是一種制造上的負(fù)擔(dān)。由于以傳統(tǒng)PGZ演算法的技術(shù)來制作李得-所羅門解碼器，需要針對每個(gè)不同的錯(cuò)誤更正能力(錯(cuò)誤更正能力的數(shù)目t＝0，1，2，3...等)來個(gè)別設(shè)計(jì)硬件架構(gòu)，一旦錯(cuò)誤碼的數(shù)目增加時(shí)，所需要的晶片面積也相對的成級數(shù)增加，因此這無形中增加了制作時(shí)的成本，同時(shí)也使其硬件的使用效率降低。此外，在李得-所羅門解碼器的架構(gòu)當(dāng)中，很清楚地有限場反相器(Finite Field Inversion，F(xiàn)FI)在整個(gè)電路當(dāng)中占據(jù)了很大的面積且需要花費(fèi)很長的運(yùn)算時(shí)間，且隨著錯(cuò)誤更正能力的增加，整體電路的設(shè)計(jì)會變得非常復(fù)雜，且所需要有限場加法器(Finite Field Adder，F(xiàn)FA)以及有限場乘法器(Finite Field Multiplier，F(xiàn)FM)更是隨著級數(shù)成長。
本發(fā)明的主要目的在于提供一種基于PGZ演算法而因應(yīng)錯(cuò)誤狀況以解決各種更正能力的多模式李得-所羅門解碼器。
本發(fā)明的次一目的在于提供一種在VLSI架構(gòu)中為低成本且使用較少面積資源的多模式PGZ解碼電路以實(shí)施李得-所羅門解碼器而解決各種錯(cuò)誤更正的問題。
本發(fā)明的再一目的在于提供一種改良基于PGZ演算法實(shí)施李得-所羅門解碼器，將錯(cuò)誤更正能力t＝3的硬件電路加以修改，以達(dá)到利用同一份硬件電路可以解決各種錯(cuò)誤的更正能力t＝0，1，2，3。
有鑒于習(xí)知技術(shù)以PGZ演算法為基礎(chǔ)實(shí)施李得-所羅門解碼器，在VLSI架構(gòu)中利用重復(fù)的硬件電路來達(dá)到各種錯(cuò)誤的更正能力(t≤3)，而造成制程上較大面積的占用及硬件資源使用效率的降低，且演算法的實(shí)施(Implement)包含有限場反相器的運(yùn)算使整體電路計(jì)算復(fù)雜度增加且影響運(yùn)算的速度，因此本發(fā)明利用演算法的推導(dǎo)，使得實(shí)施李得-所羅門解碼器，在解關(guān)鍵方程式(Key Equation)運(yùn)算時(shí)無須有限場反相器的運(yùn)算，以達(dá)到降低使用面積的資源及提升運(yùn)算效能，此外，本發(fā)明改良基于PGZ演算法實(shí)施李得-所羅門解碼器具有錯(cuò)誤更正能力t＝3的硬件電路，使其具有多模式PGZ解碼電路可以處理t＝0，1，2，3個(gè)錯(cuò)誤更正，為本發(fā)明諸多重要的特征之一。
在本發(fā)明之一種實(shí)施例中，李得-所羅門解碼程序包含計(jì)算接收資料的表征(Syndrome)；解算關(guān)鍵方程式；以及評估錯(cuò)誤位置與錯(cuò)誤評價(jià)，其中解算關(guān)鍵方程式的程序是以簡化的PGZ演算法為基礎(chǔ)，并進(jìn)一步推導(dǎo)出解算過程無須FFI的運(yùn)算，以大幅減少計(jì)算的復(fù)雜度并降低硬件架構(gòu)所占用的面積資源，而且經(jīng)由一多模解碼方法以獲得錯(cuò)誤數(shù)目而提出可以處理t＝0，1，2，3個(gè)錯(cuò)誤更正的多模式PGZ解碼架構(gòu)。
具體而言，本發(fā)明的一種基于PGZ演算法的多模式李得-所羅門解碼方法，以簡化的PGZ演算法為基礎(chǔ)，在計(jì)算接收資料的一表征多項(xiàng)式S(x)后，由前述表征多項(xiàng)式S(x)計(jì)算出一錯(cuò)誤位置多項(xiàng)式σ(x)及一錯(cuò)誤評價(jià)值多項(xiàng)式ω(x)，再得到一錯(cuò)誤樣型e(x)，以進(jìn)行接收資料的不超過t個(gè)錯(cuò)誤的更正，其中t為正整數(shù)，該李得-所羅門解碼方法包含從該表征多項(xiàng)式S(x)定義一表征矩陣Stxt與一表征向量Stx10，以解算Stxtσtx1＝Stx1，以及解算表征矩陣Stx1的行列式值A(chǔ)t，用以定義一新的錯(cuò)誤位置多項(xiàng)式Φ(X)及一新的錯(cuò)誤評價(jià)多項(xiàng)式Ω(X)，分別為Φ(X)＝Atσ(x)，Ω(X)＝Atω(x)，使可直接以加法運(yùn)算以及乘法運(yùn)算來解算出錯(cuò)誤位置與錯(cuò)誤評價(jià)值，而無須除法運(yùn)算。
在本發(fā)明的另一實(shí)施例中，李得-所羅門解碼器包含表征計(jì)算器，以計(jì)算接收資料的表征(Syndrome)；關(guān)鍵方程式解算器，接收表征計(jì)算器輸出的表征方程式；以及錯(cuò)誤位置與錯(cuò)誤評價(jià)評估器，接收關(guān)鍵方程式解算器輸出的錯(cuò)誤位置方程式與錯(cuò)誤評價(jià)方程式，以獲得錯(cuò)誤位置與錯(cuò)誤評價(jià)；其中關(guān)鍵方程式解算器以簡化的PGZ解碼器為基礎(chǔ)，且PGZ解碼架構(gòu)由FFA與FFM組成而無須FFI，PGZ解碼器包含一多模解碼控制器，以獲得錯(cuò)誤數(shù)目使PGZ解碼架構(gòu)可以處理t＝0，1，2，3個(gè)錯(cuò)誤更正，遂以一多模式PGZ解碼器實(shí)施關(guān)鍵方程式解算器。
具體而言，上述一種基于PGZ演算法的多模式李得-所羅門解碼器，用以進(jìn)行接收資料的不超過t個(gè)錯(cuò)誤的更正，其中t為正整教，該多模式李得-所羅門解碼器包含一表征計(jì)算器，以計(jì)算接收資料的一表征多項(xiàng)式S(x)；一關(guān)鍵方程式解算器，具有一多模式解碼控制器，耦接于該表征計(jì)算器，用以由前述表征多項(xiàng)式S(x)解算出一錯(cuò)誤位置多項(xiàng)式σ(x)及一錯(cuò)誤評價(jià)值多項(xiàng)式ω(x)；以及一評估器，耦接于該關(guān)鍵方程式解算器，由該錯(cuò)誤位置多項(xiàng)式σ(x)及該錯(cuò)誤評價(jià)值多項(xiàng)式ω(x)得到一錯(cuò)誤樣型；其中前述關(guān)鍵方程式解算器以PGZ解碼器為基礎(chǔ)，且該P(yáng)GZ解碼器的RTL架構(gòu)包含F(xiàn)FA與FFM而無須FFI；該多模解碼控制器由表征多項(xiàng)式S(x)定義一表征矩陣Stxt，并通過該表征矩陣Stxt的行列式值A(chǔ)t判斷獲得該錯(cuò)誤數(shù)目t，以相應(yīng)致能一相關(guān)解碼電路的運(yùn)作，使該多模式李得-所羅門解碼器可以處理多模式的錯(cuò)誤更正。
根據(jù)本發(fā)明所實(shí)施的多模式李得-所羅門解碼器及其方法，其有益效果是明顯的，本發(fā)明基于簡化的PGZ演算法解算關(guān)鍵方程式，其中關(guān)鍵方程式解算器為一多模式PGZ解碼器，包含F(xiàn)FA與FFM，甚至可以無須FFI，且該多模PGZ解碼器包含一多模解碼控制器，通過行列式At值判斷獲得錯(cuò)誤數(shù)目，使其PGZ解碼架構(gòu)可以處理t＝0，1，2，3個(gè)錯(cuò)誤更正，使本發(fā)明多模式李得-所羅門解碼器在VLSI架構(gòu)中為低成本且使用較少面積資源，而簡化的PGZ演算法亦大幅降低計(jì)算復(fù)雜度，使關(guān)鍵方程式解算器的運(yùn)算速度提升。
本發(fā)明基于PGZ演算法的多模式李得-所羅門解碼器及其方法以及其諸多優(yōu)點(diǎn)與特征將從下述詳細(xì)說明及所附圖式中得到進(jìn)一步的了解。
圖2為傳統(tǒng)PGZ解碼架構(gòu)和利用重復(fù)的硬件電路來達(dá)到各種錯(cuò)誤更正的電路方塊圖；圖3為本發(fā)明多模式PGZ解碼架構(gòu)利用同一份硬件電路解決各種錯(cuò)誤更正的電路方塊圖；圖4為t＝1 PGZ解碼架構(gòu)的RTL硬件架構(gòu)圖；圖5為t＝2 PGZ解碼架構(gòu)的RTL硬件架構(gòu)圖；圖6為本發(fā)明簡化t＝3 PGZ演算法的RTL硬件架構(gòu)圖；圖7為本發(fā)明簡化t＝3 PGZ演算法無須FFI運(yùn)算的RTL硬件架構(gòu)圖；圖8為本發(fā)明多模解碼流程圖；圖9為本發(fā)明多模式PGZ解碼架構(gòu)的RTL硬件架構(gòu)圖。
首先請參考

圖1，顯示李得-所羅門解碼程序的流程圖；一李得-所羅門解碼程序主要包含以下程序計(jì)算接收多項(xiàng)式r(x)的表征(Syndrome)，以獲得表征多項(xiàng)式(Syndrome polynomial)S(x)；根據(jù)表征多項(xiàng)式S(x)，解算出關(guān)鍵方程式(Key equation)的錯(cuò)誤位置多項(xiàng)式(Error locationpolynomial)σ(x)及錯(cuò)誤評價(jià)值多項(xiàng)式(Error value polynomial)ω(x)；根據(jù)錯(cuò)誤位置多項(xiàng)式σ(x)與錯(cuò)誤評價(jià)值多項(xiàng)式ω(x)，評估錯(cuò)誤位置與錯(cuò)誤評價(jià)值；以及根據(jù)評估的錯(cuò)誤位置與錯(cuò)誤評價(jià)值，更正接收資料的錯(cuò)誤得到傳送碼字元的多項(xiàng)式c(x)。
上述程序中，傳送碼字元的多項(xiàng)式c(x)與接收多項(xiàng)式r(x)可由以下的式(1)來表示r(x)＝c(x)+e(x)(1)其中，e(x)表示錯(cuò)誤樣型(Error pattern)。從接收多項(xiàng)式r(x)的αi所獲得的表征值Si可表示為式(2)Si=r(αi)=Σj=0n=1ri(αi)j,1≤i≤2t---(2)]]>所以，表征多項(xiàng)式S(x)定義為S(x)=Σi=02i-1Si-1xi---(3)]]>解算出關(guān)鍵方程式的PGZ演算法包含解算了Newton Identity的步驟 表征值Si用來解出式(4)中的σ值，而錯(cuò)誤位置多項(xiàng)式σ(x)定義為σ(x)＝σ0+σ1x+...+σt-1xt-1+x1(5)而所解的關(guān)鍵方程式為式(6)所示σ(x)S(x)＝-ω(x)+μ·x2t， (6)其中，錯(cuò)誤評價(jià)多項(xiàng)式ω(x)定義為ω(x)＝ω0+ω1x+...+ωt-1xt-1(7)當(dāng)t＝1時(shí)根據(jù)PGZ演算法從式(4)中獲得 [σ0]＝[-S1]與σ0=S1S2---(8)]]>所以，計(jì)算的錯(cuò)誤位置為σ(x)＝σ0+x因此，可以解算t＝1的關(guān)鍵方程式σ(x)S(x)＝-ω(x)+μ·x2ω(x)＝-(σ0+x)(S1+S2x)modx2其中，錯(cuò)誤評價(jià)多項(xiàng)式為ω(x)＝ω0且ω0＝σ0S1(9)對于t＝1時(shí)，上述PGZ演算法解算出式(8)與(9)的RTL(RegisterTransistor Level)的硬件架構(gòu)如圖4所示，將包含F(xiàn)FA×1；FFM×2；FFI×1當(dāng)t＝2時(shí)根據(jù)PGZ演算法從式(4)中獲得S2S3S3S4σ1σ0=-S1-S2]]>⇒σ0=S1S3+(S2)2S2S4+(S3)2,σ1=S2S3+S1S4S2S4+(S3)2---(10)]]>解算t＝2的關(guān)鍵方程式，其錯(cuò)誤評價(jià)多項(xiàng)式為ω(x)＝ω0+ω1x且ω0＝σ0S1，ω1＝σ0S2+σ1S1(11)對于t＝2時(shí)，上述PGZ演算法解算出式(10)與(11)的RTL硬件架構(gòu)如圖5所示，將包含F(xiàn)FA×4；FFM×11；FFI×1當(dāng)t＝3時(shí)根據(jù)PGZ演算法從式(4)中獲得S2S3S4S3S4S5S4S5S6σ2σ1σ0=-S1-S2-S3]]> 解算t＝3的關(guān)鍵方程式，其錯(cuò)誤評價(jià)多項(xiàng)式為ω(x)＝ω0+ω1x+ω2x2且ω0＝σ0S1，ω1＝σ0S2+σ1S1，ω2＝σ0S3+σ1S2+σ2S1(13)對于t＝3時(shí)，上述PGZ演算法解算出式(12)與(13)的RTL硬件架構(gòu)，將包含F(xiàn)FA×19；FFM×49；FFI×1因此，以傳統(tǒng)PGZ演算法為基礎(chǔ)實(shí)施李得-所羅門解碼器，在VLSI架構(gòu)中造成制程上較大面積的占用及硬件資源使用效率的降低，且演算法的實(shí)施包含F(xiàn)FI的運(yùn)算使整體電路計(jì)算復(fù)雜度增加且影響運(yùn)算的速度，本發(fā)明進(jìn)一步簡化演算法的推導(dǎo)，使得實(shí)施李得-所羅門解碼器可減少計(jì)算復(fù)雜度，并在解關(guān)鍵方程式運(yùn)算時(shí)無須FFI的運(yùn)算，以達(dá)到降低使用面積的資源及提升運(yùn)算效能。
本發(fā)明李得-所羅門解碼程序，進(jìn)一步簡化t＝3 PGZ演算法的式(12)，在σ0，σ1，σ2的分母中，兩項(xiàng)S3S4S5可從FFA中取消；同樣地，在σ0的分子有兩項(xiàng)S2S3S4亦可從FFA中取消。此外，式(12)σ0，σ1，σ2的相乘項(xiàng)S2S2S5，S2S3S5，S2S4S5，S2S5S5中，共同項(xiàng)S2S5皆出現(xiàn)在前述各項(xiàng)中，所以本發(fā)明的解算程序中先算出項(xiàng)S2S5的值可有效降低計(jì)算的復(fù)雜度；同樣地，其他共同項(xiàng)S2S6，S4S4，S3S3，S1S5，及S1S6，皆可先被算出來。如此，相對于上述t＝3時(shí)，PGZ演算法解算出式(12)與式(13)的RTL硬件架構(gòu)，本發(fā)明簡化t＝3 PGZ演算法的RTL硬件架構(gòu)如圖6所示，可減少到包含F(xiàn)FA×12；FFM×27；FFI×1再者，PGZ演算法的解算過程中包含F(xiàn)FI的運(yùn)算，不但會使硬件架構(gòu)的計(jì)算速度降低，而且也占用了許多的硬件面積資源，因此，本發(fā)明再一步簡化了PGZ演算法使其解算過程中無須包含F(xiàn)FI 106的運(yùn)算。
再次參考式(4)，并定義了表征矩陣Stxt、錯(cuò)誤位置向量σtx1與表征向量Stx1如下 ， 所以Newton Identity可表示為St-1σt-1＝St-1(14)另外，表征矩陣Stxt的行例式表示為At＝det(St-1) (15)將矩陣Stxt的行例式At乘上式(5)及式(7)，獲得新的錯(cuò)誤位置多項(xiàng)式Φ(X)及新的錯(cuò)誤評價(jià)多項(xiàng)式Ω(X)的表示式如下Φ(x)＝Atσ(x)＝Atσ0+Atσ1x+...+Atσt-1xt-1+Atx1Φ(x)＝Φ0+Φ1x+...+Φt-1xt-1+Φtx1(16)Ω(x)＝Atω(x)＝Atω0+Atω1x+...+Atωt-1xt-1Ω(x)＝Ω0+Ω1x+...+Ωt-1xt-1(17)
因此，當(dāng)t＝1時(shí)A1＝S2(18)Φ0＝A1σ0，Φ1＝A1.(19)Ω0＝A1σ0S1＝A1ω1(20)當(dāng)t＝2時(shí)A2＝S2S4+(S3)2(21)Φ0＝A2σ0，Φ1＝A2σ1，Φ2＝A2.(22)Ω0＝A2σ0S1＝A2ω0Ω1＝A2σ0S2+A2σ1S1＝A2ω1. (23)當(dāng)t＝3時(shí)A3＝S2S4S6+S3S4S5+S3S4S5+S4S4S4+S3S3S6+S2S5S5(24)Φ0＝A3σ0，Φ1＝A3σ1，Φ2＝A3σ2Φ3＝A3(25)Ω0＝A3σ0S1＝A3ω0，Ω1＝A3σ0S2+A3σ1S1＝A3ω1，Ω2＝A3σ0S3+A3σ1S2+A3σ2S1＝A3ω2(26)相較于t＝3時(shí)傳統(tǒng)PGZ演算法計(jì)算6值，本發(fā)明再一步簡化了PGZ演算法，對于t＝3計(jì)算Φ值已消除FFI的運(yùn)算。因此，本發(fā)明再一步簡化t＝3 PGZ演算法無須FFI運(yùn)算的RTL硬件架構(gòu)如圖7所示，可再一步減少到包含F(xiàn)FA×12；FFM×24；FFI×0然而，對于傳統(tǒng)PGZ架構(gòu)利用重復(fù)的硬件電路來達(dá)到各種錯(cuò)誤的更正能力(t≤3)，如圖2所示的電路方塊圖，本發(fā)明的目的之一是提出利用同一份硬件電路可以解決各種錯(cuò)誤的更正能力t＝0，1，2，3，如圖3所示的本發(fā)明電路方塊圖。
對于傳統(tǒng)PGZ演算法，解t＝3的PGZ解碼電路不能正確執(zhí)行t＝1，2的更正，是因錯(cuò)誤數(shù)目少于3時(shí)，會發(fā)生“除零”(divided-by-zero)的問題。因?yàn)閷τ趖＝3所要解算的方程式為S2S3S4S3S4S5S4S5S6σ2σ1σ0=-S1-S2-S3---(27)]]>倘若給錯(cuò)誤數(shù)目少于3時(shí)，則矩陣S3×3中的行列將會是線性相依(Linearly dependent)，即S2S3S4=αS3S4S5=βS4S5S6,]]>其中，α與β為常數(shù)。
因此，式(12)的分母項(xiàng)與3個(gè)分子項(xiàng)會為0，即S2S4S6+S4S4S4+S3S3S6+S2S5S5＝0S1S3S5+S1S4S4+S2S2S5+S3S3S3＝0S2S2S6+S1S4S5+S3S3S4+S2S4S4+S1S3S6+S2S3S5＝0S1S4S6+S2S4S5+S3S3S5+S1S5S5+S3S3S6+S3S4S4＝0 (28)同樣地，倘若錯(cuò)誤數(shù)目少于2時(shí)，式(10)的分母項(xiàng)與2個(gè)分子項(xiàng)會為0，即S2S4+S3S3＝0S1S3+S2S2＝0 (29)S1S4+S2S3＝0一旦計(jì)算σ值發(fā)生“除零”(divided-by-zero)的問題時(shí)，傳統(tǒng)PGZ演算法便無法正確執(zhí)行錯(cuò)誤的更正。所以為了克服此狀況，傳統(tǒng)PGZ架構(gòu)需要重復(fù)硬件電路，如圖2所示，并配合一檢查錯(cuò)誤狀態(tài)的狀態(tài)機(jī)(Statemachine)來達(dá)到各種錯(cuò)誤的更正能力。
本發(fā)明為了整合同一份硬件電路以解決各種錯(cuò)誤的更正，而從式(28)與式(29)中進(jìn)一步解析出重要信息，這些重要信息將可被檢測決定出錯(cuò)誤數(shù)目，即各種錯(cuò)誤數(shù)目發(fā)生時(shí)當(dāng)t＝0時(shí)，S2＝0當(dāng)t＝0，1時(shí)，S2S4+S3S3＝0當(dāng)t＝0，1，2時(shí)，S2S4S6+S4S4S4+S3S3S6+S2S5S5＝0而根據(jù)式(15)，得知A1＝S2A2＝S2S4+S3S3A3＝S2S4S6+S4S4S4+S3S3S6+S2S5S5所以，利用A1、A2、A3即可判斷出錯(cuò)誤教目，其PGZ演算法的多模解碼程序如圖8所示。
根據(jù)本發(fā)明圖7所示簡化t＝3 PGZ演算法無須FFI運(yùn)算的RTL硬件架構(gòu)，配合一控制器107來實(shí)施圖8所示的多模解碼程序以獲得錯(cuò)誤數(shù)目，而實(shí)施多模式PGZ解碼電路100，達(dá)到以同一份硬件電路的低成本架構(gòu)解決各種錯(cuò)誤的更正(t≤3)。圖9所示為本發(fā)明多模式PGZ解碼電路100的RTL硬件架構(gòu)，其中包含F(xiàn)FA×15；FFM×27；FFI×0根據(jù)本發(fā)明上述簡化PGZ演算法的推導(dǎo)基礎(chǔ)，在本發(fā)明之一種實(shí)施例中，李得-所羅門解碼程序主要包含以下程序計(jì)算接收資料的表征值；解算關(guān)鍵方程式；以及評估錯(cuò)誤位置與錯(cuò)誤評價(jià)，其中解算關(guān)鍵方程式的程序以簡化的PGZ演算法為基礎(chǔ)，對于t＝3的PGZ演算法先計(jì)算錯(cuò)誤位置多項(xiàng)式(12)σ(x)中的共同項(xiàng)，以減少使用FFA及FFM的數(shù)量，并進(jìn)一步推導(dǎo)出解算過程無須FFI的運(yùn)算，以大幅減少計(jì)算的復(fù)雜度并降低硬件架構(gòu)所占用的面積資源，而且經(jīng)由一多模解碼方法去利用行列式At以判斷獲得錯(cuò)誤數(shù)目而實(shí)施多模式李得一內(nèi)羅門解碼程序。
在本發(fā)明的另一實(shí)施例中，多模式李得-所羅門解碼器包含表征計(jì)算器101，以計(jì)算接收資料的表征(Syndrome)；關(guān)鍵方程式解算器102，接收表征計(jì)算器輸出的表征方程式；以及錯(cuò)誤位置與錯(cuò)誤評價(jià)評估器103，接收關(guān)鍵方程式解算器輸出的錯(cuò)誤位置方程式與錯(cuò)誤評價(jià)方程式，以獲得錯(cuò)誤位置與錯(cuò)誤評價(jià)；其中關(guān)鍵方程式解算器以簡化的PGZ解碼器為基礎(chǔ)，且PGZ解碼架構(gòu)包含F(xiàn)FA 104與FFM 105，而無須FFI 106，PGZ解碼器包含一多模解碼控制器107，通過行列式At值判斷獲得錯(cuò)誤數(shù)目，使PGZ解碼架構(gòu)可以處理t＝0，1，2，3個(gè)錯(cuò)誤更正，遂以一多模式PGZ解碼器100實(shí)施關(guān)鍵方程式解算器102。
以上所述實(shí)施例僅為說明本發(fā)明的技術(shù)思想及特點(diǎn)，其目的在使熟習(xí)此項(xiàng)技藝的人士能夠了解本發(fā)明的內(nèi)容并據(jù)以實(shí)施，當(dāng)不能以其限定本發(fā)明的專利范圍，即大凡依本發(fā)明所揭示的精神所作的均等變化或修飾，仍應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍內(nèi)。
權(quán)利要求
1.一種基于PGZ演算法的多模式李得-所羅門解碼方法，其特征是以簡化的PGZ演算法為基礎(chǔ)，在計(jì)算接收資料的一表征多項(xiàng)式S(x)后，由前述表征多項(xiàng)式S(x)計(jì)算出一錯(cuò)誤位置多項(xiàng)式σ(x)及一錯(cuò)誤評價(jià)值多項(xiàng)式ω(x)，再得到一錯(cuò)誤樣型e(x)，以進(jìn)行接收資料的不超過t個(gè)錯(cuò)誤的更正，其中t為正整數(shù)，該李得-所羅門解碼方法包含從該表征多項(xiàng)式S(x)定義一表征矩陣Stxt與一表征向量Stx1，以解算Stxtσtx1＝Stx1，以及解算表征矩陣Stx1的行列式值A(chǔ)t，用以定義一新的錯(cuò)誤位置多項(xiàng)式Φ(X)及一新的錯(cuò)誤評價(jià)多項(xiàng)式Ω(X)，分別為Φ(X)＝Atσ(x)，Ω(X)＝Atω(x)，使可直接以加法運(yùn)算以及乘法運(yùn)算來解算出錯(cuò)誤位置與錯(cuò)誤評價(jià)值，而無須除法運(yùn)算。
2.如權(quán)利要求1所述的基于PGZ演算法的多模式李得-所羅門解碼方法，其特征是前述解算Stxtσtx1＝Stx1的步驟，更包含通過解算表征矩陣Stx1是否線性相依，以判斷錯(cuò)誤數(shù)目t。
3.如權(quán)利要求2所述的基于PGZ演算法的多模式李得-所羅門解碼方法，其特征是前述解算表征矩陣Stxt是否線性相依的程序，更包含解算表征矩陣Stxt的行列式值A(chǔ)t，若A1≠0，則t＝1；若A2≠0，則t＝2；若A3≠0，則t＝3。
4.一種基于PGZ演算法的多模式李得-所羅門解碼器，用以進(jìn)行接收資料的不超過t個(gè)錯(cuò)誤的更正，其中t為正整教，其特征是該多模式李得-所羅門解碼器包含一表征計(jì)算器，計(jì)算接收資料的一表征多項(xiàng)式S(x)；一關(guān)鍵方程式解算器，具有一多模式解碼控制器，耦接于該表征計(jì)算器，由前述表征多項(xiàng)式S(x)解算出一錯(cuò)誤位置多項(xiàng)式σ(x)及一錯(cuò)誤評價(jià)值多項(xiàng)式ω(x)；以及一評估器，耦接于該關(guān)鍵方程式解算器，由該錯(cuò)誤位置多項(xiàng)式σ(x)及該錯(cuò)誤評價(jià)值多項(xiàng)式ω(x)得到一錯(cuò)誤樣型；其中前述關(guān)鍵方程式解算器以PGZ解碼器為基礎(chǔ)，且該P(yáng)GZ解碼器的RTL架構(gòu)包含F(xiàn)FA與FFM而無須FFI；該多模解碼控制器由表征多項(xiàng)式S(x)定義一表征矩陣Stxt，并通過該表征矩陣Stxt的行列式值A(chǔ)t判斷獲得該錯(cuò)誤數(shù)目t，以相應(yīng)致能一相關(guān)解碼電路的運(yùn)作，使該多模式李得-所羅門解碼器可以處理多模式的錯(cuò)誤更正。
5.如權(quán)利要求4所述的基于PGZ演算法的多模式李得-所羅門解碼器，其特征是該多模式李得-所羅門解碼器可處理多模式t＝1、2或3個(gè)錯(cuò)誤更正。
6.如權(quán)利要求4所述的基于PGZ演算法的多模式李得-所羅門解碼器，其特征是前述多模解碼控制器接收前述表征矩陣Stxt的行列式值A(chǔ)1、A2、A3，并判斷錯(cuò)誤數(shù)目t為1、2或3，以相應(yīng)致能該相關(guān)解碼電路的運(yùn)作。
7.如權(quán)利要求6所述的基于PGZ演算法的多模式李得-所羅門解碼器，其特征是前述多模式PGZ解碼器根據(jù)前述多模解碼控制器輸出的錯(cuò)誤數(shù)目t，分別解算出多項(xiàng)式t為1、2或3時(shí)的錯(cuò)誤位置及錯(cuò)誤評價(jià)值。
8.一種基于PGZ演算法的多模式李得-所羅門解碼器，用以進(jìn)行接收資料的不超過t個(gè)錯(cuò)誤的更正，其中t為正整數(shù)，其特征是該多模式李得-所羅門解碼器包含一表征計(jì)算器，計(jì)算接收資料的一表征多項(xiàng)式S(x)；一關(guān)鍵方程式解算器，具有一多模式解碼控制器，耦接于該表征計(jì)算器，由前述表征多項(xiàng)式S(x)解算出一錯(cuò)誤位置多項(xiàng)式σ(x)及一錯(cuò)誤評價(jià)值多項(xiàng)式ω(x)；以及一評估器，耦接于該關(guān)鍵方程式解算器，由該錯(cuò)誤位置多項(xiàng)式σ(x)及該錯(cuò)誤評價(jià)值多項(xiàng)式ω(x)得到一錯(cuò)誤樣型；其中前述關(guān)鍵方程式解算器以PGZ解碼器為基礎(chǔ)，且該P(yáng)GZ解碼器的解算無須除法運(yùn)算而提升其運(yùn)算效率；該多模解碼控制器由表征多項(xiàng)式S(x)定義一表征矩陣Stxt，并通過該表征矩陣Stxt的行列式值A(chǔ)t判斷獲得該錯(cuò)誤數(shù)目t，以相應(yīng)致能一相關(guān)解碼電路的運(yùn)作，使該多模式李得-所羅門解碼器可以處理多模式的錯(cuò)誤更正。
全文摘要
本發(fā)明提出一種基于PGZ演算法的多模式李得－所羅門解碼器及其方法,利用硬件及PGZ演算法的相互關(guān)系,使得同一份硬件架構(gòu)可以達(dá)到各種錯(cuò)誤的更正能力;其中該解碼程序包含:計(jì)算接收資料的表征、解算關(guān)鍵方程式、以及評估錯(cuò)誤位置與錯(cuò)誤評價(jià);該李得－所羅門解碼器包含:表征計(jì)算器、關(guān)鍵方程式解算器、以及錯(cuò)誤位置與錯(cuò)誤評價(jià)評估器;本發(fā)明PGZ解碼器的解算不須有限場反相器的運(yùn)算,不僅在硬件面積上得到大大的降低,且使得計(jì)算上的效能有很大的改善,本發(fā)明可應(yīng)用于處理器與存儲器之間的錯(cuò)誤控制碼及其他高速通訊系統(tǒng)中。
文檔編號H03M13/00GK1375938SQ0210594
公開日2002年10月23日 申請日期2002年4月9日 優(yōu)先權(quán)日2002年4月9日
發(fā)明者許槐益, 汪圣鋒, 吳安宇, 陳鶴文 申請人:威盛電子股份有限公司