專利名稱：時鐘產(chǎn)生電路和時鐘產(chǎn)生方法
技術領域：
本發(fā)明一般涉及一種時鐘產(chǎn)生電路，特別是涉及一種包含能縮短振蕩穩(wěn)定等待時間周期和降低功率消耗的電路的時鐘產(chǎn)生電路，以及一種時鐘產(chǎn)生方法。
復位使振蕩器中止工作。但是，當復位終止取消時，振蕩器常常需要在復位取消以后，有足夠的時間周期(初始化時間周期)進行操作。這種初始化時間周期，使振蕩器元件能提供逐漸增長的振蕩信號，增長至足以進行適當?shù)牟僮?。這個初始化時間周期通常由振蕩器本身的時鐘或?qū)Ｓ玫挠嫈?shù)器來保證。
但是，另一種保證適當?shù)某跏蓟瘯r間周期的常規(guī)方法，是使用外部電容器和電阻器提供RC時間常數(shù)。
常規(guī)的時鐘產(chǎn)生電路在日本專利申請公布8-204450(JP 8-204450 A)中有所揭示，將參考圖9和10來解釋。參考圖9，它是以參考符號900指示的常規(guī)時鐘產(chǎn)生電路的電路示意圖。

圖10是常規(guī)時鐘產(chǎn)生電路900電源接通時的操作時序圖。當裝置最初始加上電源或復位以后，電源即可接通。
參考圖9，常規(guī)時鐘產(chǎn)生電路900包括振蕩電路910，恒定電壓產(chǎn)生電路920，電平轉(zhuǎn)換電路930和邏輯電路940。
恒定電壓產(chǎn)生電路920包括電壓調(diào)節(jié)器922和轉(zhuǎn)換裝置924。轉(zhuǎn)換裝置924根據(jù)啟動控制信號(START CONTROL SIGNAL)脈沖寬度，對振蕩電路910供應的工作電源電壓VOSC進行轉(zhuǎn)換。這種脈沖可在電源接通時產(chǎn)生，理想的是在振蕩電路910提供穩(wěn)定的振蕩OSCCLK1以后某一時間終止。
聯(lián)系圖9參考圖10，當啟動控制信號是邏輯高時，電源電壓VDD被用作振蕩電路910的工作電源電壓BOSC。在振蕩穩(wěn)定后，啟動控制信號(START CONTROL SIGNAL)轉(zhuǎn)變?yōu)榈碗娖?，轉(zhuǎn)換裝置924提供來自電壓調(diào)節(jié)器922的恒定電壓，作為振蕩電路910的工作電源電壓VOSC。這樣，能在邏輯電路940工作期間降低振蕩電路910的工作電源電壓VOSC，減少半導體集成電路正常工作期間的功率消耗。
另一種常規(guī)的時鐘產(chǎn)生電路在日本專利申請公布10-004347(JP 10-004347 A)中有所揭示，將參考圖11和12來解釋。參考圖11，它是以參考符號1100指示的常規(guī)時鐘產(chǎn)生電路的電路示意圖。圖12是常規(guī)時鐘產(chǎn)生電路1100復位以后的操作時序圖。
常規(guī)時鐘產(chǎn)生電路1100包括振蕩電路1110，計數(shù)器1120和RC振蕩器1130。RC振蕩器1130比振蕩電路1110在短得多時間周期內(nèi)變?yōu)榉€(wěn)定，并有長得多的振蕩周期。
聯(lián)系圖11參考圖12，在時鐘停止信號S1變低以后，振蕩電路1110和RC振蕩器1130分別提供振蕩信號S2和S3。緩沖電路1140提供輸出S4，它在振蕩信號S2達到輸入電平VH和VL時發(fā)生轉(zhuǎn)變。計數(shù)器1120對振蕩信號S3邏輯高的期間內(nèi)的輸出S4的周期數(shù)進行計數(shù)，該振蕩信號S3是RC振蕩器1130提供給計數(shù)器1120作為復位輸入的。如果計數(shù)器1120計數(shù)的周期數(shù)達到預定數(shù)(這時的結果是計數(shù)器輸出信號S5至S8都是高電平)，則振蕩電路1110被判定是穩(wěn)定的。在振蕩電路穩(wěn)定，從而緩沖器1140提供預定的頻率以后，鎖存器1150提供邏輯高的輸出S9，“與”門1160能提供時鐘信號S10。
另一種常規(guī)的時鐘產(chǎn)生電路在日本專利申請公布2000-293258(JP2000-293258 A)中有所揭示，將參考圖13和14來解釋。參考圖13，它是以參考稱號1300指示的常規(guī)時鐘產(chǎn)生電路的電路示意圖。圖14是常規(guī)時鐘產(chǎn)生電路1300復位以后的操作時序圖。
常規(guī)時鐘產(chǎn)生電路1300包括振蕩電路1310，計數(shù)器(1320和1330)，判定電路1340，時鐘產(chǎn)生電路1350，緩沖器1302和反相器1303。
現(xiàn)在聯(lián)系圖13參考圖14，緩沖器1302檢測振蕩電路1310輸出信號702的正邊緣，具有高閾值。反相器1303檢測振蕩電路1310輸出信號702的負邊緣，具有低閾值。計數(shù)器1320對緩沖器1302提供的時鐘周期進行計數(shù)，計數(shù)器1330對反相器1303提供的時鐘周期進行計數(shù)。在N-1次計數(shù)后，計數(shù)器1320和1330的值相符，產(chǎn)生N-1符合信號(在判定電路1340內(nèi)部，圖13中未示)，判定電路1340產(chǎn)生許可信號709。響應許可信號709，時鐘產(chǎn)生電路1350提供基于振蕩電路1310輸出信號702的時鐘輸出。在兩個計數(shù)器1320或1330之一計數(shù)數(shù)以后，計數(shù)器1320和1330的值被判定電路1340提供的N信號705復位。這時，如果N-1符合信號沒有產(chǎn)生，則許可信號709被復位(或不產(chǎn)生)。這樣，一直到振蕩電路1310已提供N-1個帶有最小和最大電壓值的周期，因而振蕩電路1310被判定為穩(wěn)定之前，不會提供時鐘信號。
另一種時鐘產(chǎn)生電路被日本電氣(NEC)公司用在8位單片微計算機78K0和78K0系列中，將參考圖15和16來解釋。參考圖15，它是以參考符號1500指示的常規(guī)時鐘產(chǎn)生電路的電路示意圖。圖16是常規(guī)時鐘產(chǎn)生電路1500在復位以后的時序圖。
常規(guī)時鐘產(chǎn)生電路1500包括振蕩電路1510，時鐘輸出電路1520，和邏輯電路1530。時鐘輸出電路1520中的專用計數(shù)器1522對復位取消(復位信號RESET變高，如圖16中所見)以后振蕩電路1510所提供的振蕩時鐘OSCCLK1進行計數(shù)。當專用計數(shù)器1522中的計數(shù)值達到預定值時，計數(shù)信號CNT1變高，時鐘輸出電路1520中的觸發(fā)器電路1524提供輸出Q。這樣，時鐘輸出電路1520中的“與”門1526被啟動，提供基于振蕩電路1510所提供的振蕩時鐘OSCCLK1的時鐘信號CLK。
另一種時鐘產(chǎn)生電路被日本電氣(NEC)公司用在μ PD780955/μPD780958單片微控制器中，將參考圖17和18來解釋。參考圖17，它是以參考符號1700指示的常規(guī)時鐘產(chǎn)生電路的電路示意圖。圖18是在復位以后常規(guī)時鐘產(chǎn)生電路1700的操作時序圖。
常規(guī)時鐘產(chǎn)生電路1700與常規(guī)時鐘產(chǎn)生電路1500的不同之處在于復位信號RESET由RC電路1710產(chǎn)生。復位信號RESET被提供給恒定電壓產(chǎn)生電路1720。恒定電壓產(chǎn)生電路1720包括調(diào)壓器1722和轉(zhuǎn)換裝置1724。當復位信號RESET為低時，電源電壓VDD被提供給振蕩電路1730和邏輯電路1740。但在復位信號RESET變?yōu)檫壿嫺咭院螅呻妷赫{(diào)節(jié)器1722提供的調(diào)壓輸出，被提供給振蕩電路1730和邏輯電路1740。因此，在振蕩電路1730穩(wěn)定以后，工作電壓被切換。
在圖15的常規(guī)時鐘產(chǎn)生電路1500中，電流消耗可能增加，因為邏輯電路1530和振蕩電路1510在電源接通以后，總是通過外部電源電壓VDD而工作。
在常規(guī)時鐘產(chǎn)生電路900中，當振蕩電路910提供穩(wěn)定的振蕩時，振蕩電路910通過電壓調(diào)節(jié)器922提供的電壓而工作。由此可見，功率消耗可以減少。但由于在振蕩電路910趨于穩(wěn)定所必要的時間可能發(fā)生變化，所以啟動控制信號START CONTROL SIGNAL可能在達到充分穩(wěn)定之前就終止了。
在常規(guī)時鐘產(chǎn)生電路1500中，振蕩電路1510的穩(wěn)定，由時鐘OSCCLK1所帶的專用計數(shù)器1522直接計數(shù)來決定。但當復位取消時，隨著振蕩開始。由振蕩電路1510提供的振蕩頻率可能是不希望的那么高。因此，取決于輸出多高的振蕩頻率，最終產(chǎn)生的計數(shù)值可能沒有被正確地處理。結果，在振蕩電路1510實際上已穩(wěn)定的時間，和觸發(fā)器1524的輸出Q變高啟動時鐘CLK產(chǎn)生的時間之間，可以發(fā)生時間差。這種變化能引起時鐘CLK錯誤地產(chǎn)生。
在常規(guī)時鐘產(chǎn)生電路1700中，當振蕩電路1720的振蕩穩(wěn)定時，振蕩電路1720通過由電壓調(diào)節(jié)器1722提供的電壓而工作，從而降低功率消耗。但是，RC電路1710要求在芯片外部配以大的電容器和電阻器，這些外部元件增加了成本。還有，電容器和電阻器需要根據(jù)裝置的工作參數(shù)加以調(diào)整。
也就是說，RC電路1710被提供至芯片外部的復位端子，以便提供一個時間延遲，保證振蕩電路1730穩(wěn)定。這個延遲取決于這種RC電路的時間常數(shù)。但是，為保證在振蕩電路1730穩(wěn)定之前有足夠的時間延遲，要求很大的電容器和電阻器。這會增加制造成本并因此使消費者的花費增加。還有，振蕩電路1730達到穩(wěn)定之前的時間周期，在使用方法和器件樣品之間，是有所不同的，所以電容器和電阻器必須專門調(diào)整。
在常規(guī)時鐘產(chǎn)生電路1100中，即使是施密特觸發(fā)反相器被用作緩沖電路1140，在閾值附近的錯誤的振蕩也難以與正確的振蕩區(qū)別。這是因為甚至在造成錯誤的振蕩時，施密特觸發(fā)反相器也可以工作。結果是計數(shù)器1120可能接收到由這種錯誤的振蕩引起的輸入。這樣，為保證振蕩電路1110的振蕩變得穩(wěn)定而提供的時間周期，會起不利的作用。
還有，常規(guī)振蕩電路900和1700不是基于振蕩電路的輸出而提供時間延遲。因此，為保證振蕩穩(wěn)定而提供的時間周期可能不必要地長，在適當?shù)牟僮髦暗臅r間延遲可能增加。因此，由于振蕩穩(wěn)定之前的時間延遲不是實際檢測而是實驗預測，因而時間延遲可能按照錯誤的條件而被設定。
由上面的討論看來，希望能提供一種時鐘產(chǎn)生電路，與常規(guī)方法相比，它在振蕩電路和邏輯電路工作時，能有低的功率消耗。
還希望提供一種時鐘產(chǎn)生電路，能提供比常規(guī)方法短的振蕩穩(wěn)定等待時間。還希望提供一種時鐘產(chǎn)生電路，能提供較短的振蕩穩(wěn)定等待時間，而同時減少由振蕩元件或諸如此類的特性變化所引起的不利影響。
還希望提供一種時鐘產(chǎn)生電路，能提供較短的振蕩穩(wěn)定等待時間，并能提供自動地從外部電源電壓轉(zhuǎn)換振蕩電路和/或內(nèi)部邏輯電路的定時，以減少電壓供應。
還希望提供一種時鐘產(chǎn)生電路，它能防止具有振蕩電路的系統(tǒng)在振蕩時鐘不穩(wěn)定時將振蕩時鐘供給內(nèi)部邏輯電路，從而減少系統(tǒng)工作失調(diào)。
根據(jù)實施例的一個方面，時鐘產(chǎn)生電路可包括振蕩電路，充電控制電路，第一邏輯電路，和合成時鐘產(chǎn)生電路。振蕩電路可產(chǎn)生原始時鐘信號。充電控制電路可在原始時鐘信號的幅度變成至少為第一預定值時，向充電節(jié)點提供充電。第一邏輯電路可產(chǎn)生第一控制信號。第一控制信號可具有初始狀態(tài)的第一邏輯電平，并可響應變?yōu)榈诙A定值的充電節(jié)點的電位，轉(zhuǎn)換至第二邏輯電平。合成時鐘產(chǎn)生電路可根據(jù)第一控制信號和原始時鐘信號，向不包括在時鐘產(chǎn)生電路中的另一電路提供合成時鐘。
根據(jù)實施例的另一方面，充電控制電路可包括緩沖器，其可接收原始時鐘信號，并提供控制對充電節(jié)點充電的充電控制電路。
根據(jù)實施例的另一方面，時鐘產(chǎn)生電路可包括振蕩電路，第一測量電路，第二測量電路，第一邏輯電路，和合成時鐘產(chǎn)生電路。振蕩電路可產(chǎn)生原始時鐘信號。第一測量電路可測量原始時鐘信號至少為第一閾值的第一時間周期。第二測量電路可測量原始時鐘信號至多為第二閾值的第二時間周期。第一邏輯電路可產(chǎn)生第一控制信號。第一控制信號可具有初始狀態(tài)的第一邏輯電平，并響應第一時間周期基本上等于第二時間周期，轉(zhuǎn)換至第二邏輯電平。合成時鐘產(chǎn)生電路可根據(jù)第一控制信號和原始時鐘信號，向不包括在時鐘產(chǎn)生電路中的另一電路提供合成時鐘。
根據(jù)實施例的另一方面，時鐘產(chǎn)生電路可包括轉(zhuǎn)換電路，其響應第一控制信號，對提供給振蕩電路的電源進行轉(zhuǎn)換。
根據(jù)實施例的另一方面，時鐘產(chǎn)生電路可包括轉(zhuǎn)換電路，其響應第一控制信號，對提供給另一電路的電源進行轉(zhuǎn)換。
根據(jù)實施例的另一方面，時鐘產(chǎn)生電路可包括第二控制電路。第二控制電路可提供具有激勵邏輯電平和去激勵邏輯的激勵信號。第一和第二測量電路在激勵信號有去激勵邏輯電平時，可被停止工作。
根據(jù)實施例的另一方面，激勵信號在電源接通后的預定時間周期內(nèi)，可具有去激勵電平。
根據(jù)實施例的另一方面，激勵信號在電源接通后具有去激勵邏輯電平的預定時間周期可由時間常數(shù)電路提供。
根據(jù)實施例的另一方面，時鐘產(chǎn)生電路可包括轉(zhuǎn)換電路。轉(zhuǎn)換電路在電源接通后的預定時間周期以后，轉(zhuǎn)換向振蕩電路提供的電源。
根據(jù)實施例的另一方面，電源接通后的預定時間周期，可由時間常數(shù)電路提供。
根據(jù)實施例的另一方面，電源接通后的預定時間周期，可由計數(shù)器電路提供。計數(shù)器電路可對第一時鐘信號計數(shù)至預定值。
根據(jù)實施例的另一方面，轉(zhuǎn)換電路在電源接通后的預定時間周期以后，轉(zhuǎn)換向另一電路提供的電源。
根據(jù)實施例的另一方面，時鐘產(chǎn)生方法可包括步驟用振蕩電路產(chǎn)生原始時鐘信號；當原始時鐘信號達到至少為預定幅度時，向充電節(jié)點充電；產(chǎn)生具有初始狀態(tài)的第一邏輯電平的控制信號，并且當充電節(jié)點達到預定電位時，可變?yōu)榈诙壿嬰娖?；響應控制信號和原始時鐘信號，提供合成時鐘信號。
根據(jù)實施例的另一方面，時鐘產(chǎn)生方法可包括步驟響應控制信號，轉(zhuǎn)換向振蕩電路以外的另一電路提供的電源。
根據(jù)實施例的另一方面，時鐘產(chǎn)生方法可包括步驟用振蕩電路產(chǎn)生原始時鐘信號；測量原始時鐘信號至少為第一閾值的第一時間周期；測量原始時鐘信號至多為第二閾值的第二時間周期；產(chǎn)生具有初始狀態(tài)的第一邏輯電平的控制信號，并且當?shù)谝粫r間周期基本上等于第二時間周期時，可變?yōu)榈诙壿嬰娖剑豁憫刂菩盘柡驮紩r鐘信號，提供合成時鐘信號。
根據(jù)實施例的另一方面，系統(tǒng)可進一步包括第二SDRAM，方法可包括步驟根據(jù)存儲在第二SDRAM中的數(shù)據(jù)是必要的或不必要的，決定提供給第二SDRAM的第二電源有待關斷或保持接通，如果在決定步驟中確定存儲在第二SDRAM中的數(shù)據(jù)是不必要的，則關斷向第二SDRAM提供的電源。
根據(jù)實施例的另一方面，方法可包括步驟在決定向第二SDRAM提供的電源有待接通或保持關斷以后，向SDRAM提供第二電源狀態(tài)指示。
根據(jù)實施例的另一方面，時鐘產(chǎn)生方法可包括步驟響應控制信號，切換向振蕩電路提供的電源。
根據(jù)實施例的另一方面，時鐘產(chǎn)生方法可包括步驟停止第一測量步驟和第二測量步驟。
根據(jù)實施例的另一方面，通過響應轉(zhuǎn)變?yōu)榈诙壿嬰娖降牡谝豢刂菩盘枺瑘?zhí)行停止第一測量步驟和第二測量步驟的步驟。
根據(jù)實施例的另一方面，在電源接通后的預定時間周期內(nèi)執(zhí)行停止第一測量步驟和第二測量步驟的步驟。
根據(jù)實施例的另一方面，在電源接通后停止第一測量步驟和第二測量步驟的預定時間周期，可由時間常數(shù)電路提供。
根據(jù)實施例的另一方面，時鐘產(chǎn)生方法可包括步驟在電源接通后的預定時間周期以后，轉(zhuǎn)換向振蕩電路提供的電源。
根據(jù)實施例的另一方面，電源接通以后的預定時間周期，可由時間常數(shù)電路確定。
根據(jù)實施例的另一方面，在電源接通后停止第一測量步驟和第二測量步驟的預定時間周期，可由對時鐘信號計數(shù)至預定值的計數(shù)器確定。
根據(jù)實施例的另一方面，時鐘產(chǎn)生方法可包括步驟在電源接通后的預定時間周期以后，轉(zhuǎn)換向另一電路提供的電源。
圖11是常規(guī)時鐘產(chǎn)生電路的電路示意圖；圖12是復位以后圖11的常規(guī)時鐘產(chǎn)生電路的操作時序圖；圖13是常規(guī)時鐘產(chǎn)生電路的電路示意圖；圖14是復位以后圖13的常規(guī)時鐘產(chǎn)生電路的操作時序圖；圖15是常規(guī)時鐘產(chǎn)生電路的電路示意圖；圖16是復位以后圖15的常規(guī)時鐘產(chǎn)生電路的操作時序圖；圖17是常規(guī)時鐘產(chǎn)生電路的電路示意圖；圖18是復位以后圖17的常規(guī)時鐘產(chǎn)生電路的操作時序圖。
現(xiàn)在參考圖1，它是以參考符號100指示的根據(jù)一個實施例的時鐘產(chǎn)生電路的電路示意圖。
時鐘產(chǎn)生電路100可包括可變電壓產(chǎn)生電路101，晶體振蕩電路103，和控制電路104。時鐘產(chǎn)生電路100可向內(nèi)部邏輯電路105提供時鐘信號160。可變電壓產(chǎn)生電路101可接收外部電源電壓VDD和電源轉(zhuǎn)換信號155(來自控制電路104)，并可向晶體振蕩電路103，控制電路104和內(nèi)部邏輯電路105提供可變電源156。晶體振蕩電路103可向控制電路104提供原始時鐘信號157?？刂齐娐?04可接收復位信號152，原始時鐘信號157和可變電源156，并可向內(nèi)部邏輯電路105提供時鐘信號160。
可變電壓產(chǎn)生電路101可包括電壓調(diào)節(jié)器電路111和轉(zhuǎn)換電路102。電壓調(diào)節(jié)器電路111可接收外部電源電壓VDD，并可提供基本上恒定的電壓170。轉(zhuǎn)換電路102可包括p-型晶體管112和113和反相器114。p-型晶體管112和113可以是p-型絕緣柵場效應晶體管(IGFET)，只作為一個例子。p-型晶體管112可具有與外部電源電壓VDD連接的源極(和主體)，用以接收電源轉(zhuǎn)換信號155的控制柵，和與可變電源156連接的漏極。p-型晶體管113可具有與基本上恒定的電壓170相連的源極(和主體)，連接為用以接收反相器114的輸出的控制柵，和與可變電源156相連的漏極。反相器114可具有用以接收電源轉(zhuǎn)換信號155的輸入端。
晶體振蕩電路103可包括p-型晶體管115，n-型晶體管116，電阻器117，晶體元件118和電容器119和120。p-型晶體管115可具有連接為用以接收可變電源156的源極(和主體)，與原始時鐘信號157相連的漏極，以及與電阻器117、電容器119和晶體元件118的公共端相連的控制柵。n-型晶體管116可具有與原始時鐘信號157相連的漏極，與地相連的源極(和主體)，以及與電阻器117、電容器119、晶體元件118和p-型晶體管115的控制柵的公共端相連的控制柵。電阻器117可具有與n-型晶體管116和p-晶體管115的控制柵相連的第一端，以及與原始時鐘信號157相連的第二端。晶體元件118具有與n-型晶體管116和p-型晶體管115的控制柵相連的第一端，以及與原始時鐘信號157相連的第二端。電容器119可具有與n-型晶體管116和p-型晶體管115的控制柵相連的第一端，以及與地相連的第二端。電容器120可具有與原始時鐘信號157相連的第一端，以及與地相連的第二端。n-型晶體管116可以是一個n-型IGFET，p-型晶體管115可以是一個p-型IGFET，只作為兩個例子。p-型晶體管115和n-型晶體管116可以形成反相器。
控制電路104可包括施密特觸發(fā)反相器121，電阻器122，p-型晶體管123，電容器124，緩沖器125，“或”門126，D-型觸發(fā)器127，“與”門128，反相器129和“或”門130。施密特觸發(fā)反相器121可接收原始時鐘信號157，并向p-型晶體管123的控制柵提供數(shù)字信號158。電阻器122可具有與可變電源156相連的第一端，和與p-型晶體管123的源極(和主體)相連的第二端。p-型晶體管123可具有與緩沖器125的輸入端和電容器124的第一端相連的漏極。電容器124可具有與地相連的第二端。緩沖器125可具有與“或”門126的輸入端相連的輸出端。“或”門126可具有與D-型觸發(fā)器127的輸出端Q相連的輸入端，和D-型觸發(fā)器127的輸入端D相連的輸出端。D-型觸發(fā)器127可具有與原始時鐘信號157相連的時鐘輸入端C和與接收復位信號152的復位輸入端/R，以及與“與”128的輸入、“或門”126的輸入和“或”門130的輸入相連的輸出端Q。“與”門128可向內(nèi)部邏輯電路105提供時鐘信號160。反相器129可接收復位信號152，并向“或”門130提供輸出。“或”門130提供電源轉(zhuǎn)換信號155作為輸出。p-型晶體管123可以是p-型IGFET，只作為一個例子。
晶體振蕩電路103可由可變電壓產(chǎn)生電路101提供的可變電源156供電。原始時鐘信號157的幅度可隨可變電壓產(chǎn)生電路101提供的可變電源156的電壓而變化。
當電源轉(zhuǎn)換信號155是邏輯低電平時，可變電壓產(chǎn)生電路101可提供基本上具有外部電源電壓VDD的電壓的可變電源156，當電源轉(zhuǎn)換信號155是邏輯高電平時，可提供基本上具有由電壓調(diào)節(jié)器111提供的基本上恒定的電壓170的電壓的可變電源156。由電壓調(diào)節(jié)器111提供的基本上恒定的電壓170，可低于外部電源電壓VDD。
在控制電路104中，當原始時鐘信號157的幅度到達施密特觸發(fā)反相器121的高輸入電壓VH時，電容器124可被充電，使數(shù)字信號158可變成低電平。這樣，p-型晶體管123可接通，可變電源156可通過電阻器122和p-型晶體管123向電容器124充電。當電容器124被充電，致使信號159高于緩沖器125的閾值時，則緩沖器125可提供邏輯高輸出，作為向“或”門126的輸入。因此，“或”門126的輸出可變成邏輯高。D-型觸發(fā)器127響應在原始時鐘信號157的邏輯高之后的“或”門126的邏輯高輸出，可提供振蕩穩(wěn)定信號154。這樣，“與”門128就能提供時鐘信號160。同樣，在此時，電源轉(zhuǎn)換信號155可轉(zhuǎn)變到邏輯低電平，并且，可變電壓產(chǎn)生電路101可將可變電源156從外部電源電壓VDD切換為電壓調(diào)節(jié)器111提供的基本上恒定的電壓170。
施密特觸發(fā)反相器121可包括滯后特性，即提供從高到低轉(zhuǎn)換的輸出電平的高輸入電壓VH高于提供從低到高轉(zhuǎn)換的輸了電平的低輸入電壓VL。這樣，高輸入電平VH和抵輸出電平VL之間的振蕩基本上可被忽略。
現(xiàn)在，將參考圖1和圖2，描述時鐘產(chǎn)生電路100的操作。圖2示出時鐘產(chǎn)生電路100在上電和復位之后的操作時序圖。
在時間T1，外部電源端子151可上升至外部電源電壓VDD。在這個時間，由于復位信號152是低電平，所以，D-型觸發(fā)器127可具有復位的輸出Q，并且，振蕩穩(wěn)定信號154可被置為低電平。在接通電源(時間T1)之后，復位可被消除(時間T2)，復位信號可以低電平轉(zhuǎn)變到高電平。隨著復位信號152變高，反相器129的輸出信號153可以是低電平。隨著反相器129的輸出信號153變低和振蕩穩(wěn)定信號154變低，“或”門130可提供具有邏輯低電平的電源轉(zhuǎn)換信號155。隨著電源轉(zhuǎn)換信號155變低，p-型晶體管112可被接通，并且，p-型晶體管113可被斷開(通過反相器114)。隨著p-型晶體管112被接通，外部電源電壓VDD可提供給可變電源156。在這個時間，晶體振蕩電路103可接收外部電源電壓VDD，并開始振蕩，則原始時鐘信號157可產(chǎn)生。
施密特觸發(fā)緩沖器121可接收原始時鐘信號157作為模擬信號，并可提供數(shù)字信號158作為輸出。
在原始時鐘信號157增長到這樣一個信號，即它具有低于施密特觸發(fā)器121的低輸入電平VL的最小電平和超過施密特觸發(fā)緩沖器121的高輸入電平VH的最大電平之后，數(shù)字信號158可根據(jù)原始時鐘信號157，在高與低電平之間振蕩。這樣，p-型晶體管123可分別根據(jù)數(shù)字信號158的低電平和高電平而接通和斷開。這樣，當p-型晶體管123接通時，電容器124可被充電。在時間T3，電容器124上的電壓可提供具有緩沖器125的閾值V1H的信號159，緩沖器125可提供高輸出電平，這個高電平可由D-型觸發(fā)器127鎖存，以便提供具有高電平的振蕩穩(wěn)定檢測信號154。
電容器124和電阻器122的值以及緩沖器125的閾值V1H可提供晶體元件(石英晶體操作元件)的特性適當?shù)卣{(diào)整。這樣，振蕩穩(wěn)定信號154可維持在低電平直至晶體振蕩電路103穩(wěn)定。
在時間T3，當振蕩穩(wěn)定檢測信號154變成高電平時，電源轉(zhuǎn)換信號155可變成高電平。隨著電源轉(zhuǎn)換信號155變高，p-型晶體管112可斷開，而p-型晶體管113可接通(通過反相器114)。隨著p-型晶體管113接通，基本上恒定的電源電壓170可被提供給可變電源156。這樣，晶體振蕩電路103和內(nèi)部邏輯電路105可降低功率消耗。
由于振蕩穩(wěn)定檢測信號154是高電平，所以，“與”門128能向內(nèi)部邏輯電路105提供時鐘信號160(合成時鐘信號)。這樣，一個不正確的時鐘信號可被防止提供給內(nèi)部邏輯電路105。
參考圖3，它是以參考符號300指示的根據(jù)一個實施例的時鐘產(chǎn)生電路示意圖。
時鐘產(chǎn)生電路300可包括與時鐘產(chǎn)生電路100類似的組成部分。這些組成部分用相同的參考符號表示，而且對它們的描述被省略。
時鐘產(chǎn)生電路300與時鐘產(chǎn)生電路100的不同之處是施密特觸發(fā)反相器121可用電阻器131和132和比較器133代替。電阻器131可具有與可變電源156相連的第一端，和與比較器133的正輸入端相連的第二端。電阻器132可具有與比較器133的正輸入端相連的第一端和與地相連的第二端。比較器133可具有接收原始時鐘信號157的負端和與p-型晶體管123的控制柵相連的輸出端。
參考電壓可提供給比較器133的正輸入端，該參考電壓是利用電阻器131和132對可變電源156的電壓分壓而得到的。當原始時鐘信號157具有超過參考電壓的電壓時，比較器133的輸出信號158是低電平，并且，p-型晶體管123可被接通。這樣，電容器124可被充電。當原始時鐘信號157不具有超過參考電壓的電壓時，比較器133的輸出信號158可以是高電平，而且p-型晶體管123可被斷開。
時鐘產(chǎn)生電路300通?？捎门c時鐘產(chǎn)生電路100相同的方法操作，對它的描述被省略。
參考圖4，它是以參考符號400指示的根據(jù)一個實施例的時鐘產(chǎn)生電路示意圖。
時鐘產(chǎn)生電路400可包括與時鐘產(chǎn)生電路100相同的組成部分。這些組成部分可用相同的參考符號表示，對它的描述被省略。
時鐘產(chǎn)生電路400與時鐘產(chǎn)生電路100的不同之處是控制電路104用控制電路104B代替。
控制電路104B可包括電阻器201，202和203，比較器204和205，上升沿檢測電路206和207，第二振蕩電路208，計數(shù)器209和210，判定電路211，“或”門126，D-型觸發(fā)器127，“與”門128，緩沖器216，選擇器217，反相器215，“與”門218和延遲電路219。
電阻器201可具有與可變電源156相連的第一端和與比較器204的負輸入端相連的第二端。電阻器202可具有與比較器204的負輸入端相連的第一端和與比較器205的正輸入端相連的第二端。電阻器203可具有與比較器205的正輸入端相連的第一端和與地相連的第二端。這樣電阻器201至203可形成電壓分壓電路，閾值電壓VTH1可在電阻器201和202的連接節(jié)點上提供給比較器204的負輸入端，閾值電壓VTH2可在電阻器202和203的連接節(jié)點上提供給比較器205的正輸入端。閾值電壓VTH1可高于閾值電壓VTH2。
比較器204具有連接為接收原始時鐘信號157的正輸入端，并且可提供數(shù)字信號257用作對上升沿檢測器207的輸入和對計數(shù)器210的使能輸入EN。比較器204和205可接收驅(qū)動信號256，用作電源電壓。
上升沿檢測電路206可接收數(shù)字信號257和第二時鐘信號261作為輸入，并可向計數(shù)器209提供信號258作為復位信號。上升沿檢測電路206可檢測數(shù)字信號257的上升沿，并可對響應以提供具有高電平的信號258。上升沿檢測電路207可接收數(shù)字信號259和第二時鐘信號261作為輸入，并可向計數(shù)器210提供信號260作為復位信號，上升沿檢測電路207可檢測數(shù)字信號259的上升沿，并對其響應提供具有高電平的信號260。
第二振蕩電路208可提供第二時鐘信號261。第二時鐘信號261可具有比由晶體振蕩電路103提供的原始時鐘信號157的頻率高約幾倍至幾十倍的頻率。作為一個例子，第二振蕩電路208可以是環(huán)形振蕩器。
計數(shù)器209可接收第二時鐘信號261和數(shù)字信號257。當數(shù)字信號257是高電平時，計數(shù)器209響應第二時鐘信號261可遞增計數(shù)。計數(shù)器209也可分別接收從上升檢測電路206來的信號258和從判別電路211來的信號264，作為第一復位信號RST1和第二復位信號RST2。計數(shù)器209可提供計數(shù)值262作為向判定電路211的輸入。計數(shù)器210可接收第二時鐘信號261和數(shù)字信號259。當數(shù)字信號259是高電平時，計數(shù)器210響應第二時鐘信號261可遞增計數(shù)。計數(shù)器210也可分別接收從上升沿檢測電路207來的信號260和從判定電路211來的信號264，作為第一復位信號RST1和第二復位信號RST2。計數(shù)器210可提供計數(shù)值263作為向判定電路211的輸入。
當計數(shù)值262和計數(shù)值263是1或更大的數(shù)，并相互一致時，判定電路211可提供高電平的信號264。
在時鐘產(chǎn)生電路400中，“或”門126，D-型觸發(fā)器127，和“與”門128可以是與時鐘產(chǎn)生電路100中的相同。但是，在時鐘產(chǎn)生電路400中，D-型觸發(fā)器127可在復位端/R接收從延遲電路219來的信號251。信號251可通過延遲電路219對外部電源電壓VDD延遲而產(chǎn)生?！芭c”門128可向內(nèi)部邏輯電路105提供時鐘信號266(合成時鐘信號)。
反相器215可接收由D-型觸發(fā)器電路127提供的振蕩穩(wěn)定檢測信號265，并可提供一輸出，作為“與”門218的輸入。在時鐘產(chǎn)生電路400中，振蕩穩(wěn)定檢測信號265可直接被提供至可變電壓產(chǎn)生電路101，作為電源轉(zhuǎn)換信號。
電阻器220和電容器221可形成時間常數(shù)電路410。電阻器219可具有與外部電源端子151相連的第一端，可接收外部電源電壓VDD，電阻器219具有與電容器221一端相連的另一端，以便提供時間常數(shù)信號253。電容器221具有與地相連的另一端。
緩沖器216可具有連接成接收時間常數(shù)信號253的輸入端，并提供輸出信號254，作為選擇電路217的輸入A。
選擇電路217可在輸入B和選擇控制輸入S接收選擇信號252，并可提供輸出Q作為信號255。信號255可被接收作為“與”門218的輸入。當選擇信號252是低電平時，選擇器217可選擇信號254，以提供信號255，而當選擇信號252是高電平時，可選擇選擇信號252，以提供信號255。
“與”門218可提供驅(qū)動信號256作為比較器204和205的供源電壓。比較器204和205只在驅(qū)動信號256為高電平時才操作，而在驅(qū)動信號256為低電平時，不操作。當驅(qū)動信號256是低電平時，數(shù)字信號257和259可以是低電平。
時鐘產(chǎn)生電路400的操作在選擇信號252是高電平的情況下與選擇信號252是低電平情況下之間是不同的。
圖5示出上電后當選擇信號252是高電平時，時鐘產(chǎn)生電路400的操作時序圖。
現(xiàn)在參照圖4和圖5，在時間T1，外部電源VDD接通，并瞬變到高電平時。這時，晶體振蕩電路103和第二時鐘振蕩電路208開始振蕩。
從時間T1至T2，延遲電路219提供具有邏輯低的信號251，以復位D-型觸發(fā)器127的復位端/R。這樣，D-型觸發(fā)器127可被復位，振蕩穩(wěn)定檢測信號265可被置成低電平。隨著振蕩穩(wěn)定檢測信號265為低電平，反相器215可提供高電平作為“與”門218的輸入。隨著選擇信號252為高電平，選擇器217可提供一個高電平作為“與”門218的輸入。隨著“與”門218的兩上輸入為高電平，“與”門218可提供具有高電平的驅(qū)動信號256。隨著驅(qū)動信號256具有高電平，比較器204和205被允許進行比較操作。
在時間T2，延遲電路219響應外部電源VDD接通，對于信號251可提供邏輯高。
從時間T1至T2的周期內(nèi)，原始時鐘信號157的幅度不足以(低于閾電壓VTH1和高于閾電壓VTH2)為兩個比較器204和205之一提供具有邏輯高電平的數(shù)字信號257或259。
在時間T3，原始時鐘信號157可有足夠的幅度，比較器204可提供數(shù)字信號257，該信號在時鐘信號的電位變得比閾電壓VTH1高時，周期性地變高。但是，此時原始時鐘信號157與閾電壓VTH1相比可以有不足夠的幅度(即低于閾電壓VTH1)。因此，數(shù)字信號259在這個時間周期可保持為低。
在時間周期T4至T7內(nèi)，原始時鐘信號157的幅度相對于上閾電壓VTH1和下閾電壓VTH2兩者，可以是足夠的。從時間T4至時間T5，原始時鐘信號157的幅度可大于閾電壓VTH1。因此，數(shù)字信號257在這個時間周期內(nèi)可變高。從時間T6至時間T7，原始時鐘信號157的幅度可低于閾電壓VTH2。因此，數(shù)字信號259在這個時間周期內(nèi)可變高。
在時間T7，計數(shù)器209的計數(shù)值264和計數(shù)器210的計數(shù)值263變得大于零，并可互相一致。在這一時間，判定電路211可提供高電平(指示匹配)的信號264?！盎颉遍T126可向D-型觸發(fā)器127提供高電平作為輸入D，D-型觸發(fā)器可提供高電平的振蕩穩(wěn)定檢測信號265?！盎颉遍T126可接收振蕩穩(wěn)定檢測信號265作為輸入，以向D-型觸發(fā)器提供鎖存反饋。信號264可被加至計數(shù)器209和210的復位端RST2。這樣，在時間T7，計數(shù)器209和210的計數(shù)值262和263可被復位。
振蕩穩(wěn)定檢測信號265為高時，可變電壓產(chǎn)生電路101可從提供外部電源電壓VDD切換為提供來自電壓調(diào)節(jié)器111的基本上恒定的電壓，作為可變電源156向晶體振蕩電路103和內(nèi)部邏輯電路105提供。振蕩穩(wěn)定檢測信號265為高時，反相器215可向“與”門218可提供邏輯低電平。有邏輯低的輸入，“與”門218可提供具有低電平的驅(qū)動信號256。因此，比較器204和205可被停止工作。這樣，電源消耗可以降低。
振蕩穩(wěn)定檢測信號265為高時，“與”門128可向內(nèi)部邏輯電路105提供合成時鐘266。這樣，可防止不正確的時鐘信號被提供至內(nèi)部邏輯電路105。
現(xiàn)在描述選擇信號252處于低電平時，時鐘產(chǎn)生電路400的工作。
當選擇信號252為低時，選擇器217可提供從時間常數(shù)電路410經(jīng)緩沖器216來的時間常數(shù)信號253，作為“與”門218的輸入信號255。因此，一旦電源建立操作發(fā)生，信號255可保留低電平直至時間常數(shù)信號253達到緩沖器216的閾值。驅(qū)動信號256為低，比較器204和205便被停止工作。時間常數(shù)信號253可按照時間常數(shù)電路410中的電阻器220和電容器221的值上升。
如果時間常數(shù)信號253在時間T4之前達到緩沖器216的閾值(圖5)，那么，振蕩穩(wěn)定檢測信號265可在時間T7從低轉(zhuǎn)換為高，時鐘產(chǎn)生電路400的基本操作實質(zhì)上與選擇信號252為高電平時的情況相同，如圖5中所示。
在常規(guī)方法中，例如圖17所示的常規(guī)時鐘產(chǎn)生電路1700中，時間常數(shù)電路可被用來提供電源轉(zhuǎn)換信號和啟動信號，以產(chǎn)生基于振蕩信號的時鐘信號。但是，如果以常規(guī)方法產(chǎn)生的時間常數(shù)信號不足夠長，則在提供振蕩信號的振蕩電路穩(wěn)定之前，加至振蕩電路和內(nèi)部邏輯電路的電源電壓就被轉(zhuǎn)換。
在根據(jù)一個實施例的時鐘產(chǎn)生電路400中，可設置時間常數(shù)電路410以提供與常規(guī)方法的兼容性。但在時鐘產(chǎn)生電路400中，即使時間常數(shù)信號253由于例如設計者的錯誤而上升過快，也可防止在晶體振蕩電路103變?yōu)榉€(wěn)定之前，出現(xiàn)合成時鐘信號266的產(chǎn)生的以及電源電壓的轉(zhuǎn)換。
當時間常數(shù)電路410所提供的時間常數(shù)信號253在時間T4以后超過緩沖器216的閾值時(圖5)，比較器204和205可在這時被啟動。隨著比較器204和205的啟動，振蕩穩(wěn)定檢測信號信號265可在響應計數(shù)器209和210提供匹配計數(shù)值262和263之后，很快變?yōu)楦唠娖?，因為晶體振蕩電路在這時已經(jīng)是穩(wěn)定的。這樣，可以產(chǎn)生合成時鐘信號266。
因此，當時間常數(shù)電路410的時間常數(shù)不足夠時，電源電壓的轉(zhuǎn)換和合成時鐘信號的產(chǎn)生，可以被控制電路中的振蕩穩(wěn)定檢測驗電路延遲。但是，當時間常數(shù)電路410的時間常數(shù)足夠時，電源電壓電平的轉(zhuǎn)換定時以及合成時鐘信號的產(chǎn)生，就可按照時間常數(shù)設置的定時實施。這樣，可保留與常規(guī)時鐘產(chǎn)生電路的實質(zhì)兼容性，同時可防止不當操作。
現(xiàn)在參考圖6，它是由參考符號600指示的根據(jù)一個實施例的時鐘產(chǎn)生電路示意圖。
時鐘產(chǎn)生電路600可包括與時鐘產(chǎn)生電路400類似的組成部分。這些組成部分可以用相同的參考符號表示，對它們的描述被省略。
時鐘產(chǎn)生電路600與時鐘產(chǎn)生電路400的不同之處是控制電路104B可用控制電路104C代替?？刂齐娐?04C可包括與控制電路104B類似的組成部分。這些組成部分可以用相同的參考符號表示，對它們的描述被省略。
控制電路104C可包括“與”門301，302，和303，上升沿檢測電路206和207，第二振蕩電路208，計數(shù)器209和210，判定電路211，“或”門126，D-型觸發(fā)器127，“與”門128，緩沖器306，計數(shù)器305，選擇器307，“或”門308，和D-型觸發(fā)器309。
緩沖器306可連接為從時間常數(shù)電路410接收時間常數(shù)信號。
“與”門301可接收電源電壓轉(zhuǎn)換信號352和原始時鐘信號157，并可提供信號353作為“與”門302的輸入，“與”門303的反相輸入，D-觸發(fā)器127的時鐘C輸入，和“與”門128的輸入。這樣，從電源VDD接通，到可變電壓產(chǎn)生電路101向晶體振蕩電路103和內(nèi)部邏輯電路105提供來自電壓調(diào)節(jié)器111作為可變電源156的電壓，這一時間周期內(nèi)信號353可保持低電平。因此，在可變電壓產(chǎn)生電路101將電源轉(zhuǎn)換為較低的電壓后，原始時鐘信號157的幅度必須達到“與”門301的閾值，以便“與”門301提供相應地振蕩的信號353。因此，如果原始時鐘信號157甚至在電源轉(zhuǎn)換以后不能充分地增長，那么，信號253的邏輯電平就會保持為低或高(處于不變的邏輯電平)。這樣，振蕩穩(wěn)定檢測信號261就不會產(chǎn)生，錯誤的合成時鐘信號362就不會提供給內(nèi)部邏輯電路105。
“與”門302可在另一輸入端接收電源轉(zhuǎn)換信號352，并向上升沿檢測電路206和計數(shù)器209的啟動端EN提供輸出354?！芭c”門303可在另一輸入端接收電源轉(zhuǎn)換信號352，并向上升沿檢測電路207和計數(shù)器210的啟動端EN提供輸出356。通過給“與”門302和303提供電源轉(zhuǎn)換信號352，“與”門302和303便不會被啟動，一直到電壓產(chǎn)生電路101將電源轉(zhuǎn)換為較低電壓為止。這樣，電源消耗可以降低。
上升沿檢測電路206可向計數(shù)器209提供輸出255作為復位信號RST1。上升沿檢測電路207可向計數(shù)器210提供輸出257作為復位信號RST1。
第二振蕩電路208可提供第二時鐘信號261。第二時鐘信號261可具有比晶體振蕩電路103提供的原始時鐘信號的頻率高約幾倍至幾十倍的頻率。作為一個例子，第二振蕩電路208可以是環(huán)形振蕩器。
計數(shù)器209可接收第二時鐘信號261。當信號354是高電平時，計數(shù)器209可響應第二時鐘信號261進行計數(shù)。計數(shù)器209也可分別接收來自上升沿檢測電路206的信號355和來自判定電路211的信號360，作為第一復位信號RST1和第二復位信號RST2。計數(shù)器209可提供計數(shù)值358，作為判定電路211的輸入。計數(shù)器210可接收第二時鐘信號261和信號257。當信號357是高電平時，計數(shù)器210可響應第二時鐘信號261進行計數(shù)。計數(shù)器也可分別接收來自上升沿檢測電路207的信號357和來自判定電路211的信號360，作為第一復位信號RST1和第二復位信號RST2。計數(shù)器210可提供計數(shù)值359，作為判定電路211的輸入。
當計數(shù)值358和計數(shù)值359為1或更高并彼此一致時，判定電路211可提供信號360，為高電平。
在時鐘產(chǎn)生電路600中，“或”門126，D-型觸發(fā)器127，“或”門128，和延遲電路219可以構成為基本上與時鐘產(chǎn)生電路400相同。但是，在時鐘產(chǎn)生電路600中，D-型觸發(fā)器127可提供振蕩穩(wěn)定檢測信號361，它也不起電源轉(zhuǎn)換信號的作用。同時，“或”門128可接收信號353，它可以是由“或”門301提供的而不是直接由原始時鐘信號157提供的數(shù)字信號。
計數(shù)器305可接收來自第二振蕩電路208的第二時鐘信號261，并可產(chǎn)生進位輸出信號363。當計數(shù)器305對第二時鐘信號261的計數(shù)值變成預定值時，進位輸出信號363可變?yōu)楦唠娖健?br> 電阻器220和電容器221可形成時間常數(shù)電路410，電阻器220可具有與外部電源端151相連的第一端，可接收外部電源電壓VDD，并可有另一端與電容器221的一端相連，以提供時間常數(shù)信號253。電容器221可有另一端與地相連。
緩沖器306可有一個輸入端接收時間常數(shù)信號253，并提供輸出信號364，作為選擇電路307的輸入A。
選擇器307可在選擇控制輸入S端接收選擇信號252，在輸入端R端接收進位輸出信號363，并可在輸出端Q提供信號351。信號351可被接收作為“或”門308的輸入。當選擇信號252處于低電平時，選擇器307可選擇信號364，以提供信號351，當選擇信號252處于高電平時，選擇進位輸出信號363，以提供信號351。
“或”門308可在一個輸入端接收信號351，在另一輸入端接收電源轉(zhuǎn)換信號352，并可提供輸出，作為D-型觸發(fā)器309的輸入D。D-型觸發(fā)器309可在時鐘輸入端接收第二時鐘信號261，并提供電源轉(zhuǎn)換信號252。“或”門308和D型觸發(fā)器309可以被構成為在電源轉(zhuǎn)換信號352變成高電平之后，保持電源轉(zhuǎn)換信號352。
時鐘產(chǎn)生電路600的操作，在選擇信號252為高電平的情況和選擇信號252為低電平的情況之間，可以不同。
圖7是選擇信號252為高、電源接通時的時鐘產(chǎn)生電路600的操作時序圖。
現(xiàn)在參照圖6和圖7，在時間T1，外部電源VDD可接通，轉(zhuǎn)換為高電平。這時，晶體振蕩電路103和第二振蕩電路208可開始振蕩。
從T1至T2，延遲電路210可提供邏輯低電平的信號251至D型觸發(fā)器127的復位端/R。這樣，D-型觸發(fā)器127可被復位，振蕩穩(wěn)定檢測信號361可設置為低電平。
計數(shù)器305響應第二時鐘信號261連續(xù)進行計數(shù)操作，并可在時間T3提供具有高電平的進位輸出信號363。進位輸出信號363處于高電平，選擇信號252也是高電平，選擇器307便可提供具有高電平的信號351。信號351為高電平，“或”門308便可提供高電平輸出，作為D-型觸發(fā)器309輸入D，D-型觸發(fā)器可鎖存電源轉(zhuǎn)換信號352為高電平。
電源轉(zhuǎn)換信號352為高電平，可變電壓產(chǎn)生電路101可從提供外部電源電壓VDD轉(zhuǎn)換為提供從電壓調(diào)節(jié)器111來的基本上恒定的電壓，作為可變電源156提供給晶體振蕩電路103和內(nèi)部邏輯電路105。因為電源轉(zhuǎn)換信號352為高，所以“與”門301和303可變?yōu)閱印＿@時，或者信號356，或者信號354，可響應信號353的邏輯電平而變?yōu)楦唠娖健?br> 計數(shù)器209或210可分別響應信號354或356的上升沿，開始計數(shù)，提供計數(shù)輸出358或359。但是，因為只有一個計數(shù)器209或210計數(shù)，所以出現(xiàn)不匹配，判定電路的輸出360可保持為低電平。
從時間T4至T5，原始時鐘信號157的振蕩可增長至某種程度，但仍不足以適當?shù)剞D(zhuǎn)換“與”門301。圖7表示的情況是原始時鐘信號157可超過“與”門301的高輸入電平VIH，但還沒有到低于“與”門301的低輸入電平VIL。在這種情況下，“與”門301所提供的信號353可維持高電平，只有計數(shù)器209可以計數(shù)。由于只有計數(shù)器209計數(shù)，而計數(shù)器210不計數(shù)，所以不會出現(xiàn)匹配，振蕩穩(wěn)定檢測信號361可維持低電平。
在時間T5，原始時鐘信號157將得到足夠的增長。在這種狀態(tài)下，因為原始時鐘信號157的電平在達到“與”門301的高輸入電平VIH之后，變成周期地低于“與”門 301的低輸入電平VIL，所以由“與”門301提供的信號353可在高電平和低電平之間，周期地轉(zhuǎn)換。在這種情況下，計數(shù)器209和計數(shù)器210可交替地對相同的計數(shù)的數(shù)目分別進行計數(shù)，提供可匹配或一致的計數(shù)值358和359。
在時間T6，計數(shù)器209的計數(shù)值358和計數(shù)器210的計數(shù)值359可大于零并彼此一致。這時，判定電路可提供具有高電平(指示匹配)的信號360?！盎颉遍T可提供高電平，作為D-型觸發(fā)器127的輸入D，D-型觸發(fā)器127可提供具有高電平的振蕩穩(wěn)定檢測信號361。“或”門126可接收振蕩穩(wěn)定檢測信號361作為向D-型觸發(fā)器127提供鎖存反饋的輸入。信號360可加至計數(shù)器209和210的復位端RST2。這樣，在時間T6，計數(shù)器209和210的計數(shù)值358和359可被復位。
由于振蕩穩(wěn)定檢測信號361高，“與”門128可向內(nèi)部邏輯電路105提供合成時鐘信號362。這樣，可防止向內(nèi)部邏輯電路105提供不正確的時鐘。
因此，合成時鐘信號362，可通過“與”門提供對信號353和振蕩穩(wěn)定檢測信號361的“與”功能，而產(chǎn)生。但是，直到計數(shù)器305確定從電源VDD接通時起已經(jīng)過預定的時間為止，對原始時鐘信號157的充足性的檢測不會發(fā)生，從而使原始時鐘信號157可以具有足夠的增長。當原始時鐘信號的振蕩，甚至在從電源VDD接通時起由計數(shù)器305所設置的預定時間以后仍不足夠時，合成時鐘信號362可保持為低電平。
當選擇信號252為低電平時，在檢測原始時鐘信號157的恰當增長之前從電源VDD接通開始起算的時間周期，由時間常數(shù)電路410確定。這樣，時鐘產(chǎn)生電路600可保持與常規(guī)時鐘產(chǎn)生電路的可比性。
但是，在時鐘產(chǎn)生電路600中，即使由時間常數(shù)電路410提供的時間常數(shù)信號由于例如設計者的錯誤而上升過快，也可防止在晶體振蕩電路103變?yōu)榉€(wěn)定之前，合成時鐘信號362產(chǎn)生。這可通過使合成時鐘信號362固定在低電平而實現(xiàn)。這樣，可防止內(nèi)部邏輯電路105失去控制。
同時，當時間常數(shù)電路410提供設置的足夠長，以致使原始時鐘信號增長的時間常數(shù)變得足夠時，合成時鐘信號362可在由時間常數(shù)電路410設置的預定時間被產(chǎn)生(在低和高電平之間振蕩)。
參考圖8，它是以參考符號800指示的根據(jù)本實施例的時鐘產(chǎn)生電路示意圖。
時鐘產(chǎn)生電路800可包括與時鐘產(chǎn)生電路600類似的組成部分。這些組成部分可以用相同的參考符號表示，對它們的描述被省略。
時鐘產(chǎn)生電路800可與時鐘產(chǎn)生電路400的不同之處是控制電路104B可用控制電路104D代替?？刂齐娐?04D可包括類似于控制電路104C的組成部分，這些組成部分可以用相同的參考符號表示，對它們的描述被省略。
控制電路104D與控制電路104C的不同之處是上升沿檢測電路207可以取消，計數(shù)器209和210可用可逆計數(shù)器401代替，判定電路211可用判定電路402代替。
可逆計數(shù)器401可在遞增計數(shù)端UP接收來自“與”門302的信號354，在遞減計數(shù)端DOWN接收來自“與”門303的信號356?？赡嬗嫈?shù)器401在復位端RST1接收上升沿檢測電路206的輸出355，在復位端RST2接收來自判定電路402的輸出451?？赡嬗嫈?shù)器401也可在時鐘端接收第二時鐘信號261?？赡嬗嫈?shù)器401可提供輸出441，作為判定電路402的輸入。當由上升沿檢測電路206變成高電平或者判定電路402提供的信號360變成高電平時，可逆計數(shù)器401可被復位。可逆計數(shù)器401在信號354為高電平時響應第二時鐘信號261進行遞增計數(shù)，在信號356為高電平時響應第二時鐘信號261進行遞減計數(shù)。因此，只有當由晶體振蕩電路103提供的原始時鐘信號157充分增長時，可逆計數(shù)器401才可在原始時鐘信號157周期的一個邏輯高的部分遞增計數(shù)至給定值，在原始時鐘信號157的同一周期的一個邏輯低的部分遞減計數(shù)至零。
由上升沿檢測電路206提供的信號355可提供作為判定電路402的輸入。這樣，當原始時鐘信號157足以使可逆計數(shù)器401能在原始時鐘信號157的同一周期內(nèi)進行遞增計數(shù)然后遞減計數(shù)至零時，判定電路402可確定可逆計數(shù)器401是否在由上升沿檢測電路206提供的信號355的上升沿產(chǎn)生零計數(shù)結果。如果可逆計數(shù)器401在由上升沿檢測電路206提供的信號355的上升沿產(chǎn)生零計數(shù)結果，判定電路402就可產(chǎn)生具有高電平的信號360。這時，可逆計數(shù)器401可被信號360復位。如果可逆計數(shù)器401在由上升沿檢測電路206提供的信號355的上升沿不產(chǎn)生零計數(shù)結果。判定電路402可產(chǎn)生具有低電平的信號360。這時，可逆計數(shù)器401可響應信號355被復位。
當判定電路402產(chǎn)生具有高電平的信號360時，振蕩穩(wěn)定檢測信號361可從低轉(zhuǎn)變?yōu)楦唠娖?。這樣，合成時鐘信號362可被提供至內(nèi)部邏輯電路105。
時鐘產(chǎn)生電路800的其他操作基本上與時鐘產(chǎn)生電路600的操作相同，因此省略進一步的描述。
現(xiàn)在將討論時鐘產(chǎn)生電路的另一實施例。
低電壓電路可用來代替電壓調(diào)節(jié)器111。作為控制電路104的電源，電路可產(chǎn)生大體上是外部電源VDD的一半的電源。利用電壓調(diào)節(jié)器111作為電源，可穩(wěn)定第二振蕩電路208的振蕩頻率。
根據(jù)這些實施例，加至振蕩電路和內(nèi)部邏輯電路上的電壓可以轉(zhuǎn)換。在振蕩電路提供的原始時鐘信號增長到足夠幅度后，合成時鐘信號可被提供到內(nèi)部邏輯電路。這樣，可防止內(nèi)部邏輯電路響應尚未穩(wěn)定的時鐘信號而操作，并可防止內(nèi)部邏輯電路脫離控制，盡管振蕩電路和內(nèi)部邏輯電路工作于低電壓。
應當理解，上述實施例是示范性的，本發(fā)明不應被局限于這些實施例。特定的結構不應被局限于所述實施例。
因此，盡管這里已詳細描述了所提供的各種具體實施例，但在不偏離本發(fā)明的精神和范圍的情況下，本發(fā)明可以做各種修改，替換和變化。因此，本發(fā)明只受限于所附權利要求的定義。
權利要求
1.一種時鐘產(chǎn)生電路，其特征在于包括產(chǎn)生原始時鐘信號的振蕩電路；充電控制電路，其在原始時鐘信號的幅度變成至少為第一預定值時，向充電節(jié)點提供充電；第一邏輯電路，其產(chǎn)生具有初始狀態(tài)的第一邏輯電平的第一控制信號，并響應變?yōu)榈诙A定值的充電節(jié)點的電位，轉(zhuǎn)變至第二邏輯電平；合成時鐘產(chǎn)生電路，其根據(jù)第一控制信號和原始時鐘信號，向不包括在時鐘產(chǎn)生電路中的另一電路提供合成時鐘。
2.根據(jù)權利要求1所述的時鐘產(chǎn)生電路，其特征在于進一步包括轉(zhuǎn)換電路，其響應第一控制信號，對提供給振蕩電路的電源進行轉(zhuǎn)換。
3.根據(jù)權利要求1所述的時鐘產(chǎn)生電路，其特征在于進一步包括轉(zhuǎn)換電路，其響應第一控制信號，對提供給另一電路的電源進行轉(zhuǎn)換。
4.根據(jù)權利要求1所述的時鐘產(chǎn)生電路，其特征在于充電控制電路包括緩沖器，其滯后接收原始時鐘信號，并提供控制向充電節(jié)點充電的充電控制信號。
5.一種時鐘產(chǎn)生電路，其特征在于包括產(chǎn)生原始時鐘信號的振蕩電路；第一測量電路，其測量原始時鐘信號至少為第一閾值時的第一時間周期；第二測量電路，其測量原始時鐘信號至多為第二閾值時的第二時間周期；第一控制信號產(chǎn)生電路，其產(chǎn)生具有初始狀態(tài)的第一邏輯電平的第一控制信號，并在第一時間周期基本上等于第二時間周期時，轉(zhuǎn)變至第二邏輯電平；和合成時鐘產(chǎn)生電路，其根據(jù)第一控制信號和原始時鐘信號，向不包括在時鐘產(chǎn)生電路的另一電路提供合成時鐘。
6.根據(jù)權利要求5所述的時鐘產(chǎn)生電路，其特征在于進一步包括轉(zhuǎn)換電路，其響應第一控制信號，對提供給振蕩電路的電源進行轉(zhuǎn)換。
7.根據(jù)權利要求5所述的時鐘產(chǎn)生電路，其特征在于進一步包括轉(zhuǎn)換電路，其響應第一控制信號，對提供給另一電路的電源進行轉(zhuǎn)換。
8.根據(jù)權利要求5所述的時鐘產(chǎn)生電路，其特征在于進一步包括第二控制電路，其提供具有激勵邏輯電平和去激勵邏輯電平的激勵信號，其中，第一和第二測量電路耦連以接收激勵信號，并在激勵信號具有去激勵邏輯電平時，工作被停止。
9.根據(jù)權利要求8所述的時鐘產(chǎn)生電路，其特征在于激勵信號在電源接通后的預定時間周期內(nèi)，具有去激勵邏輯電平。
10.根據(jù)權利要求9所述的時鐘產(chǎn)生電路，其特征在于激勵信號在電源接通后具有去激勵邏輯電平的預定時間周期，由時間常數(shù)電路提供。
11.根據(jù)權利要求5所述的時鐘產(chǎn)生電路，其特征在于進一步包括轉(zhuǎn)換電路，其在電源接通后的預定時間周期以后，切換向振蕩電路提供的電源。
12.根據(jù)權利要求11所述的時鐘產(chǎn)生電路，其特征在于電源接通后的預定時間周期，由時間常數(shù)電路確定。
13.根據(jù)權利要求11所述的時鐘產(chǎn)生電路，其特征在于電源接通后的預定時間周期，由對第一時鐘信號計數(shù)至預定值的計數(shù)器確定。
14.根據(jù)權利要求5所述的時鐘產(chǎn)生電路，其特征在于進一步包括轉(zhuǎn)換電路，其在電源接通后的預定時間周期以后，切換向另一電路提供的電源。
15.一種時鐘產(chǎn)生方法，其特征在于包括步驟用振蕩電路產(chǎn)生原始時鐘信號；當原始時鐘信號達到至少為預定的幅度時，向充電節(jié)點充電；產(chǎn)生具有初始狀態(tài)的第一邏輯電平的控制信號，當充電節(jié)點達到預定電位時，控制信號的第一邏輯電平變?yōu)榈诙壿嬰娖剑缓晚憫刂菩盘柡驮紩r鐘信號，提供合成時鐘信號。
16.根據(jù)權利要求15所述的時鐘產(chǎn)生方法，其特征在于進一步包括步驟響應控制信號，對提供給振蕩電路的電源進行轉(zhuǎn)換。
17.根據(jù)權利要求15所述的時鐘產(chǎn)生方法，其特征在于進一步包括步驟響應控制信號，對提供給振蕩電路以外的另一電路的電源進行轉(zhuǎn)換。
18.一種時鐘產(chǎn)生方法，其特征在于包括步驟用振蕩電路產(chǎn)生原始時鐘信號；測量原始時鐘信號至少為第一閾值的第一時間周期；測量原始時鐘信號至多為第二閾值的第二時間周期；產(chǎn)生具有初始狀態(tài)的第一邏輯電平的控制信號，并且當?shù)谝粫r間周期基本上等于第二時間周期時，控制信號轉(zhuǎn)變?yōu)榈诙壿嬰娖?；和根?jù)第一控制信號和原始時鐘信號，向不包括在時鐘產(chǎn)生電路中的另一電路提供合成時鐘。
19.根據(jù)權利要求18所述的時鐘產(chǎn)生方法，其特征在于進一步包括步驟響應第一控制信號，對提供給振蕩電路的電源進行轉(zhuǎn)換。
20.根據(jù)權利要求18所述的時鐘產(chǎn)生方法，其特征在于進一步包括步驟響應第一控制信號，對提供給另一電路的電源進行轉(zhuǎn)換。
21.根據(jù)權利要求18所述的時鐘產(chǎn)生方法，其特征在于進一步包括步驟停止第一測量步驟和第二測量步驟。
22.根據(jù)權利要求21所述的時鐘產(chǎn)生方法，其特征在于通過響應轉(zhuǎn)變?yōu)榈诙壿嬰娖降牡谝豢刂菩盘?，來?zhí)行停止第一測量步驟和第二測量步驟的步驟。
23.根據(jù)權利要求21所述的時鐘產(chǎn)生方法，其特征在于在電源接通后的預定時間周期內(nèi)，執(zhí)行停止第一測量步驟和第二測量步驟的步驟。
24.根據(jù)權利要求23所述的時鐘產(chǎn)生方法，其特征在于在電源接通后停止第一測量步驟和第二測量步驟的預定時間周期，由時間常數(shù)電路提供。
25.根據(jù)權利要求18所述的時鐘產(chǎn)生方法，其特征在于進一步包括步驟對電源接通后的預定時間周期以后，切換向振蕩電路提供的電源。
26.根據(jù)權利要求25所述的時鐘產(chǎn)生方法，其特征在于電源接通以后的預定時間周期，由時間常數(shù)電路確定。
27.根據(jù)權利要求25所述的時鐘產(chǎn)生方法，其特征在于由對第一時鐘信號計數(shù)至預定值的計數(shù)器，確定從電源接通以后起的預定時間周期。
28.根據(jù)權利要求18所述的時鐘產(chǎn)生方法，其特征在于進一步包括步驟在電源接通后的預定時間周期以后，切換向另一電路提供的電源。
全文摘要
一種能防止錯誤時鐘被提供至內(nèi)部邏輯電路(105)的時鐘產(chǎn)生電路(100)。時鐘產(chǎn)生電路(100)可包括可變電壓產(chǎn)生電路(101)，振蕩電路(103)和控制電路(104)。振蕩電路(103)可提供原始時鐘信號(157)。充電電路(122，123和124)在原始時鐘信號達到預定幅度時，可提供充電信號(159)。當信號(157)充分充電器，可提供振蕩穩(wěn)定的信號，啟動合成時鐘信號(160)的產(chǎn)生。此時，減小的電壓(170)可提供為振蕩電路(103)的電源。這樣，可降低電流消耗，并減少由于向內(nèi)部邏輯電路提供錯誤時鐘所引起的故障。
文檔編號H03K3/012GK1421993SQ0215297
公開日2003年6月4日 申請日期2002年11月29日 優(yōu)先權日2001年11月29日
發(fā)明者才田隆廣 申請人:恩益禧電子股份有限公司