專利名稱：可自動檢測極性的輸出信號電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種輸出信號電路設(shè)計(jì)，特別是關(guān)于一種能夠自動檢測極性的輸出信號電路，以自動輸出適當(dāng)極性的輸出信號。
(2)背景技術(shù)多種輸出信號有的是正邏輯驅(qū)動(active high drive)，有的是負(fù)邏輯驅(qū)動(active low drive)，這些輸出信號的極性通常訂定在各特殊集成電路(Integrated Circuit，IC)的規(guī)格中，由當(dāng)初該IC的設(shè)計(jì)者所制訂。如圖1所示，它是習(xí)知具有輸入、輸出信號的接腳電路圖，當(dāng)系統(tǒng)開機(jī)復(fù)置(power on reset)或硬件復(fù)置(hardware reset)且系統(tǒng)驅(qū)動程序駐進(jìn)之后，輸出信號才會接受驅(qū)動程序的命令，反映出應(yīng)有的極性，顯現(xiàn)正確的狀態(tài)，這些狀態(tài)包括驅(qū)動一個(gè)LED指示燈、打開或關(guān)掉附屬電路的電源等。
當(dāng)一特殊的IC的輸出信號極性固定時(shí)，將限制該IC在系統(tǒng)應(yīng)用電路的設(shè)計(jì)彈性。簡單如小電流LED指示燈的直接驅(qū)動、繼電器(Relay)的驅(qū)動、乃至于較復(fù)雜的附屬電路電源的驅(qū)動等，在系統(tǒng)設(shè)計(jì)者就元件、成本、布局及備料等多方面考慮下，當(dāng)IC輸出信號極性被固定住，就有可能犧牲掉該IC在某些場合中被利用的機(jī)會。尤其是在較復(fù)雜的驅(qū)動模塊中，當(dāng)特一IC的輸出信號的極性相反時(shí)，該IC就無法被使用，必須多增加一非門，該IC才能再被使用，但如此的作法又會增加驅(qū)動模塊的制造成本以及生產(chǎn)備料的困擾。
因此，本發(fā)明即在針對上述的困擾，提出一種可自動檢測極性的輸出信號電路。
(3)發(fā)明內(nèi)容本發(fā)明的主要目的是在提出一種能自動檢測極性的輸出信號電路，且其輸出入信號端是同時(shí)具有輸入與輸出的特性，使其在系統(tǒng)開機(jī)復(fù)置或硬件復(fù)置時(shí)，能暫時(shí)關(guān)掉輸出電路，并引入該信號端的邏輯狀態(tài)，而在復(fù)置后且于驅(qū)動程序駐進(jìn)IC時(shí)，依驅(qū)動程序的命令輸出恰當(dāng)極性的輸出信號，從而增進(jìn)該IC于各種驅(qū)動模塊中被使用的彈性。
為實(shí)現(xiàn)上述目的，本發(fā)明的可自動檢測極性的輸出信號電路，其特點(diǎn)是，包括有一輸出入信號，用以連接一外部裝置，并可輸入該外部裝置的電位極性；一復(fù)置端，接受系統(tǒng)的復(fù)置命令，以切換該輸出入信號；一存儲裝置，藉由線路以分別連接該復(fù)置端及該輸出入信號的輸入端，且于接獲系統(tǒng)復(fù)置指令時(shí)，可自動檢測并存儲該外部裝置的連接電位極性；以及一控制器，其輸入端可分別連接該存儲裝置及一輸出暫存器，依據(jù)該存儲裝置的狀態(tài)以及輸出暫存器所存放的輸出狀態(tài)，輸出至該輸出入信號的信號輸出端。
為更清楚理解本發(fā)明的目的、特點(diǎn)和優(yōu)點(diǎn)，下面將結(jié)合附圖對本發(fā)明的較佳實(shí)施例進(jìn)行詳細(xì)說明。
(4)


圖1為習(xí)知的具有輸入、輸出信號的接腳電路圖。
圖2為本發(fā)明的輸出信號電路示意圖。
圖3至圖8為本發(fā)明輸出信號電路的各種應(yīng)用電路實(shí)施例。
(5)具體實(shí)施方式
本發(fā)明提出一種可自動檢測極性的輸出信號電路設(shè)計(jì)，該輸出入信號端實(shí)際上具有輸入與輸出的特性，請參閱圖2所示；圖3至圖8則為本發(fā)明的自動檢測極性的輸出信號電路的各種應(yīng)用電路的實(shí)施例。
如圖所示，一種可自動檢測極性的輸出信號電路的主要構(gòu)造是包括有一復(fù)置端Node 5，藉由一輸出入信號端Node 8以連接另一外部裝置；一存儲裝置，如觸發(fā)器(D-flip-flop，D型觸發(fā)器)10，其是藉由線路以分別連接該復(fù)置端Node 5及輸出入信號端Node 8的信號輸入端Node 10，且于接獲系統(tǒng)復(fù)置指令時(shí)，可自動檢測并存儲該外部裝置的連接電位極性；以及一控制器，通常為邏輯門20，其輸入端可分別連接該存儲裝置及一輸出暫存器，而該控制器的輸出端則藉由該輸出入信號端Node 8連接該外部裝置，以便依據(jù)該存儲裝置的狀態(tài)以及輸出暫存器所存放的輸出狀態(tài)，輸出至該輸出入信號端Node8的信號輸出端。其中，該外部裝置是可選自小信號的電路元件、LED指示燈、附屬電路的電源開關(guān)、繼電器、高耗能元件、直接驅(qū)動電路、雙載子晶體管電流放大驅(qū)動電路、金屬氧化物半導(dǎo)體晶體管電壓轉(zhuǎn)電流驅(qū)動電路及其組合式的其中之一。
上述的輸出暫存器為驅(qū)動(active)狀態(tài)時(shí)，該外部裝置的連接電位的極性是與復(fù)置后最后輸出至外部裝置的輸入電位的極性成相反態(tài)樣；另外，當(dāng)該輸出暫存器為非驅(qū)動(inactive)狀態(tài)時(shí)，則外部裝置的連接電位的極性是與復(fù)置后最后輸出至外部裝置的輸入電位的極性成相同態(tài)樣。
通常系統(tǒng)在電源起始復(fù)置(power on reset)或是硬件復(fù)置(hardwarereset)后，輸出信號必須處于失能(disable)狀態(tài)，如熄滅LED指示燈或關(guān)閉附屬電源等，待系統(tǒng)驅(qū)動程序駐進(jìn)且掌控系統(tǒng)后再視情況改變輸出信號，使之進(jìn)入致能(enable)狀態(tài)，如點(diǎn)亮LED指示燈或打開附屬電源等。圖3及圖4為本發(fā)明的電路在上述狀況的使用例，在此使用例當(dāng)中，本發(fā)明的電路如圖2中的輸出入信號端Node 8將分別接到圖3的信號端Node 12及圖4的信號端Node 13，以驅(qū)動兩電路圖中的LED。
圖3與圖4為本發(fā)明的可能應(yīng)用電路，其差別在于圖3中的LED指示燈必須在信號端Node 12連接至輸出入信號端Node 8，且同時(shí)為低電位(low)的狀態(tài)時(shí)方可點(diǎn)亮為開(ON)，然而圖4中的LED指示燈卻須在信號端Node 13連接至信號端Node 8，且同時(shí)為高電位(high)的狀態(tài)時(shí)才可點(diǎn)亮為ON。換句話說，本發(fā)明的輸出入信號端Node 8在電源起始復(fù)置(power on reset)或是硬件復(fù)置(hardware reset)、系統(tǒng)驅(qū)動程序駐進(jìn)后，需分別輸出正負(fù)極性相反的輸出信號方可驅(qū)動點(diǎn)亮兩電路使用例中的LED指示燈。
接下來將詳細(xì)說明本發(fā)明的設(shè)計(jì)電路可自動檢測極性來輸出信號以驅(qū)動兩電路使用例中LED指示燈。假定圖2的REG-OUT端Node 6為驅(qū)動程序指令控制的暫存器輸出，可訂定此輸出為驅(qū)動高電位(active high)，即寫入1為on，寫入0為off。當(dāng)此信號輸出電路為圖3的應(yīng)用電路采用時(shí)，進(jìn)行系統(tǒng)復(fù)置，復(fù)置端(RESET)Node 5的狀態(tài)將躍升為high，這將使該輸出入信號端Node 8關(guān)閉輸出。此時(shí)連接至Node 12的信號端Node 8將被圖3中電源端Vcc、LED及電阻元件R拉至high的電位狀態(tài)，此高電位狀態(tài)也將傳至D型觸發(fā)器(D-flip-flop)10的D點(diǎn)Node 10。復(fù)置后，復(fù)置端Node 5將跳回0的低電位狀態(tài)，觸發(fā)D型觸發(fā)器10的C點(diǎn)Node 11，將D點(diǎn)Node 10的電位狀態(tài)傳至Q點(diǎn)Node 9，進(jìn)而鎖住Q點(diǎn)Node 9，使其恒呈現(xiàn)高電位狀態(tài)，即為1。此時(shí)REG-OUT端Node 6也因系統(tǒng)復(fù)置、且驅(qū)動程序尚未駐進(jìn)，而呈現(xiàn)off狀態(tài)，即為0。這樣的狀態(tài)傳至異或門(Exclusive OR gate)20的輸入端后，將使其輸出端Node 7輸出表示1的高電位狀態(tài)，也因?yàn)镹ode 5復(fù)置后，跳回0的低電位狀態(tài)，Node 7的高電位狀態(tài)將傳送輸出至Node 8信號端，使Node 8持續(xù)維持高電位。所以復(fù)置后，驅(qū)動程序尚未駐進(jìn)前，接腳Node12仍然維持高電位，使LED指示燈為保持off熄滅的狀態(tài)。當(dāng)驅(qū)動程序駐進(jìn)后，Node 6將被寫入1，則異或門20的輸出端Node 7將跳回低電位low，這也將使輸出入信號端Node 8也就是信號端Node 12的電位狀態(tài)變?yōu)閘ow，此時(shí)LED指示燈即被點(diǎn)亮為on。
在圖4相反輸出信號極性的驅(qū)動電路使用例中，系統(tǒng)復(fù)置時(shí)，連接至信號端Node 13的輸出入信號端Node 8被將被LED及電阻元件R拉至接地(ground)的低電位狀態(tài)，此低電位狀態(tài)也將傳至D型觸發(fā)器(D-flip-flop)10的D點(diǎn)Node 10。復(fù)置后，Node 5將跳回0的低電位狀態(tài)，觸發(fā)D型觸發(fā)器10的C點(diǎn)Node 11，將D點(diǎn)Node 10的電位狀態(tài)傳至Q點(diǎn)Node 9，進(jìn)而鎖住Q點(diǎn)Node 9，使其恒呈現(xiàn)低電位狀態(tài)，即為0。此時(shí)REG-OUT端Node 6也因系統(tǒng)復(fù)置后驅(qū)動程序尚未駐進(jìn)，而呈現(xiàn)off狀態(tài)，即為0。這樣的狀態(tài)傳至異或門20的輸入端后，將使其輸出端Node 7輸出表示0的低電位狀態(tài)，也因?yàn)镹ode 5在復(fù)置后跳回0的低電位狀態(tài)，Node 7的低電位狀態(tài)將傳送輸出至信號端Node 8，使其持續(xù)維持低電位。所以復(fù)置后，驅(qū)動程序尚未駐進(jìn)的前，信號端Node 13仍然維持低電位，使LED指示燈為保持off熄滅的狀態(tài)。當(dāng)驅(qū)動程序駐進(jìn)后，Node 6將被寫入1，則異或門20的輸出端Node 7將躍升為高電位high，這也將使信號端Node 8也就是Node 13的電位狀態(tài)變?yōu)閔igh，此時(shí)LED指示燈即被點(diǎn)亮為on。
從上述圖3及圖4的使用例詳細(xì)說明，明白揭示本發(fā)明的設(shè)計(jì)電路可以自動檢測極性，能夠分別輸出正負(fù)極性相反的輸出信號以驅(qū)動點(diǎn)亮兩電路使用例中的LED指示燈。
圖3及圖4為假定使用本發(fā)明的設(shè)計(jì)電路的輸出信號接腳能提供足夠的吸入電流或是足夠的推出電流，以使圖中的的LED指示燈點(diǎn)亮的使用例。假定該輸出信號接腳的吸入或推出電流不足，則可如圖5或圖6所示使用PNP晶體管電流放大電路或NPN晶體管電流放大電路，以驅(qū)動LED指示燈。
圖3至圖6均為本發(fā)明的自動檢測極性的輸出信號電路在電流驅(qū)動電路方面的使用例，其是假定在系統(tǒng)復(fù)置時(shí)，有足夠的電流能夠使輸出信號接腳能拉到Vcc的高電位或接地(ground)的低電位。
若將本發(fā)明的自動檢測極性的輸出信號電路應(yīng)用于如圖7及圖8使用金屬氧化物半導(dǎo)體(MOS)晶體管如P溝道金屬氧化物半導(dǎo)體(PMOS)或N溝道金屬氧化物半導(dǎo)體(NMOS)等電壓驅(qū)動元件的驅(qū)動電路使用例中，在系統(tǒng)復(fù)置時(shí)因輸出信號接腳呈高阻抗?fàn)顟B(tài)，所以在該系統(tǒng)應(yīng)用電路必須加上一電阻Rg至圖7中的電源端(Vcc)或圖8的接地端(ground)，如此本發(fā)明的設(shè)計(jì)電路即可正常運(yùn)作。
圖5至圖8的使用例中，該電路可以得到較高的驅(qū)動電流，LED指示燈與R代表的負(fù)載電阻可以更替成繼電器(Relay)或是其他較耗電能的元件。此外，較復(fù)雜的驅(qū)動模塊如控制信號是屬于電壓驅(qū)動，Rg的狀態(tài)如圖7中的拉高(pull high)或是圖8的拉低(pull low)也是必要的。
其中，上述的實(shí)施例的系統(tǒng)開機(jī)復(fù)置(power on reset)或硬件復(fù)置(hardware reset)指令是以正邏輯(active high)作為復(fù)置信號，除此之外亦可使用負(fù)邏輯(active low)作為復(fù)置信號。
以上所述僅為本發(fā)明設(shè)計(jì)電路的實(shí)施例而已，并非用以限定本發(fā)明的申請專利范圍；凡其他為脫離本發(fā)明所揭示的精神下所完成的等效改變或替換，均應(yīng)包含在本申請的專利范圍內(nèi)。
權(quán)利要求
1.一種可自動檢測極性的輸出信號電路，其特征在于，包括有一輸出入信號，用以連接一外部裝置，并可輸入該外部裝置的電位極性；一復(fù)置端，接受系統(tǒng)的復(fù)置命令，以切換該輸出入信號；一存儲裝置，藉由線路以分別連接該復(fù)置端及該輸出入信號的輸入端，且于接獲系統(tǒng)復(fù)置指令時(shí)，可自動檢測并存儲該外部裝置的連接電位極性；以及一控制器，其輸入端可分別連接該存儲裝置及一輸出暫存器，依據(jù)該存儲裝置的狀態(tài)以及輸出暫存器所存放的輸出狀態(tài)，輸出至該輸出入信號的信號輸出端。
2.如權(quán)利要求1所述的輸出信號電路，其特征在于，該存儲裝置是為一觸發(fā)器。
3.如權(quán)利要求1所述的輸出信號電路，其特征在于，該控制器是為一邏輯門。
4.如權(quán)利要求3所述的輸出信號電路，其特征在于，該邏輯門是可選擇同或門、異或門及其組合式的其中之一。
5.如權(quán)利要求1所述的輸出信號電路，其特征在于，該輸出暫存器是可用以儲存一驅(qū)動程序指令。
6.如權(quán)利要求1所述的輸出信號電路，其特征在于，該復(fù)置端可于接獲復(fù)置指令時(shí)輸出一信號以關(guān)閉輸出信號端的輸出路徑，并得以逆向輸入及存儲該外部裝置的連接電位極性于該存儲裝置。
7.如權(quán)利要求1所述的輸出信號電路，其特征在于，該輸出暫存器為驅(qū)動狀態(tài)時(shí)，該外部裝置的連接電位的極性是與復(fù)置后最后輸出至外部裝置的輸入電位的極性成相反態(tài)樣；及該輸出暫存器為非驅(qū)動狀態(tài)時(shí)，該外部裝置的連接電位的極性是與復(fù)置后最后輸出至外部裝置的輸入電位的極性成相同態(tài)樣。
8.如權(quán)利要求1所述的輸出信號電路，其特征在于，該系統(tǒng)復(fù)置信號是可選擇正邏輯及負(fù)邏輯的其中之一。
全文摘要
本發(fā)明有關(guān)一種可自動檢測極性的輸出信號電路，該輸出入信號端實(shí)際上具有輸入與輸出的特性，在系統(tǒng)開機(jī)復(fù)置(power on reset)或硬件復(fù)置(hardware reset)時(shí)，關(guān)閉輸出電路，并由該輸出入信號端的輸入狀態(tài)來設(shè)定輸出信號的極性，復(fù)置后再恢復(fù)腳位正常的輸出。當(dāng)IC具有可自動檢測極性的輸出信號，可以增進(jìn)系統(tǒng)設(shè)計(jì)者在作應(yīng)用電路設(shè)計(jì)時(shí)的彈性，避免因?yàn)镮C輸出信號固定的輸出極性，而限制其被采用的機(jī)會。
文檔編號H03K19/0175GK1505265SQ0215357
公開日2004年6月16日 申請日期2002年11月28日 優(yōu)先權(quán)日2002年11月28日
發(fā)明者黃拔忠, 傅金泉 申請人:華邦電子股份有限公司