專利名稱：可變?nèi)潭鹊亩啾忍卅遥哪?shù)變換器的制作方法
技術領域：
本發(fā)明涉及多比特σ-δ模數(shù)變換器(“多比特σ-δADC”)。更特殊地，本發(fā)明涉及可變?nèi)潭鹊亩啾忍卅?δADC。
背景技術：
模數(shù)變換器(“ADC”)已經(jīng)用于各種應用和技術領域中，例如通信應用，以提供一種將模擬信號變換成數(shù)字信號的有效途徑。有效地將模擬信號變換成數(shù)字信號涉及模數(shù)變換的動態(tài)范圍。
例如，在通信應用中，為了使模數(shù)變換不是一種性能有限操作，模數(shù)變換的動態(tài)范圍應當大于100dB。已經(jīng)建議各種設計增大模數(shù)變換的動態(tài)范圍。

圖1描述這種建議設計的例子。
在圖1中，模數(shù)變換器2(“ADC”)用于將模擬信號變換為數(shù)字信號。ADC2具有與之相關的動態(tài)范圍。通過在ADC2之前用一個可變增益放大器1增大ADC2固有動態(tài)范圍。
當輸入信號較小時，可變增益放大器1(“VGA”)通過給信號提供較大的放大，能夠最佳地利用ADC2的固有動態(tài)范圍。此外，當輸入信號較大時，VGA1提供較小的放大。在這個例子中，模擬信號連同控制信號一起供給VGA1，該控制信號控制VGA1的增益。如上面所注釋的，VGA1的增益與輸入模擬信號的幅度成反比。放大的信號供給ADC2。ADC2將放大的模擬信號變換為數(shù)字信號，該數(shù)字信號從ADC2輸出，用于進一步的處理，儲存，等等。
圖2描述增大模數(shù)變換動態(tài)范圍的一種建議設計的另一個例子。在圖2所示的設計中，通過改變ADC20的全刻度來增大模數(shù)變換的動態(tài)范圍。如果將ADC設計成當全刻度減少時，它的輸入相關的(input-referred)噪聲也變得更小，那么減少的全刻度改善ADC量化低電平信號的能力，并因此增大了它的動態(tài)范圍。
如圖2所示，模擬信號連同可變基準信號一起供給ADC20。該可變基準信號控制ADC20的全刻度。在這個例子中，外部的基準信號(例如，基準電壓或基準電流)用于確定ADC20的全刻度。這樣，控制可變基準電平的幅度足夠影響對ADC20全刻度的所需控制。構造ADC使量化噪聲控制熱噪聲，以保證當全刻度(full scale)減少時，輸入相關的噪聲變得更小。
圖3描述增大模數(shù)變換動態(tài)范圍的一種建議設計的又一個例子。圖3所示出一種1比特σ-δADC。在這個例子中，通過控制輸入到比較器9的輸入信號的全刻度，來增大1比特σ-δADC的動態(tài)范圍。通過改變到反饋數(shù)模變換器7(“反饋DAC”)的全刻度，控制輸入信號的全刻度。反饋DAC7的全刻度響應于基準信號的特征而變化。用于改變反饋DAC7全刻度的基準信號特征可以是它的電壓電平，電流電平，頻率等等。
在這個例子中，模擬信號連同來自反饋DAC7的模擬信號一起供給一個固定的模擬濾波器5。該固定模擬濾波器5和反饋DAC7構成一個環(huán)路電路3。來自環(huán)路電路3的模擬信號供給比較器9，這兒將來自環(huán)路電路3的模擬信號變換成1比特的數(shù)字輸出信號。如上面注釋的，通過改變反饋DAC7的全刻度，也改變了到比較器9的輸入信號的全刻度。
然而，改變反饋DAC7的全刻度也改變了環(huán)路電路3內(nèi)的信號電平，也就是固定模擬濾波器5的輸出。例如，如果反饋DAC7的全刻度改變了一個大于零的因子k，來自環(huán)路電路3的信號也由因子k定標。環(huán)路電路3輸出信號的定標是由來自反饋DAC7的信號構成線性系統(tǒng)的部分輸入，也就是固定模擬濾波器5，由此使環(huán)路電路3的輸出也由相同的因子k定標。
在這個例子中，輸入信號的定標不會逆向地影響1比特σ-δADC的輸出，因為1比特σ-δADC僅對環(huán)路電路3輸出信號的符號敏感。這樣，通過簡單地提供用于改變反饋DAC7的有效全刻度的裝置，1比特σ-δADC能夠并入一個可變增益函數(shù)。
通過各種裝置也能夠滿足增大動態(tài)范圍的第二個必要條件，也就是當ADC的全刻度減少時，輸入相關的噪聲也減小。例如，一種開關電容式ADC能夠使用電容量足夠大的輸入電容，該電容量是如此地大，以使熱噪聲低于ADC的量化噪聲。替代地，一種開關電容式ADC能夠響應于或為了影響ADC全刻度的變化，調(diào)節(jié)它的輸入電容的大小。作為又一個例子，如果單比特連接時間的σ-δADC具有輸入相關的噪聲，該噪聲受反饋DAC7的動態(tài)誤差或熱噪聲的限制，反饋DAC7全刻度的減少將減小與反饋DAC7相關的噪聲，并這樣減少了ADC輸入相關的噪聲。
然而，如果σ-δADC使用多比特量化，如在使用σ-δADC的大多數(shù)應用中所希望的，反饋DAC全刻度的簡單定標不能提供所需的增大的動態(tài)范圍。
如上面所注釋的，反饋DAC7的全刻度定標能夠定標量化器的輸入。因為多比特量化器具有幾個非零的量化閥值，定標量化器的輸入導致它輸出的變化，并因此導致環(huán)路動態(tài)的變化。環(huán)路動態(tài)的這種變化能夠引起環(huán)路的不穩(wěn)定，由此減少ADC的非操作性。
因此，希望以與增大1比特σ-δADC動態(tài)范圍相同的方式增大多比特σ-δADC的動態(tài)范圍。此外，希望增大多比特σ-δADC的動態(tài)范圍，并不會引起噪聲外形有效性的降低或使調(diào)制解調(diào)器變得不穩(wěn)定。而且，希望保證當?shù)蕉啾忍卅?δADC量化器的輸入信號全刻度由一個大于零的因子k定標時，多比特σ-δADC的動態(tài)基本上沒有改變。
發(fā)明摘要本發(fā)明的第一方面是用于改變多比特σ-δ模數(shù)變換器的輸入全刻度電平的一種方法，該模數(shù)變換器含有量化器，環(huán)路濾波電路和數(shù)模反饋電路。該量化器，環(huán)路濾波電路，和數(shù)模反饋電路具有與之相關的環(huán)路增益，而量化器和環(huán)路濾波電路具有與之相關的組合增益。該方法改變數(shù)模反饋電路的全刻度，并與數(shù)模反饋電路全刻度成反比例地改變量化器和環(huán)路濾波電路的組合增益，以將環(huán)路增益維持在一個相當恒定的電平上。
本發(fā)明的第二方面是一種多比特σ-δ模數(shù)變換器。該多比特σ-δ模數(shù)變換器包括量化器；環(huán)路電路，連接到量化器，包括數(shù)模反饋電路；和基準信號源，提供一個基準信號。量化器和環(huán)路電路含有與之相關的環(huán)路增益。數(shù)模反饋電路，響應于該基準信號，改變它的全刻度，而量化器，響應于該基準信號，改變它的閥值。
本發(fā)明的第三方面是一種多比特σ-δ模數(shù)變換器。該多比特σ-δ模數(shù)變換器包括量化器；環(huán)路電路，連接到量化器，包括數(shù)模反饋電路和可變增益元件；和增益控制信號源，提供增益控制信號和全刻度控制信號。量化器和環(huán)路電路具有與之相關的環(huán)路增益。數(shù)模反饋電路，響應于全刻度控制信號，改變它的全刻度，而可變增益元件，響應于增益控制信號，改變它的增益。
附圖簡述可以用各種元件和元件排列，以及各種步驟和步驟排列構成本發(fā)明。附圖僅用作描述較佳實施例的目的，并不構成對本發(fā)明的限制，其中圖1是框圖，示出一個先前技術的模數(shù)變換電路；圖2是框圖，示出另一個先前技術的模數(shù)變換電路；圖3是框圖，示出第三個先前技術的模數(shù)變換電路；圖4是框圖，示出按照本發(fā)明內(nèi)容的多比特σ-δ模數(shù)變換電路的一個實施例；圖5是框圖，示出按照本發(fā)明內(nèi)容的多比特σ-δ模數(shù)變換電路的第二個實施例；及圖6是框圖，示出按照本發(fā)明內(nèi)容的多比特σ-δ模數(shù)變換電路的第三個實施例。
發(fā)明詳述如上面注釋的，通常通過定標到那里的輸入或通過改變供給ADC的基準信號特征控制ADC的全刻度來增大ADC的動態(tài)范圍。
然而，在多比特σ-δADC的情況中，僅僅定標到多比特σ-δADC的量化器的輸入信號不能增大模數(shù)信號變換的動態(tài)范圍，因為量化器具有幾個非零閥值。這樣，多比特量化器的增益不能按類似于單比特量化器性能的方式跟蹤輸入電平，引起噪聲外形有效性的降低，或使多比特σ-δADC變得不穩(wěn)定。
換而言之，當由于改變反饋DAC的全刻度，改變了多比特σ-δADC內(nèi)的信號電平時，環(huán)路增益改變了，并且也影響到多比特σ-δADC的噪聲轉(zhuǎn)移函數(shù)。特別地，如果H是特定環(huán)境的多比特σ-δADC的噪聲轉(zhuǎn)移函數(shù)(“NTF”)，那么，由因子k定標的信號電平將使NTF變化到H′＝(kH)/(1+(k-1)H)。這修正的NTF具有與H相同的傳輸零點，但具有不同的極點。NTF極點的漂移能夠降低噪聲外形的有效性，或者使多比特σ-δADC變得不穩(wěn)定。
承認需要增大多比特σ-δADC的動態(tài)范圍，而避免與先前技術方法相關的問題，本發(fā)明提供-種方法和系統(tǒng)，增大多比特σ-δADC的動態(tài)范圍，并不使噪聲外形的有效性降低或使多比特σ-δADC變得不穩(wěn)定。此外，本發(fā)明提供一種方法和系統(tǒng)，保證當多比特σ-δADC全刻度由一個大于零的因子k定標時，多比特σ-δADC的NTF基本上沒有變化。
如同上面注釋和圖3所述的，通過改變一個或多個反饋DAC的全刻度，能夠改變σ-δADC的全刻度。當反饋DAC的全刻度改變某因子時，將由該相同的因子定標環(huán)路電路內(nèi)的信號電平。該環(huán)路電路內(nèi)的定標能夠引起上面注釋的不希望的結果。這樣，本發(fā)明提供補償這種定標以增大動態(tài)范圍的方法，并不會出現(xiàn)上面注釋的問題。
在本發(fā)明的一個實施例中，按照本發(fā)明的內(nèi)容，通過將多比特σ-δADC內(nèi)量化器的閥值電平改變某一個因子，來補償由于改變多比特σ-δADC中的一個或多個反饋DAC的全刻度引起的環(huán)路電路信號電平的定標，該因子類似于改變反饋DAC全刻度的那個因子。圖4描述框圖，示出本發(fā)明的這個實施例。
在圖4中，示出多比特σ-δADC。在這個例子中，通過控制供給多比特量化器200的輸入信號全刻度增大該多比特σ-δADC的動態(tài)范圍。通過改變反饋數(shù)模變換器7(“反饋DAC”)的全刻度，來控制供給多比特量化器200的輸入信號全刻度。反饋DAC7的全刻度響應于可變基準信號的特征而變化。用于改變反饋DAC7全刻度的基準信號特征可以是它的電壓電平，電流電平，頻率等等。
在這個實施例中，如圖4所述，模擬輸入信號連同來自反饋DAC7的模擬信號一起供給環(huán)路濾波電路5。環(huán)路濾波電路5和反饋DAC7構成環(huán)路電路30。來自環(huán)路電路30的模擬信號供給多比特量化器200，這兒，將模擬信號變換為多比特數(shù)字輸出信號。如上面注釋的，通過改變反饋DAC7的全刻度，可改變進入多比特量化器200的輸入信號的全刻度。
然而，改變反饋DAC7的全刻度也改變了環(huán)路電路3內(nèi)的信號電平，也就是環(huán)路濾波電路5內(nèi)的信號電平。例如，如果反饋DAC7的全刻度改變了一個大于零的因子k，從環(huán)路電路30供給多比特量化器200的信號也改變了一個因子k。這種來自環(huán)路電路30的輸出定標是由于來自反饋DAC7的信號構成到該環(huán)路濾波電路5的部分輸入信號，因此，使環(huán)路電路30的輸出也由相同的因子k定標。
在本發(fā)明的這個實施例中，如圖4所述的，反饋DAC7和多比特量化器200兩者均接收可變的基準信號。因為反饋DAC7和多比特量化器200都接收該可變基準信號，當反饋DAC7的全刻度改變時，多比特量化器200的閥值也成比例地改變。與反饋DAC7全刻度的改變成比例變化的多比特量化器200閥值，使多比特σ-δADC將環(huán)路增益維持在一個相當恒定電平，其中，環(huán)路增益是反饋DAC7，環(huán)路濾波電路5，和多比特量化器200的組合增益。通過維持相當恒定的環(huán)路增益，多比特σ-δADC實現(xiàn)一種可變?nèi)潭?，并沒有使噪聲外形有效性降低，或使多比特σ-δADC不穩(wěn)定。此外，因為多比特DAC有出錯，如動態(tài)錯誤及更多特殊的匹配錯誤，當DAC的全刻度減少時，這些出錯變得更小，當ADC全刻度減少時，通過利用多比特反饋DAC7有利于實現(xiàn)ADC輸入相關噪聲的減少。減少輸入相關噪聲的組合和噪聲外形的恒定性使改變多比特σ-δADC的全刻度變成用于增大它的動態(tài)范圍的有效手段(means)。
注意雖然圖4僅描述單個反饋DAC7，多個反饋DAC能夠用在多比特σ-δADC中。在多個反饋DAC用在多比特σ-δADC內(nèi)的情況中，多比特量化器200的閥值依據(jù)總有效增益改變，該增益是多個反饋DAC貢獻給環(huán)路電路30的總增益。
圖5描述本發(fā)明另一個實施例，其中，通過并入該環(huán)路電路內(nèi)的一個或多個可變增益元件補償由改變多比特σ-δADC內(nèi)一個或多個反饋DAC的全刻度引起的多比特σ-δADC的環(huán)路電路內(nèi)的信號電平定標。
在圖5中，環(huán)路濾波電路5劃分為前端濾波器51和后端濾波器53。如圖5所述，模擬信號供給前端濾波器51。然后，濾波的信號供給可變增益元件10(“VGE”)。VGE10的增益由來自增益控制源11的控制信號控制。來自VGE10的信號在送給多比特量化器200之前供給后端濾波器53，該多比特量化器200將該信號變換成多比特數(shù)字信號。圖5進一步描述反饋DAC7連接到前端濾波器51。此外，一個可選的反饋DAC7”能夠連接到后端濾波器53。
通過改變反饋DAC7或反饋DAC7”的全刻度控制多比特σ-δADC的全刻度。反饋DAC7(或反饋DAC7”)的全刻度響應于從增益控制源11接收的可變基準信號的特征而變化。用于改變反饋DAC7(或反饋DAC7”)全刻度的基準信號的特征可以是它的電壓電平，電流電平，頻率等等。
在這個實施例中，如圖5所述，模擬輸入信號連同來自反饋DAC7的模擬信號一起供給前端濾波器51。前端濾波器51和反饋DAC7是環(huán)路電路300的一部分。而且，來自VGE10的模擬輸出信號有選擇地連同來自反饋DAC7”的模擬信號一起供給后端濾波器53。VGE10，后端濾波器53，和反饋DAC7”也是環(huán)路電路300的一部分。來自環(huán)路電路300的模擬信號供給多比特量化器200，這兒將該信號轉(zhuǎn)換成多比特數(shù)字輸出信號。通過改變反饋DAC7的全刻度或改變可選的反饋DAC7”的全刻度，改變了多比特σ-δADC的全刻度。
然而，改變反饋DAC7的全刻度或改變可選的反饋DAC7”的全刻度也能改變環(huán)路電路300內(nèi)的信號電平。例如，如果反饋DAC7的全刻度或可選的反饋DAC7”的全刻度改變一個大于零的因子k，從環(huán)路電路300供給多比特量化器200的信號也由因子k定標。來自環(huán)路電路300的輸出信號的這種定標是由于來自反饋DAC7或可選的反饋DAC7”的信號構成濾波器51和53的部分輸入，因此，環(huán)路電路300的輸出也由相同因子k定標。
在本發(fā)明的這個實施例中，如圖5所述，VGE10從增益控制源11接收一個增益控制信號，以與反饋AC7全刻度的變化成反比例地控制VGE10的增益。因為VGE10的增益與反饋DAC7全刻度的變化成反比例地變化，多比特σ-δADC能夠?qū)h(huán)路增益維持在一個相當恒定的電平，其中環(huán)路增益是反饋DAC7，可選的反饋DAC7”，前端濾波器51，后端濾波器53，VGE10，和多比特量化器200的組合增益。通過維持相當恒定的環(huán)路增益，多比特σ-δADC能實現(xiàn)增大的動態(tài)范圍，并沒有降低噪聲外形的有效性或使多比特σ-δADC的非穩(wěn)定性變差。
更特殊地，例如，如果連接到前端濾波器51的反饋DAC7的全刻度改變一個因子k，前端濾波器51的信號電平也由因子k定標。將VGE10的增益改變1/k足夠達到所需的補償，因為在這個例子中，后端濾波器53的信號電平將維持恒定。注意因為σ-δ調(diào)制器通常是調(diào)制參數(shù)出錯的容許度，VGE10的增益僅需要約1/k函數(shù)。
注意，雖然圖5僅描述單個反饋DAC7或單個可選的反饋DAC7”，在任何情況，多個反饋DAC能夠用在多比特σ-δADC。在多比特σ-δADC內(nèi)使用多個反饋DAC的情況中，VGE10的增益與總有效增益成反比例變化，該總增益是多個反饋DAC貢獻給環(huán)路電路300的總增益。
參考圖5，在環(huán)路電路300內(nèi)實現(xiàn)可變增益元件10的優(yōu)點有兩部分。首先，當全刻度較小時，VGE10的增益就較高，并因此后端濾波器53的輸入相關噪聲較小。第二，當談到多比特σ-δADC的輸入時，VGE10的非線性將減少一個因子，該因子等于前端濾波器51的同帶信號傳輸增益。將VGE10放置在接近于環(huán)路電路300的輸入位置，能增強第一個優(yōu)點，而將VGE10放置在接近環(huán)路電路300輸出位置，能增強第二個優(yōu)點。通過評價隱含的性能或功耗能夠確定VGE10的最理想位置。
在本發(fā)明的第三實施例中，如圖6所述，通過在環(huán)路電路內(nèi)并入一個或多個可變增益元件以及通過改變多比特σ-δADC內(nèi)量化器的閥值電平，以使可變增益元件和量化器的組合增益改變一個類似于反饋DAC全刻度改變的因子，就能補償多比特σ-δADC的環(huán)路電路內(nèi)信號電平的定標，該信號電平的定標是由改變多比特σ-δADC內(nèi)的一個或多反饋DAC的全刻度引起的。
在圖6中，環(huán)路濾波電路劃分為前端濾波器51和后端濾波器53。如圖6所述，模擬信號供給前端濾波器51。然后，該濾波的信號供給可變增益元件10(“VGE”)。由來自增益控制源11的控制信號控制VGE10的增益。來自VGE10的信號在供給多比特量化器200之前供給后端濾波器53，在量化器200內(nèi)，將信號轉(zhuǎn)換為多比特數(shù)字信號。圖6進一步描述反饋DAC7連接到前端濾波器51。而且，一個可選的反饋DAC7”能夠連接到后端濾波器53。
通過改變反饋DAC7以及可能的反饋DAC7”的全刻度，控制多比特σ-δADC的全刻度。反饋DAC7(或反饋DAC7”)的全刻度響應于從增益控制源11接收的可變基準信號特征而改變。用于改變反饋DAC7(或反饋DAC7”)的全刻度的基準信號特征可以是它的電壓電平，電流電平，頻率等等。
在這個實施例中，如圖6所述，模擬輸入信號連同來自反饋DAC7的模擬信號一起供給前端濾波器51。前端濾波器51和反饋DAC7是環(huán)路電路300的一部分。而且選擇地，來自VGE10的模擬輸入信號連同來自反饋DAC7”的模擬輸入信號一起供給后端濾波器53。VGE10，后端濾波器53，和反饋DAC7”也是環(huán)路電路300的一部分。來自環(huán)路電路300的模擬信號供給多比特量化器200，這兒將信號轉(zhuǎn)換為多比特數(shù)字輸出信號。通過改變反饋DAC7的全刻度或改變可選的反饋DAC7”的全刻度，能改變多比特σ-δADC的全刻度。
然而，改變反饋DAC7的全刻度或改變可選的反饋DAC7”全刻度也能改變環(huán)路電路300內(nèi)的信號電平。例如，如果反饋DAC7的全刻度或可選的反饋DAC7”的全刻度改變了一個大于零的因子k，從環(huán)路電路300供給多比特量化器200的信號也由因子k定標。來自環(huán)路電路300的輸出信號的這種定標是由于來自反饋DAC7或可選的反饋DAC7”的信號構成到濾波器51和53的部分輸入信號，因此環(huán)路電路300的輸出也由相同的因子k定標。
在本發(fā)明的這個實施例中，如圖6所述，VGE10從增益控制源110接收增益控制信號，該增益控制信號控制VGE10的增益，而多比特量化器200從增益控制源110接收基準信號，該基準信號改變多比特量化器200的閥值。VGE10的增益變化和多比特量化器200閥值的變化提供總增益的變化，該總增益變化與反饋DAC7的全刻度變化成反比例，因此，允許多比特σ-δADC將環(huán)路增益維持在一個相當恒定的電平上，其中環(huán)路增益是反饋DAC7，可選的反饋DAC7”，前端濾波器51，后端濾波器53，VGE10，和多比特量化器200的組合增益。通過維持相當恒定的環(huán)路增益，多比特σ-δADC實現(xiàn)可變的全刻度，并沒有降低噪聲外形的有效性或使多比特σ-δADC的非穩(wěn)定性變差。
注意雖然圖6僅描述了單個反饋DAC7或單個可選的反饋DAC7”，在任何情況，多個反饋DAC能夠用在多比特σ-δADC。
本發(fā)明第四實施例包括含有一個復制元件的多比特σ-δ模數(shù)變換器，該復制元件，例如可變增益元件或定標版本的可變增益元件的復制元件，它的增益與可變增益元件的增益成正比例。在這個實施例中，本發(fā)明通過給該復制元件提供一個與該數(shù)模反饋電路的全刻度成比例一個信號，并調(diào)節(jié)可變增益元件和可變增益元件復制品的增益，這樣使可變增益元件復制品的輸出等于恒定的基準電平，按與數(shù)模反饋電路的全刻度成反比例地改變可變增益元件的增益，以將環(huán)路增益維持在一個相當恒定的電平上。
本發(fā)明第五實施例包括含有一個復制元件的多比特σ-δ模數(shù)變換器，該復制元件，例如可變增益元件或定標版本的可變增益元件的復制元件，它的增益與可變增益元件的增益成正比例。在這個實施例中，本發(fā)明通過給該復制元件提供一個與該數(shù)模反饋電路的全刻度成比例一個信號，并調(diào)節(jié)模數(shù)反饋電路的全刻度，這樣使可變增益元件復制品的輸出等于恒定的基準電平，按與數(shù)模反饋電路的全刻度成反比例地改變可變增益元件的增益，以將環(huán)路增益維持在一個相當恒定的電平上。
本發(fā)明還可以跟蹤可變增益元件增益，并依據(jù)跟蹤的增益值進一步修改數(shù)模反饋電路的全刻度。
注意在上述的實施例中，通過使用幾個可變增益元件，增益補償可以分布在整個環(huán)路電路。在電路電平上，能夠連續(xù)地或分段地改變反饋DAC的全刻度，而可變增益元件可以是真正的可變增益放大器，在放大器內(nèi)，可由模擬信號控制其增益，或它可以是一個例如可編程增益放大器的模塊(block)，該模塊含有一套離散的增益值。還是電路電平上，可變增益元件可以用可變電阻，可變電容，可變跨導，可變衰減器，或其他可變增益元件來實現(xiàn)。
還要注意，如果實際應用中使用幾個量化器，例如多級或級聯(lián)調(diào)制器，上述的實施例可以用在這些應用中，以實現(xiàn)可變的全刻度。
簡而言之，本發(fā)明改變多比特σ-δ模數(shù)變換的全刻度電平，該多比特σ-δ模數(shù)變換器含有量化器，環(huán)路濾波電路，和數(shù)模反饋電路。量化器，環(huán)路濾波電路，和數(shù)模反饋電路有一個與之相關的環(huán)路增益，而量化器和環(huán)路濾波電路有一個與之相關的組合增益。本發(fā)明改變數(shù)模反饋電路的全刻度，并與數(shù)模反饋電路的全刻度成反比例地改變量化器和環(huán)路濾波器電路的組合增益，以將環(huán)路增益維持在一個相當恒定的電平上。
雖然已經(jīng)示出并描述了本發(fā)明的各種例子和實施例，那些本領域的普通技術人員將理解本發(fā)明的精神和范疇不受這些特殊描述和附圖的限制，而可以進行如在下面的權利要求中所闡述的所有各種修改和變化。
權利要求
1.一種改變含有量化器，環(huán)路濾波電路，和數(shù)模反饋電路的多比特σ-δ模數(shù)變換器的輸入全刻度電平的方法，所述量化器，環(huán)路濾波電路，和數(shù)模反饋電路有一個與之相關的環(huán)路增益；所述量化器和環(huán)路濾波電路有一個與之相關的組合增益，所述方法包括(a)改變所述數(shù)模反饋電路的全刻度；及(b)與所述數(shù)模反饋電路的所述全刻度成反比例地改變所述量化器和環(huán)路濾波電路的所述組合增益，以將所述環(huán)路增益維持在一個相當恒定的電平上。
2.如權利要求1的所述方法，其特征在于，從所述數(shù)模反饋電路輸出經(jīng)過所述環(huán)路濾波電路到所述量化器的輸入所定義的一條電路通道具有與之相關的總增益，并且所述(b)改變所述電路通道的所述總增益，以將所環(huán)路增益維持在一個相當恒定的電平上。
3.如權利要求1的所述方法，其特征在于，所述(b)將多個所述量化器的閥值改變某一個因子，以將所述環(huán)路增益維持在一個相當恒定電平上，所述因子與改變所述數(shù)模反饋電路全刻度的因子相類似。
4.如權利要求1的所述方法，其特征在于，所述多比特σ-δ模數(shù)變換器包括可變增益元件，并且所述(b)改變所述可變增益元件的增益，以將所述環(huán)路增益維持在一個相當恒定的電平上。
5.如權利要求4的所述方法，其特征在于，所述(b)改變所述可變增益元件的增益，并且改變所述量化器的多個閥值，以將所述環(huán)路增益維持在一個相當恒定的電平上。
6.如權利要求4的所述方法，其特征在于，所述(b)將所述數(shù)模反饋電路的全刻度改變一個因子k，并且所述(b)將所述可變增益元件的增益改變約1/k，以將所述環(huán)路增益維持在一個相當恒定的電平上。
7.如權利要求4的所述方法，其特征在于，所述多比特σ-δ模數(shù)變換器包括一個復制元件，它的增益與所述可變增益元件成正比，并且所述(b)通過給所述復制元件施加與所述數(shù)模反饋電路的所述全刻度成比例的一個信號，并調(diào)節(jié)所述可變增益元件和所述復制元件的全刻度，這樣使所述復制元件的輸出等于一個恒定基準電平，與所述數(shù)模反饋電路的所述全刻度成反比例地改變所述可變增益元件的增益，以將所述環(huán)路增益維持在一個相當恒定的電平上。
8.如權利要求4的所述方法，其特征在于，所述多比特σ-δ模數(shù)變換器包括一個復制元件，它的增益與所述可變增益元件成正比，并且所述(b)通過給所述復制元件施加與所述數(shù)模反饋電路的所述全刻度成比例的一個信號，并調(diào)節(jié)所述數(shù)模反饋電路的所述全刻度，這樣使所述復制元件的輸出等于一個恒定基準電平，與所述數(shù)模反饋電路的所述全刻度成反比例地改變所述可變增益元件的增益，以將所述環(huán)路增益維持在一個相當恒定的電平上。
9.如權利要求6的所述方法，其特征在于，進一步包括(c)跟蹤所述可變增益元件的增益；及(d)依據(jù)跟蹤的增益值，進一步修改所述數(shù)模反饋電路的全刻度。
10.一種多比特σ-δ模數(shù)變換器，其特征在于，包括量化器；環(huán)路電路，連接到所述量化器，包括數(shù)模反饋電路；及基準信號源，提供一個基準信號；所述量化器和所述環(huán)路電路具有與之相關的環(huán)路增益；所述數(shù)模反饋電路，響應于所述基準信號，改變它的全刻度；所述量化器，響應于所述基準信號，改變它的閥值。
11.如權利要求10的所述多比特σ-δ模數(shù)變換器，其特征在于，所述量化器將它的閥值改變某一個因子，以將所述環(huán)路增益維持在一個相當恒定的電平上，所述因子與改變所述數(shù)模反饋電路的所述全刻度的因子相類似。
12.一種多比特σ-δ模數(shù)變換器，其特征在于，包括量化器；環(huán)路電路，連接到所述量化器，包括數(shù)模反饋電路和可變增益元件；及增益控制源，提供一個增益控制信號和一個全刻度控制信號；所述量化器和所述環(huán)路電路具有一個與之相關的環(huán)路增益；所述數(shù)模反饋電路，響應于所述全刻度控制信號，改變它的全刻度；所述可變增益元件，響應于所述增益控制信號，改變它的增益。
13.如權利要求12的所述多比特σ-δ模數(shù)變換器，其特征在于，所述可變增益元件按與所述數(shù)模反饋電路的所述全刻度變化成反比例地改變它的增益，以將所述環(huán)路增益維持在一個相當恒定的電平上。
14.如權利要求12的所述多比特σ-δ模數(shù)變換器，其特征在于，所述可變增益是一種可變增益放大器。
15.如權利要求12的所述多比特σ-δ模數(shù)變換器，其特征在于，所述可變增益元件是一種可變電阻。
16.如權利要求12的所述多比特σ-δ模數(shù)變換器，其特征在于，所述可變增益元件是一種可變電容。
17.如權利要求12的所述多比特σ-δ模數(shù)變換器，其特征在于，所述可變增益元件是一種可變跨導。
18.如權利要求12的所述多比特σ-δ模數(shù)變換器，其特征在于，所述可變增益元件是一種可變衰減器。
全文摘要
一種多比特σ－δ模數(shù)變換器含有量化器，環(huán)路濾波電路，和數(shù)模反饋電路。所述量化器，環(huán)路濾波器，和數(shù)模反饋電路具有與之相關的環(huán)路增益。所述量化器和環(huán)路濾波器具有與之相關的組合增益。所述數(shù)模反饋電路的全刻度是可改變的。所述量化器和環(huán)路濾波器的所述組合增益也是可改變的。更特殊地，所述量化器和環(huán)路濾波器的組合增益與所述數(shù)模反饋電路的全刻度是成反比例地變化，以將所述環(huán)路增益維持在一個相當恒定的電路上。
文檔編號H03M3/04GK1582534SQ02804706
公開日2005年2月16日 申請日期2002年2月5日 優(yōu)先權日2001年2月8日
發(fā)明者R·施賴埃爾, L·辛格, J·A·勞埃德 申請人:模擬設備股份有限公司