專利名稱：產(chǎn)生非重疊時脈相位之電路裝置的制作方法
具經(jīng)保證非重疊時脈之多相位時脈為數(shù)種應(yīng)用所需要的，此種應(yīng)用的實例為電閘電容式濾波器、三角積分調(diào)變器、時脈加速器或充電泵。產(chǎn)生兩非重疊相位或時脈相位對之電路已由先前技藝已知許久。
然而，在個別情況，必需產(chǎn)生彼此插入的三或更多時脈相位及具相關(guān)于彼此的經(jīng)訂定的位置，此亦確保許多非重疊時脈相位的選擇。
改變負(fù)載條件構(gòu)成在非重疊時脈相位的產(chǎn)生的特別問題。經(jīng)由電容負(fù)載，特別是未實際重疊其它時脈相位的時脈相位以一種重疊仍然發(fā)生的方式被偏移。由先前技藝兩時脈相位的電路被說明于第1及2圖，所得時脈相位被說明于第3圖。被說明于第1圖的電路排列基本上包括兩NAND組件，一個組件的輸出回饋至另一個NAND組件的輸入。
時脈信號CLKIN存在于第一NAND組件1及經(jīng)由倒反器存在于第二NAND組件2。為解釋該功能，起初假設(shè)該NAND組件1的第二輸入系在LOW，只要時脈信號CLKIN維持在低，輸出Q2為HIGH。經(jīng)倒反時脈信號所施用的第二NAND組件2的輸入在此時間點為在高。輸出Q2回饋至該第二NAND組件2的第二輸入，其結(jié)果為，在此時間點，HIGH信號同樣地存在于那里，該第二NAND組件2的輸出因而至LOW且該輸出信號Q1同樣地為LOW。
當(dāng)時脈信號CLKIN接著變更為HIGH，上升邊緣在電路中傳播，第一NAND組件的第一輸入因而接收HIGH信號，故HIGH位準(zhǔn)及LOW位準(zhǔn)存在于該輸入，因而在輸出的位準(zhǔn)不改變及邊緣不會持續(xù)穿過該第一NAND組件1。
該第二NAND組件2的第一輸入現(xiàn)在接收LOW信號，然而，其結(jié)果為輸出由LOW跳至HIGH且邊緣持續(xù)?，F(xiàn)在為HIGH的輸出Q1回饋至該第一NAND組件1的第二輸入，其結(jié)果為，兩HIGH信號存在該第一NAND組件的輸入及結(jié)果，輸出為LOW，結(jié)果，該邊緣現(xiàn)在亦傳播至第二輸出Q2，此狀態(tài)被保持直到時脈信號CLKIN的位準(zhǔn)再次被改變。
下降時脈邊緣以參考上升邊緣所敘述的方式持續(xù)，然而，起初僅該第一NAND組件1的輸出信號改變，然而，盡管該輸入的不同占有，該第二NAND組件2的輸出信號維持相同的。所以，該輸出Q2的位準(zhǔn)為先被改變的一個，接著為該輸出Q1的位準(zhǔn)。在輸出Q1及Q2的信號因而彼此插入。在該輸出Q1及Q2狀態(tài)改變間的時間間隔由該邏輯切換組件，亦即在第1圖的NAND組件，的延遲次數(shù)的值決定。
該延遲次數(shù)可經(jīng)由額外延遲組件的標(biāo)的使用被精確地決定。
此種電路被示于第2圖，除了該NAND組件1及2，許多倒反器在該NAND組件1及2的輸出及電路輸出Q1及Q2間連接，每一個倒反器具典型切換時間，其產(chǎn)生信號的延遲，此外，兩進(jìn)一步輸出Q1 N及Q2N被送出，該進(jìn)一步輸出分別攜帶相關(guān)于Q1及Q2的互補信號。
由此種電路裝置產(chǎn)生的信號被說明于第3圖，相位Q1及Q2為嚴(yán)格非重疊的(正邏輯)，當(dāng)相位Q1N及Q2N為嚴(yán)格重疊的(正邏輯)或是同樣地非重疊的(負(fù)邏輯)。時脈間斷或非重疊時間由Tnov1表示。具兩非重疊時脈相位之時脈系統(tǒng)適合用于驅(qū)動如電閘電容式濾波器或充電泵。
然而，某些電路區(qū)塊需要第三時脈相位對，其不僅暫時補償關(guān)于現(xiàn)有相位對，而是以暫時插入方式以非重疊方式切換。第4圖表示說明此需求的時序圖，經(jīng)由信號的合適組合，對關(guān)于重疊的任意要求，應(yīng)總可能發(fā)現(xiàn)滿足這些要求的三個信號。對三或更多非重疊時脈相位，于此已必須使用系統(tǒng)時脈頻率，其以倍數(shù)較高及必需細(xì)分該頻率周期，然而，以電路觀點該系統(tǒng)時脈的較高頻率導(dǎo)致顯著復(fù)雜性。
所以，本發(fā)明目的為訂定一種電路裝置，藉由此三或更多非重疊時脈相位可被產(chǎn)生，在此情況下目的為確保在時脈相位間的暫時補償被依從，無論所連接的負(fù)荷。
此目的可藉由產(chǎn)生非重疊時脈相位的電路裝置而達(dá)到，其具第一電路單元以合并兩輸入信號以形成輸出信號及第二電路單元以合并兩輸入信號以形成輸出信號，第一及第二電路單元的個別第一輸入被提供用于共同時脈信號的施用，及第一多任務(wù)器單元，第一輸入被連接至第一電路單元的輸出，第二輸入被連接至第二電路單元的輸出，及多任務(wù)器單元的輸出被連接至第一及第二電路單元的第二輸入及提供第三輸入以在第一多任務(wù)器單元的輸入間切換以施用時脈信號，許多非重疊時脈相位由第一及第二電路單元及第一多任務(wù)器單元的輸出信號提供。
由該多任務(wù)器單元的插入及至兩電路單元的相對應(yīng)聯(lián)結(jié)所達(dá)到的是由第1及2圖已知的電路裝置變?yōu)榭煞糯蟮模M(jìn)一步輸出被加至存在于先前技藝中的兩輸出。僅標(biāo)準(zhǔn)邏輯狀態(tài)被使用是有利的。由前饋裝置所達(dá)到的是在所有情況下重疊被避免至最大可能頻率的限制，此亦特別應(yīng)用于改變電容負(fù)荷，在此情況下，僅單一參考時脈是需要的，其頻率等于輸出信號的頻率。
特別有利的是經(jīng)由進(jìn)一步多任務(wù)器單元的插入，本發(fā)明的多任務(wù)器單元的插入可被加乘使用，故相對應(yīng)更多輸出信號亦可得到，其皆以非重疊方式被插入。
若第一及第二電路單元皆為具連接至下游的延遲組件之NAND組件，電路被建造地特別簡單，該延遲組件皆包括串聯(lián)連接的倒反器。
本發(fā)明參考示例具體實施例詳細(xì)解釋于下。
在圖式中第1及2圖顯示已敘述的先前技藝的電路裝置，第3圖顯示根據(jù)第2圖根據(jù)先前技藝的電路之時序圖，第4圖顯示由根據(jù)本發(fā)明電路裝置所產(chǎn)生之時序圖，第5圖顯示根據(jù)本發(fā)明電路裝置的第一示例具體實施例，第6圖顯示第5圖電路裝置的詳細(xì)說明，及第7圖顯示根據(jù)本發(fā)明電路裝置的第二示例具體實施例，第8圖顯示第7圖標(biāo)例具體實施例的詳細(xì)說明。
第1至3圖顯示根據(jù)先前技藝的電路裝置及相對應(yīng)時序圖，如已在敘述的簡介中所說明。第4圖顯示一種如由根據(jù)本發(fā)明電路裝置所產(chǎn)生之時序圖。
此種電路被說明第5圖，時脈信號CLK被送至第一切換單元SE1及第二切換單元SE2的第一輸入E1.1及E2.1，而且，多任務(wù)器單元ME 1被提供，其第三輸入被提供以用做時脈信號CLK的施用。該多任務(wù)器單元的第三輸入E3.3被提供以在多任務(wù)器單元的第一及第二輸入M3.1及M3.2間切換，第一切換單元SE1的輸出A1.1被連接至該多任務(wù)器單元ME1的第一輸入E3.1，第二切換單元SE2的輸出A2.1被相對應(yīng)地連接至該多任務(wù)器單元的第二輸入E3.2，而且，第一多任務(wù)器單元ME1的輸出A3.1系連接至該第一切換單元SE1的第二輸入E1.2及至該第二切換單元SE2的第二輸入E2.2。該第一及第二切換單元SE1及SE2與該多任務(wù)器單元ME1的輸出A1.1、A2.1、及A 3.1被提供做為輸出Q1、Q2及Q3以分線輸出信號。
該第一及第二切換單元SE1及SE2的各種具體實施例為可了解的，一個可能的具體實施例說明于第6圖，于此切換單元SE1及SE2包括個別NAND組件1及2，及亦包括于下游連接的倒反器做為延遲組件。該多任務(wù)器單元ME1包括多任務(wù)器3，做為延遲組件的倒反器同樣地連接至多任務(wù)器輸出的下游。
正信號邊緣首先通過該切換單元SE1，故該輸出Q1為先至HIGH的一個(參考第4圖)，該多任務(wù)器3的ENB輸入被連接至經(jīng)倒反時脈信號CLK。結(jié)果首先多任務(wù)器3的輸入S1被活化，所以，來自Q1的正信號邊緣持續(xù)通過該多任務(wù)器3至輸出Q2。如同在根據(jù)先前技藝電路的情況下，在輸出Q2的信號被回饋至該NAND組件2及由其輸入持續(xù)通過做為延遲組件的倒反器至輸出Q3，使得該輸出Q3為最后一個至HIGH的。現(xiàn)在假設(shè)該輸出維持在此狀態(tài)直到該時脈信號CLK變化。
在下降時脈邊緣的情況下，亦即當(dāng)該時脈信號CLK至LOW時，該多任務(wù)器3被切換，故現(xiàn)在該多任務(wù)器3的輸入S2被活化，負(fù)緣無法持續(xù)經(jīng)過該NAND組件1因該NAND組件的第二輸入額外必需至LOW，其僅當(dāng)該輸出Q2改變其狀態(tài)時發(fā)生。然而，該負(fù)時脈邊緣經(jīng)由NAND組件2傳播。所以，首先該輸出Q3至LOW，已同時切換至該輸入S2的多任務(wù)器3現(xiàn)在允許該下降時脈邊緣持續(xù)通過該多任務(wù)器3及連接至該輸出Q2下游的延遲組件，由此，該下降邊緣持續(xù)至該NAND組件1的輸入以在通過該延遲組件后到達(dá)該輸出Q1，故該輸出Q1亦至LOW。一旦該時脈信號CLK再次至HIGH，該多任務(wù)器3再次切換且該操作重新開始。
第7圖說明根據(jù)本發(fā)明電路裝置的進(jìn)一步示例具體實施例，藉由此四個交互插入的及非重疊時脈相位意欲被產(chǎn)生。為實現(xiàn)此目的，進(jìn)一步多任務(wù)器單元ME2在該第一切換單元SE1及該第一多任務(wù)器單元ME 1間被連接。該第一切換單元SE1的輸出現(xiàn)在不再連接至該第一多任務(wù)器單元ME1的第一輸入，而是至該第二多任務(wù)器單元ME2的第一輸入。該多任務(wù)器單元ME2現(xiàn)在同樣地連接至該第一多任務(wù)器單元ME1的輸出至該第一切換單元1的第二輸入之回饋。該操作方法類似于參考第5圖所敘述的操作方法。該第二多任務(wù)器單元ME2亦具延遲組件，所以意欲訂定的時間延遲存在于在Q2的輸出信號及在Q3的輸出信號之間。
在第7圖以方塊圖說明的電路裝置再次更詳細(xì)地說明于第8圖，此顯示該第二多任務(wù)器單元ME2與該第一多任務(wù)器單元ME1相同地被建造。換言之，其具多任務(wù)器4及于下游連接的延遲組件。
在第6圖及第8圖的詳細(xì)敘述中，該切換單元SE1及SE2皆以連接于下游的NAND組件及延遲組件實現(xiàn)，然而，以其它邏輯閘，例如以NOR組件，的實現(xiàn)是同等合適的。若在第6圖的電路裝置中，該兩NAND組件1及2以NOR組件取代，電路的功能性被保留且所有改變?yōu)殡娐份敵龅乃敵鲂盘栔付?。在本?圖的情況下，終端Q1及Q3，及對應(yīng)的Q1N及Q3N，被互換。
在第6圖及第8圖中，多任務(wù)器3及4以多任務(wù)器模塊被說明。熟知本技藝者可分辨藉由分離結(jié)構(gòu)實現(xiàn)多任務(wù)器的功能。
五或更多時脈相位的電路裝置可類似地由其它多任務(wù)器單元的增加而被建構(gòu)，其可在切換單元SE1或SE2及相鄰多任務(wù)器單元間連接。
為得到實際可利用的外部信號，僅必需協(xié)調(diào)延遲時間與所欲時脈循環(huán)。對應(yīng)的尺寸化為專家能力的范圍內(nèi)。
權(quán)利要求
1.一種產(chǎn)生非重疊時脈相位的電路裝置，其具第一電路單元(SE1)以合并兩輸入信號以形成一輸出信號及第二電路單元(SE2)以合并兩輸入信號以形成一輸出信號，第一及第二電路單元(SE1、SE2)的個別第一輸入(E1.1、E2.1)被提供用于共同時脈信號(clk)的施用，及第一多任務(wù)器單元(ME1)，一第一輸入(E3.1)被連接至該第一電路單元(SE1)的輸出(A1.1)，一第二輸入(E3.2)被連接至該第二電路單元(SE2)的輸出(A2.1)及該多任務(wù)器單元的輸出(A3.1)皆被連接至該第一及第二電路單元(SE1、SE2)的第二輸入(E1.2、E2.2)及提供第三輸入(E3.3)以在該第一多任務(wù)器單元(ME1)的輸入間切換以施用該時脈信號，許多非重疊時脈相位系由該第一及第二單元(SE1、SE2)及該第一多任務(wù)器單元(ME1)的輸出信號提供。
2.根據(jù)權(quán)利要求第1項的電路裝置，其特征在于第二多任務(wù)器單元(ME2)在該第一電路單元(SE1)及該第一多任務(wù)器單元(ME1)間被連接，-該第二多任務(wù)器單元(ME2)的第一輸入(E4.1)系連接至該第一電路單元(SE1)的輸出(A1.1)，-該第二多任務(wù)器單元(ME2)的第二輸入(E4.2)系連接至該第一多任務(wù)器單元(ME1)的輸出(A3.1)，及-該第二多任務(wù)器單元(ME2)的輸出(A4.1)系連接至該第一多任務(wù)器單元(ME1)的第一輸入(E3.1)及該第一切換單元(SE1)的第二輸入(E1.2)，及-該第二多任務(wù)器單元(ME2)的第三輸入(E4.3)系提供用于該時脈信號(clk)的施用。
3.根據(jù)權(quán)利要求第2項的電路裝置，其特征在于進(jìn)一步多任務(wù)器單元在該第一電路單元(SE1)及最接近于其的該多任務(wù)器單元間連接，該多任務(wù)器單元的連接系根據(jù)在該第一電路單元(SE1)及該第一多任務(wù)器單元(ME1)間的該第二多任務(wù)器單元(ME2)之連接被提供。
4.根據(jù)權(quán)利要求第1至3項中其中一項的電路裝置，其特征在于該第一及第二電路單元(SE1、SE2)皆包括具于下游連接的延遲組件之NAND組件，倒反器系連接至該第二電路單元(SE2)的第一輸入(E2.1)的上游。
5.根據(jù)權(quán)利要求第1至4項中其中一項的電路裝置，其特征在于該第一多任務(wù)器單元(ME1)包括一多任務(wù)器及于下游連接的一延遲組件，該第一多任務(wù)器單元(ME1)的該第一及第二輸入(E3.1、E3.2)為該多任務(wù)器的數(shù)據(jù)輸入及該多任務(wù)器單元的該第三輸入(E3.3)為該多任務(wù)器的切換輸入。
全文摘要
本發(fā)明系關(guān)于一種產(chǎn)生非重疊時脈相位的電路裝置，其具第一電路單元(SE1)以合并兩輸入信號以形成輸出信號及第二電路單元(SE2)以合并兩輸入信號以形成輸出信號，第一及第二電路單元(SE1、SE2)的個別第一輸入(E1.1、E2.1)被提供用于共同時脈信號(clk)的施用，及第一多任務(wù)器單元(ME1)，第一輸入(E3.1)被連接至第一電路單元(SE1)的輸出(A1.1)，第二輸入(E3.2)被連接至第二電路單元(SE2)的輸出(A2.1)及多任務(wù)器單元的輸出(A3.1)皆被連接至該第一及第二電路單元(SE1、SE2)的第二輸入(E1.2、E2.2)及提供第三輸入(E3.3)以在第一多任務(wù)器單元(ME1)的輸入間切換以施用時脈信號，許多非重疊時脈相位由該第一及第二電路單元(SE1、SE2)及該第一多任務(wù)器單元(ME1)的輸出信號提供。
文檔編號H03K5/151GK1550065SQ02816952
公開日2004年11月24日 申請日期2002年8月8日 優(yōu)先權(quán)日2001年8月31日
發(fā)明者G·梅徹爾, G 梅徹爾 申請人:因芬尼昂技術(shù)股份公司