專利名稱：帶有用來防止偽信息感測的有源阻抗的功率控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的背景1.本發(fā)明的領(lǐng)域本發(fā)明涉及一種功率控制電路，其帶有感測電路用來感知與功率器件有關(guān)的信息，并帶有有源阻抗電路用來防止偽信息(spuriousinformation)的感測。更具體地，本發(fā)明可在抗噪聲(noise immune)功率控制電路中得到實現(xiàn)，用以消除由于高的電壓起伏和其它原因造成的偽測量。
2.相關(guān)技術(shù)說明用于驅(qū)動電氣設(shè)備(諸如馬達(dá))的電路通常包括諸如功率場效應(yīng)晶體管(FET)的功率器件，功率就是通過該器件而提供的。舉例來說，功率場效應(yīng)晶體管可以是絕緣柵雙極晶體管(IGBT)。
例如，

圖1中的電路10是常規(guī)的馬達(dá)控制器電路，其帶有低端功率場效應(yīng)晶體管12和高端功率場效應(yīng)晶體管14，并且晶體管12和14在供應(yīng)1200伏電壓的直流母線(DC bus)與公共地之間以半橋的形式和二極管16和18連接。電路10包括集成電路(IC)20，集成電路20是用于本應(yīng)用和類似應(yīng)用的代表性功率IC。IC 20在低端包括驅(qū)動器22、比較器24和緩沖器26，并且在高端包括驅(qū)動器30、比較器32和緩沖器34。
IC 20帶有用于控制功率場效應(yīng)晶體管12和14的輸出管腳，以及用于接收與功率場效應(yīng)晶體管12和14的操作有關(guān)的信息的輸入管腳。
在電路10中，輸出管腳LO和HO分別用作場效應(yīng)晶體管12和14的門控管腳(gate control pins)。該半橋的中心節(jié)點與管腳VS相連，并為輸出設(shè)備(在本例中為馬達(dá))提供電壓。
低端desat/電壓反饋(DSL/VFL)輸入管腳用于接收與FET 12的操作有關(guān)的信息，而高端desat/電壓反饋(DSH/VFH)輸入管腳則用來接收與FET 14有關(guān)的操作信息。DSL/VFL和DSH/VFH管腳提供desat輸入，以指示穿過功率場效應(yīng)晶體管的短路情況，電路10可響應(yīng)此短路情況而切換到軟關(guān)機模式。DSL/VFL和DSH/VFH管腳還提供電壓反饋輸入，以指示穿過功率場效應(yīng)晶體管的電壓，電路10的微處理器控制器可響應(yīng)此電壓來管理功率輸出以提高系統(tǒng)效率。DSL/VFL和DSH/VFH管腳是用于連接功率器件(如FET 12和FET 14)的感測節(jié)點的幾個例子。
通過IC 20的desat和電壓反饋輸入所檢測到的信息可通過圖2中的電路40獲得理解。如管腳標(biāo)記所表明的那樣，電路40的部件代表了電路10中的低端部件或高端部件。在圖2中，IC 20上的部件在左側(cè)示出，而在IC 20所安裝的電路板上的部件則在右側(cè)示出。
在電路40中，例如，功率FET 42代表FET 12或FET 14，它的柵極與管腳LO或管腳HO連接，而管腳LO或管腳HO則分別接收來自驅(qū)動器44的門控電壓，驅(qū)動器44代表了IC 20上的驅(qū)動器22或者驅(qū)動器30。類似地，比較器46代表了比較器24或比較器32，緩沖器48代表了緩沖器26或緩沖器34。比較器46作為感測電路的一部分，用于根據(jù)感測輸入信號來提供感測結(jié)果信號。該感測輸入信號包括從DS/VF管腳上接收到的信息。比較器46輸出端上的感測結(jié)果信號包括從與FET 42的操作有關(guān)的感測輸入信號中獲得的信息。
管腳DS/VF通過表現(xiàn)為電路10中的電阻52或電阻54的電阻50與電源(Vcc或輸出管腳VB)相連。電阻50可提供足夠高的阻抗以降低電流，例如它可以為100K歐姆。
管腳DS/VF通過表現(xiàn)為電路10中的二極管62或二極管64的高壓二極管60來感知穿過FET 42的源極到漏極的電壓。正常情況下，當(dāng)FET 42導(dǎo)通時，二極管60處于正向偏置并導(dǎo)通；隨后，當(dāng)FET 42截止時，二極管60處于反向偏置并被截止，隨后，當(dāng)FET再次導(dǎo)通時，二極管60也再次處于正向偏置并導(dǎo)通。
二極管60的一個功能是允許檢測短路狀態(tài)，在該狀態(tài)下，即使FET42被門控導(dǎo)通(gated on)，穿過FET 42的電壓也很高。在短路狀態(tài)發(fā)生而同時FET導(dǎo)通時，必須通過其門信號(gate signal)使FET 42截止以防止FET 42的損壞。短路狀態(tài)導(dǎo)致節(jié)點66的電壓升高，二極管60被反向偏置并截止，從而指明檢測到了短路狀態(tài)。結(jié)果，電流開始從Vcc或VB經(jīng)電阻50、70和72這樣的路徑流入地，其中電阻70和72示例地分別為200K歐姆和500K歐姆。管腳DS/VF處的電壓升高，比較器46的“+”輸入端上的電壓也相對于“-”管腳而升高。結(jié)果，比較器46的輸出為“高”，該輸出指示出了短路狀態(tài)，要關(guān)閉驅(qū)動器44，而驅(qū)動器44隨即通過門信號關(guān)閉FET 42。
圖1和圖2所示電路的一個問題在本文中稱作“干擾問題”，其涉及到來自DC母線的高頻噪聲。如虛線所示，二極管60在截止時的行為與電容74類似，它允許高頻噪聲到達(dá)比較器46。例如，如圓圈76中的波形所示，電容器74可以通過負(fù)尖峰信號和正尖峰信號。負(fù)尖峰信號可以拉低比較器46的“+”輸入端的電壓，從而導(dǎo)致錯誤指示短路狀態(tài)。
另一個問題在本文稱作“感測問題”，其涉及通過DS/VF管腳接收的電壓反饋(VFB)信息。為增加系統(tǒng)的效率，應(yīng)向控制器提供精確定時的VFB信息以指明FET 42何時導(dǎo)通和截止，從而允許控制器做出正確的判斷。在電路40中，可利用與檢測短路狀態(tài)的電路相同的電路(該電路可以利用如齊納二極管或其它合適的器件而得以實現(xiàn))，并通過對DS/VF管腳電壓與比較器46的“-”輸入端上接收到的來自電源80(其表示為IC20上的電源82或電源84)的門限電壓或參考電壓進行比較，從而獲得VFB信息。比較器46通過緩沖器48和VFL或VFH輸出管腳向微處理器控制器提供帶有VFB信息的信號。
當(dāng)FET 42截止時，DS/VF管腳相對于門限值處于高電壓，并且比較器46向緩沖器48提供高電平輸出。類似地，當(dāng)FET 42導(dǎo)通時，DS/VF管腳相對于門限值處于低電壓，并且比較器46向緩沖器48提供低電平輸出。
如圖3所示，由于在FET 42從截止到導(dǎo)通的跳變中會產(chǎn)生偽信號(spurious signal)，因而就發(fā)生了感測問題。在圖3中，上面的波形示出了穿過FET 42的電壓，中間的波形示出了DS/VF管腳相對于地的電壓，下面的波形則示出了由比較器46通過緩沖器48提供給VFL或VFH管腳的VFB信號。
如上面波形中的區(qū)段100所示，F(xiàn)ET 42從t0到t1截止，并且穿過其的電壓為幾百伏的高電壓值。結(jié)果，如區(qū)段102所示，二極管60截止，并且使DS/VF管腳的電壓相對地也是高電壓值，而且如區(qū)段104所示，比較器46提供了高電平信號以指示其“+”輸入端的電壓比“-”輸入端的電壓高。
在t1時刻，驅(qū)動器44開始向FET 42提供高電平的門信號以使其導(dǎo)通，結(jié)果，如區(qū)段110所示，穿過FET 42的電壓在幾百納秒內(nèi)從幾百伏快速向下跳變。
在FET 42的截止-導(dǎo)通跳變期間，二極管60保持短暫截止，因而起到電容的作用，這樣如區(qū)段112所示，高頻負(fù)峰值信號通過并傳送到DS/VF管腳，并且如t2時刻的跳變114所示，導(dǎo)致比較器46改變其狀態(tài)。然而，由于此時穿過FET 42的電壓仍然超過VTH，因此這種狀態(tài)的改變不能精確地指示出穿過FET 42的電壓與門限電壓VTH的相交時刻。
在FET 42的導(dǎo)通到截止跳變期間，如時刻t6、t7和t8之間的波形區(qū)段所示，二極管60導(dǎo)通而且比較器46在t7時刻的狀態(tài)改變是精確定時的。
感測問題的核心原因是截止到導(dǎo)通跳變期間的二極管電容耦合，其導(dǎo)致了不準(zhǔn)確的VFB信號時序。由于穿過二極管60的耦合，結(jié)果負(fù)尖峰和其他偽電壓變化可以到達(dá)DS/VF管腳，從而導(dǎo)致比較器46產(chǎn)生不精確的定時狀態(tài)變化。另外，F(xiàn)ET 42和二極管60的尺寸的改變以及電路板和區(qū)段110的斜率的改變能夠影響VFB信號時序，從而導(dǎo)致VFB不準(zhǔn)確。

發(fā)明內(nèi)容
本發(fā)明提供了一種新的功率控制電路，其包含有可防止感測輸入信號中的偽信息的校正電路。結(jié)果，該校正電路減輕了上述的干擾和感測問題。
與上述的電路類似，所述新的電路包括感測電路，所述感測電路包括上述比較器或其他合適的部件用以根據(jù)感測輸入信號提供感測結(jié)果信號所述感測輸入信號包括通過門控器件(如連接在感測電路和功率器件之間的二極管或其他合適的器件)接收的信息。所述感測結(jié)果信號則包括從與所述功率器件的操作有關(guān)的所述感測輸入信號中獲得的信息。
另外，本發(fā)明的電路包括可防止感測輸入信號中包括從所述門控器件接收的偽信息的校正電路。這種優(yōu)良的技術(shù)減輕了上述的干擾和感測問題，并能用相對簡單的電路來實現(xiàn)。
來自所述門控器件的偽信息可以是如上所述的負(fù)尖峰信號形式。因而所述校正電路能夠防止所述感測輸入信號中的負(fù)尖峰信號。如果所述門控器件是二極管而所述功率器件是FET，則除了當(dāng)FET導(dǎo)通時以外，所述校正電路可以防止負(fù)尖峰信號。
例如，所述校正電路可以包括能夠被打開的可開關(guān)的或“有源的”阻抗來防止偽信息。例如，當(dāng)所述功率器件關(guān)閉時，所述可開關(guān)的阻抗可被打開，相反地，當(dāng)所述功率器件打開時，所述可開關(guān)的阻抗關(guān)閉。
在所述感測電路包括比較器的情況下，如上所述，所述校正電路可接收所述比較器輸出的感測結(jié)果信號。當(dāng)所述感測結(jié)果信號指出所述感測輸入信號大于參考信號時(它表明所述功率器件是關(guān)閉的)，所述校正電路可防止負(fù)尖峰信號。
本發(fā)明的電路可以用包括感測電路和校正電路的集成電路實現(xiàn)。如上所述，該集成電路可以具有感測節(jié)點，用以通過二極管或其他門控器件連接至FET或其他功率器件。所述可開關(guān)阻抗可被連接在電源和所述感測節(jié)點之間。在所述集成電路包括部件以便如果所述門控電路關(guān)閉則使感測輸入信號降到參考電壓之下的情況下，其中部件包括在電源和感測節(jié)點之間的電阻，所述可開關(guān)阻抗可以與該電阻并聯(lián)。所述校正電路還可包括開關(guān)電路，用于依據(jù)指示功率器件是否開啟或關(guān)閉的信號來打開或關(guān)閉所述阻抗，以使所述可開關(guān)阻抗在除了當(dāng)所述功率器件開啟的情況下被打開。所述指示器件狀態(tài)的信號可由所述校正電路內(nèi)的比較器提供，或可從所述感測電路中接收。
在下面結(jié)合附圖對本發(fā)明的描述中，本發(fā)明的其他特征和優(yōu)點將變得顯而易見。
附圖的簡要描述圖1的示意電路圖示出了利用高端和低端功率場效應(yīng)晶體管(FET)驅(qū)動半橋馬達(dá)控制器的常規(guī)集成功率控制電路，其中每個FET帶有各自的驅(qū)動器和用于感測功率FET操作的電路；圖2的示意電路圖示出了圖1所示常規(guī)電路的高端或低端的更詳細(xì)的部件，該電路用于通過desat/電壓反饋(DS/VF)輸入管腳感測短路和電壓反饋；圖3的時序圖示出了圖1和圖2的電路中的三個電壓之間的關(guān)系，用以說明電壓反饋感測中的誤差，這三個電壓分別是穿過功率FET的電壓、各個DS/VF管腳的電壓以及各個電壓反饋輸出管腳的電壓。
圖4是在電源和DS/VF管腳之間帶有可開關(guān)阻抗的功率控制電路的示意電路圖；圖5是另一種功率控制電路的示意電路圖，其中示出了電源與DS/VF管腳之間的可開關(guān)阻抗的一種實施方案；圖6的時序圖示出了用于與圖4和圖5中的電路類似的電路的像圖3一樣的三電壓之間的關(guān)系，其中說明了精確的電壓反饋感測。
優(yōu)選實施例的詳細(xì)描述在圖4中，電路150包括IC 152上的部件和IC 152所安裝的電路板154上的部件。與圖2中的部件等同的部件用相同的參考標(biāo)號標(biāo)出，并可按上面的描述理解。
電路150包括在IC 152上的有源偏置電路160。電路160起校正電路的功能，用以防止比較器46的上端輸入信號包括從二極管60接收的偽信息。通過防止偽信息，電路160減輕了上述的干擾和感測問題?？梢栽趲в蓄愃苹虿煌念愋偷母袦y電路的功率控制電路中使用各種其他類型的校正電路。
電路160包括可開關(guān)阻抗元件162，它是一個連接在電源和DS/VF管腳之間的FET，用來在該管腳處提供有源阻抗。阻抗元件162與電阻50并聯(lián)，阻抗元件162在圖4中是位于IC 152上的，但作為替代情況，它也可以像圖1和圖2所示的那樣位于IC 152所安裝的電路板上。阻抗元件162可以被開關(guān)以防止負(fù)尖峰信號到達(dá)比較器46并且不會造成不必要的電流增加。相反地，僅僅降低電阻50將降低負(fù)尖峰信號的效果，但卻會增加電流。
圖示的元件162由比較器164的輸出所開關(guān)，比較器164的“+”輸入端被連接用以接收DS/VF管腳的電壓，而其“-”輸入端則被連接用以接收來自電壓源166的適當(dāng)參考電壓，圖中所示的電壓源166為電池，但也可以由齊納二極管或其他合適的器件實現(xiàn)。當(dāng)比較器164的輸出為“低”時，元件162截止，但當(dāng)比較器輸出為“高”時，元件162導(dǎo)通。
當(dāng)FET 42導(dǎo)通并且DS/VF處的電壓為“低”時，放大器164提供低電平輸出，從而使元件162截止。在這種情況下，沒有提供有源阻抗，從DS/VF管腳可看到比較器46的高輸入處阻抗以及通過二極管60和FET42的低阻抗，二極管60和FET 42都是導(dǎo)通的。結(jié)果，任何尖峰信號將沿低阻抗路徑通過FET 42接地。
但當(dāng)FET 42截止并且DS/VF的電壓高于來自源極166的參考電壓時，比較器164將提供高電平輸出，從而使元件162導(dǎo)通以在DS/VF管腳處提供有源阻抗。在這種情況下，DS/VF管腳可看到通過元件162的足夠低的阻抗，從而降低了作為穿過二極管60的電容耦合結(jié)果而接收到的高頻負(fù)尖峰信號，因而這種方法減輕了干擾問題。
在圖5中，電路180類似地包括IC 182上的部件和在IC 182所安裝的電路板上的部件。與圖2和圖4中的部件等同的部件用相同的參考標(biāo)號標(biāo)出，并可按上面的說明理解。
電路180包括有源偏置電路190，其為圖4中的有源偏置電路160的更具體的實現(xiàn)。因此，電路190類似地起到校正電路的功能，用以防止偽信息并減緩上述的干擾和感測問題。
電路190包括晶體管192，其可以是由負(fù)柵極電壓導(dǎo)通的增強模式器件或是其他合適的可開關(guān)阻抗設(shè)備。類似于圖4中的元件162，晶體管192的溝道(channel)連接在電源和DS/VF管腳之間以在該管腳提供與電阻50并聯(lián)的有源電阻。在導(dǎo)通時，晶體管192可以降低任何作為穿過二極管60的電容耦合結(jié)果而接收到的高頻負(fù)尖峰信號，從而防止負(fù)尖峰信號到達(dá)比較器46并且緩解了干擾問題。
因為晶體管192由負(fù)電壓導(dǎo)通，所以比較器46的輸出通過反向器194供應(yīng)到晶體管192的柵極。當(dāng)比較器46的輸出為“低”時，晶體管192截止，而當(dāng)比較器的輸出為“高”時，晶體管192導(dǎo)通。如上所述，當(dāng)FET 42截止時，晶體管46的輸出為“高”，并且在晶體管192導(dǎo)通時，有源阻抗被提供，由此防止了負(fù)尖峰在此時到達(dá)比較器46。在這種實施方案中，比較器46除了可完成感測功能外，還能夠完成圖4中比較器164的功能，即，提供可指示FET 42狀態(tài)的信號。
圖6示出了圖4和圖5中的技術(shù)怎樣降低感測問題，其示出了與圖3所示波形對應(yīng)的波形。
從t0’到t1’，F(xiàn)ET 42截止，并且穿過FET 42的電壓具有幾百伏的高電壓值，如上部波形中的區(qū)段200所示。作為結(jié)果，二極管60截止，從而使DS/VF管腳的電壓相對地面也是高電平值，如區(qū)段202所示，并且比較器46提供高電平信號以指出其“+”輸入端的電壓比“-”輸入端的電壓高，如區(qū)段204所示。
在t1’時刻，驅(qū)動器44開始向FET 42提供高電平門信號以使其導(dǎo)通。作為結(jié)果，如區(qū)段210所示，穿過FET 42的電壓很快從幾百伏降到幾百毫伏。
在FET 42的截止-導(dǎo)通跳變期間，二極管60保持短暫截止，因而起到了電容器的作用，這樣高頻負(fù)峰值信號就可以通過并到達(dá)DS/VF管腳。但由于圖4中元件162或圖5中的晶體管192所提供的有源阻抗保持了DS/VF管腳處的電壓，并降低了高頻尖峰信號，因而區(qū)段202維持同一電壓。結(jié)果，有源阻抗防止了該尖峰信號到達(dá)比較器的“+”輸入端，并且因為比較器46的輸出未變，因而區(qū)段204保持同一電壓。
然而，在時刻t5’，F(xiàn)ET 42上的電壓低于使二極管60導(dǎo)通的門限電壓VTH。結(jié)果，DS/VF管腳處的電壓快速跳變下降，如區(qū)段212所示，從而產(chǎn)生比較器46的“+”輸入端的低感測輸入信號。如緊隨t5’之后的跳變214所示，比較器46立即改變狀態(tài)以提供低電平輸出。與圖3中的跳變114不同，該狀態(tài)改變準(zhǔn)確地指示出了穿過FET 42的電壓與VTH相交的時刻。
在FET 42的導(dǎo)通到截止跳變期間，如時刻t6’、t7’和t8’之間的波形區(qū)段所示，與圖3中的情況一樣，二極管60導(dǎo)通并且比較器46在t7’時刻的狀態(tài)改變被精確定時。
因此，圖4和圖5中的技術(shù)減輕了干擾問題和感測問題。
盡管本發(fā)明是結(jié)合其特定實施例描述的，但對本領(lǐng)域的技術(shù)人員來說，許多其他的變換、修改和應(yīng)用將是顯而易見的。因此，本發(fā)明不限于本文的具體說明，而只受所附權(quán)利要求的限制。
權(quán)利要求書(按照條約第19條的修改)1.一種用于對通過功率器件提供的功率進行控制的方法，包括感測電路，用于根據(jù)感測輸入信號提供感測結(jié)果信號，所述感測輸入信號包括通過門控器件接收的信息，所述門控部件連接在所述感測電路和所述功率器件之間；所述感測結(jié)果信號包括從與所述功率器件的操作有關(guān)的所述感測輸入信號中獲得的信息；及校正電路，其用于防止所述感測輸入信號包含從所述門控器件接收的偽信息。
2.根據(jù)權(quán)利要求1所述的電路，其中所述門控器件提供偽負(fù)尖峰信號，所述校正電路可防止所述感測輸入信號中的負(fù)尖峰信號。
3.根據(jù)權(quán)利要求2所述的電路，其中所述門控器件為二極管而所述功率器件為場效應(yīng)晶體管(FET)；當(dāng)所述FET導(dǎo)通時，所述二極管導(dǎo)通，當(dāng)所述FET截止時，所述二極管截止；除當(dāng)所述FET導(dǎo)通時以外，所述校正電路可防止所述感測輸入信號中的負(fù)尖峰信號。
4.根據(jù)權(quán)利要求1所述的電路，其中所述感測電路包括比較器，它用于比較從其第一輸入端和第二輸入端接收的信號，并在其輸出端提供感測結(jié)果信號，所述第一輸入端接收所述感測輸入信號而所述第二輸入端接收參考信號；在所述感測結(jié)果信號指出所述感測輸入信號大于所述參考信號時，所述校正電路接收來自所述比較器的輸出端的所述感測結(jié)果信號，并防止所述感測輸入信號中的負(fù)尖峰信號。
權(quán)利要求
1.一種用于對通過功率器件提供的功率進行控制的方法，包括感測電路，用于根據(jù)感測輸入信號提供感測結(jié)果信號，所述感測輸入信號包括通過門控器件接收的信息，所述門控部件連接在所述感測電路和所述功率器件之間；所述感測結(jié)果信號包括從與所述功率器件的操作有關(guān)的所述感測輸入信號中獲得的信息；及校正電路，其用于防止所述感測輸入信號包含從所述門控器件接收的偽信息。
2.根據(jù)權(quán)利要求1所述的電路，其中所述門控器件提供偽負(fù)尖峰信號，所述校正電路可防止所述感測輸入信號中的負(fù)尖峰信號。
3.根據(jù)權(quán)利要求2所述的電路，其中所述門控器件為二極管而所述功率器件為場效應(yīng)晶體管(FET)；當(dāng)所述FET導(dǎo)通時，所述二極管導(dǎo)通，當(dāng)所述FET截止時，所述二極管截止；除當(dāng)所述FET導(dǎo)通時以外，所述校正電路可防止所述感測輸入信號中的負(fù)尖峰信號。
4.根據(jù)權(quán)利要求1所述的電路，其中所述感測電路包括比較器，它用于比較從其第一輸入端和第二輸入端接收的信號，并在其輸出端提供感測結(jié)果信號，所述第一輸入端接收所述感測輸入信號而所述第二輸入端接收參考信號；在所述感測結(jié)果信號指出所述感測輸入信號大于所述參考信號時，所述校正電路接收來自所述比較器的輸出端的所述感測結(jié)果信號，并防止所述感測輸入信號中的負(fù)尖峰信號。
5.根據(jù)權(quán)利要求4所述的電路，進一步包括集成電路，所述集成電路包括所述感測電路和所述校正電路，所述集成電路進一步包括感測節(jié)點，用于通過所述門控器件連接到所述功率器件；以及被連接用以將所述參考信號提供給所述比較器的第二輸入端的電壓源，在電壓源和所述感測節(jié)點之間的第一電阻，在所述感測節(jié)點和所述比較器的第一輸入端之間的第二電阻，以及在所述比較器的第一輸入端和地之間的第三電阻；所述電壓源和所述第一電阻、第二電阻和第三電阻具有若所述門控器件導(dǎo)通則使所述感測輸入信號降到所述參考信號之下的值；所述校正電路包括與所述第一電阻并聯(lián)的可開關(guān)阻抗，所述可開關(guān)阻抗僅在當(dāng)所述感測結(jié)果信號指出所述感測輸入信號高于所述參考信號時才導(dǎo)通。
6.根據(jù)權(quán)利要求1所述的電路，進一步包括含有所述感測電路和所述校正電路的集成電路；所述集成電路進一步包括用于通過所述門控器件連接到所述功率器件的感測節(jié)點；所述校正電路包括在電源和所述感測節(jié)點之間的可開關(guān)阻抗以及用于根據(jù)指明所述功率器件是導(dǎo)通還是截止的器件狀態(tài)信號來開啟和關(guān)閉所述阻抗的開關(guān)電路，除當(dāng)所述器件狀態(tài)信號表明所述功率器件導(dǎo)通時以外，所述可開關(guān)阻抗導(dǎo)通。
7.根據(jù)權(quán)利要求6所述的電路，其中所述校正電路進一步包括比較器，它用于比較從其第一輸入端和第二輸入端接收的信號，并在其輸出端提供所述器件狀態(tài)信號，所述第一輸入端接收所述感測節(jié)點上的電壓，所述第二輸入端接收參考電壓；所述比較器的輸出端被連接用于僅當(dāng)所述器件狀態(tài)信號表明所述感測節(jié)點電壓大于所述參考電壓時才使所述可開關(guān)阻抗導(dǎo)通。
8.根據(jù)權(quán)利要求6所述的電路，其中所述感測電路為所述開關(guān)電路提供所述器件狀態(tài)信號。
9.一種用于對通過功率器件提供的功率進行控制的集成功率控制電路，包括感測節(jié)點，用于通過門控器件連接到所述功率器件；感測電路，用于根據(jù)感測輸入信號提供感測結(jié)果信號，所述感測輸入信號包括通過所述門控器件從所述感測節(jié)點接收的信息，所述感測結(jié)果信號包括從與所述功率器件的操作有關(guān)的所述感測輸入信號中獲得的信息；以及校正電路，用于防止所述感測輸入信號包括從所述感測節(jié)點處接收的來自所述門控器件的偽信息。
10.根據(jù)權(quán)利要求9所述的電路，其中所述感測節(jié)點為desat/電壓反饋管腳，并且其中所述門控器件向所述感測節(jié)點提供了偽負(fù)尖峰信號，所述校正電路被連接到所述感測節(jié)點以防止所述感測輸入信號中的負(fù)尖峰信號。
11.根據(jù)權(quán)利要求10所述的電路，其中所述門控器件為二極管而所述功率器件為場效應(yīng)晶體管(FET)；當(dāng)所述FET導(dǎo)通時，所述二極管導(dǎo)通，當(dāng)所述FET截止時，所述二極管截止；除當(dāng)所述FET導(dǎo)通時以外，所述校正電路可防止所述感測輸入信號中的負(fù)尖峰信號。
12.根據(jù)權(quán)利要求9所述的電路，其中所述感測電路包括比較器，它用于比較從其第一輸入端和第二輸入端接收的信號，并在其輸出端提供感測結(jié)果信號，所述第一輸入端接收所述感測輸入信號而所述第二輸入端接收參考信號；僅當(dāng)所述感測結(jié)果信號指出所述感測輸入信號大于所述參考信號時，所述校正電路才接收來自所述比較器的輸出端的所述感測結(jié)果信號，并防止所述感測輸入信號中的負(fù)尖峰信號。
13.根據(jù)權(quán)利要求12所述的電路，進一步包括被連接用以將所述參考信號提供給所述比較器的第二輸入端的電壓源，在電壓源和所述感測節(jié)點之間的第一電阻，在所述感測節(jié)點和所述比較器的第一輸入端之間的第二電阻，以及在所述比較器的第一輸入端和地之間的第三電阻；所述電容和所述第一電阻、第二電阻和第三電阻具有若所述門控器件導(dǎo)通則使所述感測輸入信號降到所述參考信號之下的值；所述校正電路包括與所述第一電阻并聯(lián)的可開關(guān)阻抗路徑，所述可開關(guān)阻抗路徑僅在當(dāng)所述感測結(jié)果信號指出所述感測輸入信號高于所述參考信號時才導(dǎo)通。
14.根據(jù)權(quán)利要求9所述的電路，其中所述校正電路包括在電源和所述感測節(jié)點之間的可開關(guān)阻抗以及用于根據(jù)指明所述功率器件是導(dǎo)通還是截止的器件狀態(tài)信號來開啟和關(guān)閉所述阻抗的開關(guān)電路，除當(dāng)所述器件狀態(tài)信號表明所述功率器件導(dǎo)通時以外，所述可開關(guān)阻抗導(dǎo)通。
15.根據(jù)權(quán)利要求14所述的電路，其中所述校正電路進一步包括比較器，它用于比較從其第一輸入端和第二輸入端接收的信號，并在其輸出端提供所述器件狀態(tài)信號，所述第一輸入端接收所述感測節(jié)點上的電壓，所述第二輸入端接收參考電壓；所述比較結(jié)果信號被連接用于僅當(dāng)所述器件狀態(tài)信號表明所述感測節(jié)點電壓大于所述參考電壓時才使所述可開關(guān)阻抗導(dǎo)通。
16.根據(jù)權(quán)利要求14所述的電路，其中所述感測電路為所述開關(guān)電路提供所述器件狀態(tài)信號。
17.一種用于對通過以半橋方式連接的高端功率器件和低端功率器件而提供的功率進行控制的集成功率控制電路，所述電路包括用于控制所述高端功率器件的高端電路和用于控制所述低端功率器件的低端電路；所述高端電路包括第一感測節(jié)點，用于通過第一門控器件連接到所述高端功率器件；第一感測電路，用于根據(jù)第一感測輸入信號提供第一感測結(jié)果信號，所述第一感測輸入信號包括通過所述第一門控器件在所述第一感測節(jié)點上接收的信息；所述第一感測結(jié)果信號包括從與所述第一功率器件的操作有關(guān)的所述第一感測輸入信號中獲得的信息；及第一校正電路，用于防止所述第一感測輸入信號包括在所述第一感測節(jié)點上接收的來自所述第一門控器件的偽信息；并且所述低端電路包括第二感測節(jié)點，用于通過第二門控器件連接到所述低端功率器件；第二感測電路，用于根據(jù)第二感測輸入信號提供第二感測結(jié)果信號，所述第二感測輸入信號包括通過所述第二門控器件在所述第二感測節(jié)點上接收的信息；所述第二感測結(jié)果信號包括從與所述第二功率器件的操作有關(guān)的所述第二感測輸入信號中獲得的信息；以及第二校正電路，用于防止所述第二感測輸入信號包括在所述第二感測節(jié)點上接收的來自所述第二門控器件的偽信息。
全文摘要
一種功率控制電路(150)包括用于感測與功率器件(42)的操作有關(guān)的信息的感測電路(46)。所述感測電路通過門控器件(60)接收來自所述功率器件的感測輸入信號。所述功率控制器件還包括用于防止所述感測輸入信號包括從所述門控器件接收的偽信息的有源阻抗電路(160)。在所述二極管截止時，有源阻抗電路可防止負(fù)尖峰信號到達(dá)所述感測電路。所述有源阻抗電路可采用連接在電源和感測節(jié)點之間的晶體管的形式。當(dāng)穿過所述功率器件的電壓超過一參考電壓時，它表明功率器件截止，有源阻抗器件被導(dǎo)通。所述感測電路和有源阻抗可在集成電路上實現(xiàn)。
文檔編號H03K17/16GK1561575SQ02819442
公開日2005年1月5日 申請日期2002年7月19日 優(yōu)先權(quán)日2001年10月1日
發(fā)明者馬西莫·格拉索, 喬尼瓦·加利 申請人:國際整流器公司