專利名稱：返回時(shí)間短的占空比檢測設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種占空比校正設(shè)備，具體涉及該占空比校正設(shè)備的占空比檢測設(shè)備。
背景技術(shù)：
最近，為了提高讀取操作速度，已開發(fā)了雙倍數(shù)據(jù)速率(DDR)型動(dòng)態(tài)隨機(jī)存取存儲器(DRAM)裝置。
在DDR型DRAM裝置中，根據(jù)外部時(shí)鐘信號的上升沿和下降沿來進(jìn)行讀取操作。因此，當(dāng)把外部時(shí)鐘信號變換為占空比對于讀取操作方式來說是預(yù)定值的內(nèi)部時(shí)鐘信號時(shí)，需要一種占空比校正設(shè)備。
現(xiàn)有的占空比校正設(shè)備由下列電路所構(gòu)成占空比調(diào)整電路，用于接收外部時(shí)鐘信號，以生成內(nèi)部時(shí)鐘信號；差分化電路，用于使內(nèi)部時(shí)鐘信號差分化，以生成第一和第二互補(bǔ)占空比信號；占空比檢測電路，用于對第一和第二互補(bǔ)占空比信號的第一和第二占空比進(jìn)行檢測；以及占空比保持電路，用于保持第一和第二占空比，以使占空比調(diào)整電路根據(jù)所保持的第一和第二占空比來對外部時(shí)鐘信號的占空比進(jìn)行調(diào)整。另一方面，為了減少備用模式中的功率消耗，使占空比調(diào)整電路和差分化電路去激活，同時(shí)，占空比保持電路和占空比檢測電路通過在兩者之間插入的開關(guān)電路實(shí)現(xiàn)電氣隔離。
而且，占空比檢測電路的構(gòu)成為第一和第二節(jié)點(diǎn)；負(fù)荷電流提供電路，用于分別把第一和第二負(fù)荷電流提供給第一和第二節(jié)點(diǎn)；以及電流開關(guān)，其與第一和第二節(jié)點(diǎn)連接。該電流開關(guān)響應(yīng)于第一和第二互補(bǔ)占空比信號進(jìn)行操作。該負(fù)荷電流提供電路由第一和第二節(jié)點(diǎn)的電壓來控制。以下將對此進(jìn)行詳細(xì)說明。
然而，在上述現(xiàn)有的占空比校正設(shè)備中，由于負(fù)荷電流提供電路由第一和第二節(jié)點(diǎn)的電壓來控制，使得負(fù)荷電流提供電路的操作是低效率的，因而可能會進(jìn)行占空比調(diào)整電路的反向調(diào)整操作，使得返回時(shí)間較長，從而使占空比校正設(shè)備不能得到保證。
發(fā)明內(nèi)容
本發(fā)明的目的是提供一種能夠保證占空比校正設(shè)備的操作的占空比檢測設(shè)備。
根據(jù)本發(fā)明，在占空比檢測設(shè)備中，占空比檢測電路構(gòu)成為具有第一和第二節(jié)點(diǎn)；負(fù)荷電流提供電路，用于分別把第一和第二負(fù)荷電流提供給第一和第二節(jié)點(diǎn)；以及電流開關(guān)，其與第一和第二節(jié)點(diǎn)連接。該電流開關(guān)響應(yīng)于第一和第二互補(bǔ)占空比信號進(jìn)行操作。該占空比保持電路構(gòu)成為具有第三和第四節(jié)點(diǎn)，用于分別接收和保持第一和第二節(jié)點(diǎn)的電壓。將第一開關(guān)連接在第一和第三節(jié)點(diǎn)之間，并且將第二開關(guān)連接在第二和第四節(jié)點(diǎn)之間。該負(fù)荷電流提供電路由第三和第四節(jié)點(diǎn)的電壓來控制。結(jié)果，即使在第一和第二開關(guān)斷開(OFF)之后，由于第三和第四節(jié)點(diǎn)的電壓，也使得負(fù)荷電流提供電路的操作總是有效的。
與現(xiàn)有技術(shù)相比，通過參考以下附圖所作的說明，將更清楚地理解本發(fā)明，在附圖中圖1是示出現(xiàn)有技術(shù)的占空比校正設(shè)備的方框電路圖；圖2是圖1的占空比檢測電路、開關(guān)和占空比保持電路的詳細(xì)電路圖；圖3A和圖3B是用于對圖2的占空比檢測電路、開關(guān)和占空比保持電路的操作進(jìn)行說明的定時(shí)圖；
圖4是示出根據(jù)本發(fā)明的占空比檢測設(shè)備的第一實(shí)施例的電路圖；圖5是用于對圖4的占空比檢測電路、開關(guān)和占空比保持電路的操作進(jìn)行說明的定時(shí)圖；圖6是示出根據(jù)本發(fā)明的占空比檢測設(shè)備的第二實(shí)施例的電路圖；以及圖7是用于對圖6的占空比檢測電路、開關(guān)和占空比保持電路的操作進(jìn)行說明的定時(shí)圖。
具體實(shí)施例方式
在對優(yōu)選實(shí)施例進(jìn)行說明之前，將參照圖1、圖2、圖3A和圖3B對現(xiàn)有技術(shù)的占空比校正設(shè)備進(jìn)行說明。
圖1示出了現(xiàn)有技術(shù)的占空比校正設(shè)備(參見JP-A-2002-135105)，在圖1中，占空比調(diào)整電路1接收外部時(shí)鐘信號CLK，并輸出內(nèi)部時(shí)鐘信號ICLK。
將內(nèi)部時(shí)鐘信號ICLK提供給差分化電路2，該差分化電路2根據(jù)內(nèi)部時(shí)鐘信號ICLK來生成兩個(gè)互補(bǔ)時(shí)鐘信號ICLKT和ICLKF，并把該互補(bǔ)時(shí)鐘信號ICLKT和ICLKF發(fā)送到內(nèi)部電路(未示出)。
而且，將該互補(bǔ)時(shí)鐘信號ICLKT和ICLKF提供給占空比檢測電路3，用于檢測內(nèi)部時(shí)鐘信號ICLKT的占空比DT和內(nèi)部時(shí)鐘信號ICLKF的占空比DF。
注意，該內(nèi)部時(shí)鐘信號ICLKT的占空比DT由下式來定義DT＝T1H/(T1H+T1L)×100％式中，T1H表示時(shí)鐘信號ICLKT的高電平的時(shí)間周期；以及T1L表示時(shí)鐘信號ICLKT的低電平的時(shí)間周期。
而且，內(nèi)部時(shí)鐘信號ICLKF的占空比DF由下式來定義
DF＝T2H/(T2H+T2L)×100％式中，T2H表示時(shí)鐘信號ICLKF的高電平的時(shí)間周期；以及T2L表示時(shí)鐘信號ICLKF的低電平的時(shí)間周期。
由占空比檢測電路3檢測的時(shí)鐘信號ICLKT和ICLKF的占空比DT和DF通過開關(guān)41和42被提供給占空比保持電路5，用于存儲占空比DT和DF。注意，每個(gè)開關(guān)41和42中均由傳輸門(transfer gate)電路所構(gòu)成。
內(nèi)部時(shí)鐘信號ICLK的占空比D由下式來定義D＝DT0’/(DT0’+DF0’)·100％將內(nèi)部時(shí)鐘信號ICLK的占空比D實(shí)質(zhì)上反饋給占空比調(diào)整電路1。因此，占空比調(diào)整電路1可根據(jù)在占空比保持電路5內(nèi)保持的占空比DT’和DF’，對外部時(shí)鐘信號CLK的占空比進(jìn)行調(diào)整，以使內(nèi)部時(shí)鐘信號ICLK的占空比D接近期望的比率，例如50％，即DT’＝DF’。
在圖1的占空比校正設(shè)備中，為了減少備用模式中的功率消耗，把備用信號STB提供給占空比調(diào)整電路1和差分化電路2，以使占空比調(diào)整電路1和差分化電路2去激活。同時(shí)，斷開開關(guān)41和42，以使即使在備用模式中，也把占空比DT’和DF’保持在占空比保持電路5內(nèi)。
圖2是圖1的占空比檢測電路3和占空比保持電路5的詳細(xì)電路圖。
在圖2中，占空比檢測電路3被構(gòu)成為恒流源31，其與接地端GND連接；N溝道MOS晶體管32，其連接在節(jié)點(diǎn)N1和恒流源31之間；N溝道MOS晶體管33，其連接在節(jié)點(diǎn)N2和恒流源31之間；負(fù)荷P溝道MOS晶體管34和35，其連接在電源端子Vcc和節(jié)點(diǎn)N1之間；以及負(fù)荷P溝道MOS晶體管36和37，其連接在電源端子Vcc和節(jié)點(diǎn)N2之間。在此情況下，N溝道MOS晶體管32和33的柵極分別接收時(shí)鐘信號ICLKT和ICLKF，以使N溝道MOS晶體管32和33與恒流源31一起形成一電流開關(guān)。另一方面，P溝道MOS晶體管34和37是二極管耦合的，而P溝道MOS晶體管35和36是交叉耦合的。
而且，在圖2中，占空比保持電路5構(gòu)成為具有電容器51，其連接在節(jié)點(diǎn)N1’和接地端GND之間；以及電容器52，其連接在節(jié)點(diǎn)N2’和接地端GND之間。
節(jié)點(diǎn)N1通過開關(guān)41與節(jié)點(diǎn)N1’連接，并且節(jié)點(diǎn)N2通過開關(guān)42與節(jié)點(diǎn)N2’連接。
以下參照圖3A和圖3B，對圖2的占空比檢測電路3、開關(guān)41和42以及占空比保持電路5的操作進(jìn)行說明。在此情況下，假定時(shí)鐘信號ICLKT的占空比DT是60％，并且時(shí)鐘信號ICLKF的占空比DF是40％。
圖3A示出了當(dāng)操作進(jìn)入備用模式時(shí)，內(nèi)部時(shí)鐘信號ICLK是高電平，即時(shí)鐘信號ICLKT和ICLKF分別是高和低電平的情況。
首先，在時(shí)刻t0到時(shí)刻t1，當(dāng)操作處于正常方式中時(shí)，開關(guān)41和42接通，N1’＝N1N2’＝N2式中，N1、N2、N1’和N2’也分別表示在節(jié)點(diǎn)N1、N2、N1’和N2’的電壓。
然后，在時(shí)刻t1，當(dāng)操作進(jìn)入備用模式，使得開關(guān)41和42斷開時(shí)，盡管節(jié)點(diǎn)N1’和N2’的電壓保持在相同電平時(shí)，然而節(jié)點(diǎn)N1和N2的電壓由負(fù)荷晶體管34、35、36和37而增加。在此情況下，由于晶體管33斷開，使得節(jié)點(diǎn)N2的電壓，即晶體管35的柵極電壓增加到Vcc，因而使晶體管35斷開。因此，節(jié)點(diǎn)N1的電壓由經(jīng)過二極管耦合的晶體管34增加到Vcc-|Vthp|，式中，Vthp表示P溝道MOS晶體管34的閾值電壓。
然后，在時(shí)刻t2，操作再次進(jìn)入正常模式，使得開關(guān)41和42接通。結(jié)果，節(jié)點(diǎn)N1’和N2’的電壓分別與節(jié)點(diǎn)N1和N2的電壓重合。
最后，在時(shí)刻t3，電壓N1’(＝N1)和N2’(＝N2)分別接近由占空比DT和DF確定的對應(yīng)值。
在圖3A中，在時(shí)刻t2到時(shí)刻t3，由于節(jié)點(diǎn)N2的電壓總是大于節(jié)點(diǎn)N1的電壓，因而節(jié)點(diǎn)N2’的電壓總是大于節(jié)點(diǎn)N1’的電壓。這決不會招致占空比調(diào)整電路1的反向調(diào)整操作。結(jié)果，返回時(shí)間T1是相對較小。
圖3B示出了當(dāng)操作進(jìn)入備用模式時(shí)，內(nèi)部時(shí)鐘信號ICLK是低電平，即時(shí)鐘信號ICLKT和ICLKF分別是低電平和高電平時(shí)的情況。
首先，在時(shí)刻t0到時(shí)刻t1，當(dāng)操作處于正常模式中時(shí)，開關(guān)41和42接通，N1’＝N1N2’＝N2然后，在時(shí)刻t1，當(dāng)操作進(jìn)入備用模式，使得開關(guān)41和42斷開時(shí)，盡管節(jié)點(diǎn)N1’和N2’的電壓保持在相同的電平，然而節(jié)點(diǎn)N1和N2的電壓由負(fù)荷晶體管34、35、36和37增加。在此情況下，由于晶體管32斷開，使得節(jié)點(diǎn)N1的電壓，即晶體管36的柵極電壓增加到Vcc，使得晶體管36斷開。因此，節(jié)點(diǎn)N2的電壓由經(jīng)過二極管耦合的晶體管37增加到Vcc-|Vthp|，式中，Vthp是P溝道MOS晶體管37的閾值電壓。
然后，在時(shí)刻t2，操作再次進(jìn)入正常方式，使得開關(guān)41和42接通。結(jié)果，節(jié)點(diǎn)N1’和N2’的電壓分別與節(jié)點(diǎn)N1和N2的電壓重合。
最后，在時(shí)刻t3，電壓N1’(＝N1)和N2’(＝N2)分別接近由占空比DT和DF確定的對應(yīng)值。
在圖3B中，在時(shí)刻t2后，當(dāng)節(jié)點(diǎn)N2的電壓與節(jié)點(diǎn)N1的電壓交叉時(shí)，如圖3B中的X所示，節(jié)點(diǎn)N2’的電壓可能會小于節(jié)點(diǎn)N1’的電壓。這將招致占空比調(diào)整電路1的反向調(diào)整操作。結(jié)果，返回時(shí)間T2是相對地小。因此，圖1的占空比校正設(shè)備的操作不能得到保證。
注意，為了消除由圖3B中的X所示的電壓反向部分，可使每個(gè)負(fù)荷晶體管34～37中的柵極電容較小，而使每個(gè)電容器51和52中的電容較大。然而，在此情況下，進(jìn)入正常狀態(tài)要花較長的時(shí)間。
圖4示出了根據(jù)本發(fā)明的占空比檢測設(shè)備的第一實(shí)施例，在圖4中，圖2的占空比檢測電路由占空比檢測設(shè)備3A來替代。占空比檢測電路3A與圖2的占空比檢測電路3相同，只不過晶體管34和36的柵極與節(jié)點(diǎn)N1’連接，并且晶體管35和37的柵極與節(jié)點(diǎn)N2’連接。結(jié)果，即使在開關(guān)41和42斷開之后，所有的負(fù)荷晶體管34、35、36和37也總是處于接通狀態(tài)。
以下參照圖5，對圖4的占空比檢測電路3A、開關(guān)41和42以及占空比保持電路5的操作進(jìn)行說明。在此情況下，假定時(shí)鐘信號ICLKT的占空比DT是60％，并且時(shí)鐘信號ICLKF的占空比DF是40％。
圖5示出了當(dāng)操作進(jìn)入備用模式時(shí)，內(nèi)部時(shí)鐘信號ICLK是高電平，即時(shí)鐘信號ICLKT和ICLKF分別是高電平和低電平的情況。
首先，在時(shí)刻t0到時(shí)刻t1，當(dāng)操作處于正常模式中時(shí)，開關(guān)41和42接通，N1’＝N1N2’＝N2然后，在時(shí)刻t1，當(dāng)操作進(jìn)入備用模式，使得開關(guān)41和42斷開時(shí)，盡管節(jié)點(diǎn)N1’和N2’的電壓保持在相同的電平，然而節(jié)點(diǎn)N1和N2的電壓由負(fù)荷晶體管34、35、36和37增加到Vcc。在此情況下，即使當(dāng)晶體管33斷開時(shí)，晶體管35依靠節(jié)點(diǎn)N2’的電壓而接通。因此，將節(jié)點(diǎn)N1的電壓增加到Vcc。
然后，在時(shí)刻t2，操作再次進(jìn)入正常方式，使得開關(guān)41和42接通。結(jié)果，節(jié)點(diǎn)N1’和N2’的電壓分別與節(jié)點(diǎn)N1和N2的電壓重合。
最后，在時(shí)刻t3，電壓N1’(＝N1)和N2’(＝N2)分別接近由占空比DT和DF確定的對應(yīng)值。
在圖5中，在時(shí)刻t2到時(shí)刻t3，由于節(jié)點(diǎn)N2的電壓總是大于或等于節(jié)點(diǎn)N1的電壓，因而節(jié)點(diǎn)N2’的電壓也總是大于或等于節(jié)點(diǎn)N1’的電壓。這決不會招致占空比調(diào)整電路1的反向調(diào)整操作。因此，決不會生成由圖3B中的X所示的電壓反向部分。結(jié)果，返回時(shí)間T3相對較小。因此，圖1的占空比校正設(shè)備的操作能得到保證。
注意，當(dāng)操作進(jìn)入備用模式時(shí)，即使內(nèi)部時(shí)鐘信號ICLK是低電平，操作也與圖5所示的操作類似，這是因?yàn)樨?fù)荷晶體管34、35、36和37總是在備用模式中接通，而與時(shí)鐘信號ICLKT和ICLKF的狀態(tài)無關(guān)。
圖6示出了根據(jù)本發(fā)明的占空比校正設(shè)備的第二實(shí)施例，在圖6中，圖4的占空比檢測電路3A由占空比檢測電路3B來替代，其中，圖4的恒流源31、N溝道MOS晶體管32和33以及P溝道MOS晶體管34、35、36和37分別由恒流源31’、P溝道MOS晶體管32’和33’以及N溝道MOS晶體管34’、35’、36’和37’來替代。即使在圖6中，晶體管34’和36’的柵極也與節(jié)點(diǎn)N1’連接，并且晶體管35’和37’的柵極也與節(jié)點(diǎn)N2’連接。結(jié)果，即使在開關(guān)41’和42’斷開之后，所有負(fù)荷晶體管34’、35’、36’和37’也總是處于接通狀態(tài)。
以下參照圖7，對圖6的占空比檢測電路3B、開關(guān)41和42以及占空比保持電路5的操作進(jìn)行說明。在此情況下，假定時(shí)鐘信號ICLKT的占空比DT是60％，并且時(shí)鐘信號ICLKF的占空比DF是40％。
圖7示出了當(dāng)操作進(jìn)入備用模式時(shí)，內(nèi)部時(shí)鐘信號ICLK是高電平，即時(shí)鐘信號ICLKT和ICLKF分別是高電平和低電平的情況。
首先，在時(shí)刻t0到時(shí)刻t1，當(dāng)操作處于正常模式中時(shí)，開關(guān)41和42接通，N1’＝N1N2’＝N2然后，在時(shí)刻t1，當(dāng)操作進(jìn)入備用模式，使得開關(guān)41和42斷開時(shí)，盡管節(jié)點(diǎn)N1’和N2’的電壓保持在相同的電平，然而節(jié)點(diǎn)N1和N2的電壓由負(fù)荷晶體管34’、35’、36’和37’減少到地電壓(GND)。在此情況下，即使當(dāng)晶體管32’斷開時(shí)，晶體管35’也依靠節(jié)點(diǎn)N1’的電壓接通。因此，將節(jié)點(diǎn)N2的電壓減少到地(GND)。
然后，在時(shí)刻t2，操作再次進(jìn)入正常方式，使得開關(guān)41和42接通。結(jié)果，節(jié)點(diǎn)N1’和N2’的電壓分別與節(jié)點(diǎn)N1和N2的電壓重合。
最后，在時(shí)刻t3，電壓N1’(＝N1)和N2’(＝N2)分別接近由占空比DT和DF確定的對應(yīng)值。
在圖7中，在時(shí)刻t2到時(shí)刻t3，由于節(jié)點(diǎn)N2的電壓總是大于或等于節(jié)點(diǎn)N1的電壓，因而節(jié)點(diǎn)N2’的電壓也總是大于或等于節(jié)點(diǎn)N1’的電壓。這決不會招致占空比調(diào)整電路1的反向調(diào)整操作。因此，決不會生成由圖3B中的X所示的電壓反向部分。結(jié)果，返回時(shí)間T4較相對較短。因此，圖1的占空比校正設(shè)備的操作能得到保證。
注意，當(dāng)操作進(jìn)入備用模式時(shí)，即使內(nèi)部時(shí)鐘信號ICLK上低電平，操作也與圖7所示的操作類似，這是因?yàn)樨?fù)荷晶體管34’、35’、36’和37’在備用模式期間總是接通的，而與時(shí)鐘信號ICLKT和ICLKF的狀態(tài)無關(guān)。
如上所述，根據(jù)本發(fā)明，由于決不會生成電壓反向部分，因而返回時(shí)間可較短，并且占空比校正設(shè)備的操作能得到保證。
權(quán)利要求
1.一種占空比檢測設(shè)備，包括占空比檢測電路(3A，3B)，其包括第一和第二節(jié)點(diǎn)(N1，N2)；負(fù)荷電流提供電路(34～37，34’～37’)，用于分別把第一和第二負(fù)荷電流提供給所述第一和第二節(jié)點(diǎn)；以及電流開關(guān)(32，33，32’，33’)，其與所述第一和第二節(jié)點(diǎn)連接，所述電流開關(guān)響應(yīng)于第一和第二互補(bǔ)占空比信號(ICLKT，ICLKF)進(jìn)行操作；占空比保持電路(5)，其包括第三和第四節(jié)點(diǎn)(N1’，N2’)，用于分別接收和保持所述第一和第二節(jié)點(diǎn)的電壓；第一開關(guān)(41)，其連接在所述第一和第三節(jié)點(diǎn)之間；以及第二開關(guān)(42)，其連接在所述第二和第四節(jié)點(diǎn)之間，所述負(fù)荷電流提供電路由所述第三和第四節(jié)點(diǎn)的電壓來控制。
2.根據(jù)權(quán)利要求1所述的占空比檢測設(shè)備，其中，所述負(fù)荷電流提供電路包括第一P溝道MOS晶體管(34)，其連接在第一電源端子(Vcc)和所述第一節(jié)點(diǎn)之間，并且把柵極與所述第三節(jié)點(diǎn)連接；第二P溝道MOS晶體管(35)，其連接在所述第一電源端子和所述第一節(jié)點(diǎn)之間，并且把柵極與所述第四節(jié)點(diǎn)連接；第三P溝道MOS晶體管(36)，其連接在所述第一電源端子和所述第一節(jié)點(diǎn)之間，并且把柵極與所述第三節(jié)點(diǎn)連接；以及第四P溝道MOS晶體管(37)，其連接在所述第一電源端子和所述第一節(jié)點(diǎn)之間，并且把柵極與所述第四節(jié)點(diǎn)連接，所述電流開關(guān)包括恒流源(31)，其與第二電源端子(GND)連接；第一N溝道MOS晶體管(32)，其連接在所述第一節(jié)點(diǎn)和所述恒流源之間，并具有柵極，用于接收所述第一互補(bǔ)占空比信號；以及第二N溝道MOS晶體管(33)，其連接在所述第二節(jié)點(diǎn)和所述恒流源之間，并具有柵極，用于接收所述第二互補(bǔ)占空比信號。
3.根據(jù)權(quán)利要求1所述的占空比檢測設(shè)備，其中，所述負(fù)荷電流提供電路包括第一N溝道MOS晶體管(34’)，其連接在第一電源端子(GND)和所述第一節(jié)點(diǎn)之間，并且把柵極與所述第三節(jié)點(diǎn)連接；第二N溝道MOS晶體管(35’)，其連接在所述第一電源端子和所述第一節(jié)點(diǎn)之間，并且把柵極與所述第四節(jié)點(diǎn)連接；第三N溝道MOS晶體管(36)，其連接在所述第一電源端子和所述第一節(jié)點(diǎn)之間，并且把柵極與所述第三節(jié)點(diǎn)連接；以及第四N溝道MOS晶體管(37)，其連接在所述第一電源端子和所述第一節(jié)點(diǎn)之間，并且把柵極與所述第四節(jié)點(diǎn)連接，所述電流開關(guān)包括恒流源(31’)，其與第二電源端子(Vcc)連接；第一P溝道MOS晶體管(32’)，其連接在所述第一節(jié)點(diǎn)和所述恒流源之間，并具有柵極，用于接收所述第一互補(bǔ)占空比信號；以及第二P溝道MOS晶體管(33’)，其連接在所述第二節(jié)點(diǎn)和所述恒流源之間，并具有柵極，用于接收所述第二互補(bǔ)占空比信號。
4.根據(jù)權(quán)利要求1所述的占空比檢測設(shè)備，其中，所述占空比保持電路包括第一和第二電容器(51，52)，其分別與所述第三和第四節(jié)點(diǎn)連接。
5.一種用于接收和校正外部時(shí)鐘信號(CLK)的占空比校正設(shè)備，包括占空比調(diào)整電路(1)，用于接收所述外部時(shí)鐘信號，并調(diào)整所述外部時(shí)鐘信號的占空比，以生成內(nèi)部時(shí)鐘信號(ICLK)；差分化電路(2)，其與所述占空比調(diào)整電路連接，用于差分化所述內(nèi)部時(shí)鐘信號，以生成第一和第二互補(bǔ)占空比信號(ICLKT，ICLKF)；占空比檢測電路(3A，3B)，其與所述差分化電路連接，用于檢測所述第一和第二互補(bǔ)占空比信號的第一和第二占空比(DT，DF)；開關(guān)電路(41，42)，其與所述占空比檢測電路連接；以及占空比保持電路(5)，其連接在所述開關(guān)電路和所述占空比調(diào)整電路之間，用于通過所述開關(guān)電路分別保持所述第一和第二占空比作為第三和第四占空比，以使所述占空比調(diào)整電路根據(jù)所述第三和第四占空比來對所述外部時(shí)鐘信號的占空比進(jìn)行調(diào)整，所述占空比調(diào)整電路和所述差分化電路通過接收備用信號(STB)來去激活，所述開關(guān)通過接收所述備用信號來使其斷開，所述占空比檢測電路(3A，3B)包括第一和第二節(jié)點(diǎn)(N1，N2)；負(fù)荷電流提供電路(34～37，34’～37’)，用于分別把第一和第二負(fù)荷電流提供給所述第一和第二節(jié)點(diǎn)；以及電流開關(guān)(32，33，32’，33’)，其與所述第一和第二節(jié)點(diǎn)連接，所述電流開關(guān)響應(yīng)于第一和第二互補(bǔ)占空比信號(ICLKT，ICLKF)進(jìn)行操作，所述占空比保持電路(5)包括第三和第四節(jié)點(diǎn)(N1’，N2’)，用于分別接收和保持所述第一和第二節(jié)點(diǎn)的所述第一和第二占空比，所述開關(guān)電路包括第一開關(guān)(41)，其連接在所述第一和第三節(jié)點(diǎn)之間；以及第二開關(guān)(42)，其連接在所述第二和第四節(jié)點(diǎn)之間，所述負(fù)荷電流提供電路分別由所述第三和第四節(jié)點(diǎn)的所述第三和第四占空比來控制。
6.根據(jù)權(quán)利要求5所述的占空比校正設(shè)備，其中，所述負(fù)荷電流提供電路包括第一P溝道MOS晶體管(34)，其連接在第一電源端子(Vcc)和所述第一節(jié)點(diǎn)之間，并且把柵極與所述第三節(jié)點(diǎn)連接；第二P溝道MOS晶體管(35)，其連接在所述第一電源端子和所述第一節(jié)點(diǎn)之間，并且把柵極與所述第四節(jié)點(diǎn)連接；第三P溝道MOS晶體管(36)，其連接在所述第一電源端子和所述第一節(jié)點(diǎn)之間，并且把柵極與所述第三節(jié)點(diǎn)連接；以及第四P溝道MOS晶體管(37)，其連接在所述第一電源端子和所述第一節(jié)點(diǎn)之間，并且把柵極與所述第四節(jié)點(diǎn)連接，所述電流開關(guān)包括恒流源(31)，其與第二電源端子(GND)連接；第一N溝道MOS晶體管(32)，其連接在所述第一節(jié)點(diǎn)和所述恒流源之間，并具有柵極，用于接收所述第一互補(bǔ)占空比信號；以及第二N溝道MOS晶體管(33)，其連接在所述第二節(jié)點(diǎn)和所述恒流源之間，并具有柵極，用于接收所述第二互補(bǔ)占空比信號。
7.根據(jù)權(quán)利要求5所述的占空比校正設(shè)備，其中，所述負(fù)荷電流提供電路包括第一N溝道MOS晶體管(34’)，其連接在第一電源端子(GND)和所述第一節(jié)點(diǎn)之間，并且把柵極與所述第三節(jié)點(diǎn)連接；第二N溝道MOS晶體管(35’)，其連接在所述第一電源端子和所述第一節(jié)點(diǎn)之間，并且把柵極與所述第四節(jié)點(diǎn)連接；第三N溝道MOS晶體管(36)，其連接在所述第一電源端子和所述第一節(jié)點(diǎn)之間，并且把柵極與所述第三節(jié)點(diǎn)連接；以及第四N溝道MOS晶體管(37)，其連接在所述第一電源端子和所述第一節(jié)點(diǎn)之間，并且把柵極與所述第四節(jié)點(diǎn)連接，所述電流開關(guān)包括恒流源(31’)，其與第二電源端子(Vcc)連接；第一P溝道MOS晶體管(32’)，其連接在所述第一節(jié)點(diǎn)和所述恒流源之間，并具有柵極，用于接收所述第一互補(bǔ)占空比信號；以及第二P溝道MOS晶體管(33’)，其連接在所述第二節(jié)點(diǎn)和所述恒流源之間，并具有柵極，用于接收所述第二互補(bǔ)占空比信號。
8.根據(jù)權(quán)利要求5所述的占空比校正設(shè)備，其中，所述占空比保持電路包括第一和第二電容器(51，52)，其分別與所述第三和第四節(jié)點(diǎn)連接。
全文摘要
在占空比檢測設(shè)備中，占空比檢測電路(3A，3B)構(gòu)成為具有第一和第二節(jié)點(diǎn)(N
文檔編號H03F3/45GK1496001SQ0315772
公開日2004年5月12日 申請日期2003年8月29日 優(yōu)先權(quán)日2002年8月29日
發(fā)明者鈴木三佐男, 宮野和孝, 孝 申請人:爾必達(dá)存儲器株式會社