專利名稱：運算放大器的制作方法
技術領域：
本發(fā)明涉及一種運算放大器，并且涉及一種用于減少運算放大器的輸出偏移電壓的方法。
在現(xiàn)有技術水平中，運算放大器是人們普遍認識的。它們廣泛應用于模擬電子學、模擬-數字交叉電子學以及復合信號電子學的大部分領域中。例如在通信IC(集成電路)中，運算放大器在執(zhí)行諸如放大、過濾、轉換、緩沖等各種工作方面扮演重要角色。
當設計運算放大器時，必須考慮各種重要的性能參數，例如DC(直流)增益、GBW(增益帶寬)積、相位容量、輸入相對噪聲等等。另一重要的性能參數是放大器的輸出偏移電壓，所述電壓是輸入端子連接在一起的運算放大器的輸出電壓。對于理想的運算放大器來說，因為它們沒有偏移，所以此輸出電壓是零。實際上，考慮被運算放大器的差動電壓增益除的輸入相對偏移電壓更加恰當，所述輸入相對偏移電壓被定義為運算放大器的輸出偏移電壓。在精確的應用中，無法容忍較大偏移，并且對具有非常低偏移的運算放大器的需要不斷地增加。系統(tǒng)化偏移可以通過適當的設計來避免。然而，適當的設計不適合于阻止隨機偏移，所述隨機偏移尤其可能因為設備失配而出現(xiàn)。
舉例來說，圖4示出了通用兩級CMOS(互補金屬氧化物半導體)運算放大器的基本結構。
在所述的運算放大器中，三個PMOS(p-溝道金屬氧化物半導體)晶體管MP3、MP4和MP5的源極并聯(lián)連接至電源電壓Vdd。
晶體管MP3的漏極與晶體管MP3、MP4和MP5的柵極耦合，并且還經由電源Ibs接地Gnd。
晶體管MP4的漏極經由節(jié)點C并聯(lián)連接至另外兩個PMOS晶體管MP1和MP2的源極。晶體管MP1和MP2的柵極與運算放大器的相應的輸入端子IN1、IN2相連。晶體管MP1的漏極經由節(jié)點A連接至第一NMOS(n-溝道金屬氧化膜半導體)晶體管MN1的漏極，并且晶體管MP2的漏極經由節(jié)點B連接至第二NMOS晶體管MN2的漏極。兩個NMOS晶體管MN1和MN2的各個源極都與地Gnd相連，同時節(jié)點A還與NMOS晶體管MN1和MN2的柵極耦合。
晶體管MP5的漏極經由節(jié)點D連接至又一個NMOS晶體管MN3的漏極。此晶體管MN3的源極與地Gnd相連，同時其柵極與節(jié)點B耦合。節(jié)點B另外經由一系列電阻Rc和電容Cc連接至節(jié)點D。節(jié)點D與運算放大器的輸出端子OUT相連。
電阻Rc和電容Cc負責運算放大器中的頻率補償。電源Ibs確保將預定的電流經由晶體管MP4和MP5提供至節(jié)點C和D。
晶體管MP1、MP2、MP3、MP4、MN1以及MN1的全體和電源Ibs形成運算放大器的差動輸入級，而晶體管MP5和MN3的全體形成運算放大器的第二級。
施加到輸入端子IN1、IN2的不同電勢將造成差動輸入級的節(jié)點A和B處的電勢不同。然后第二級放大此差異，并且在運算放大器的輸出端子OUT處提供相應的輸出電壓。
然而，晶體管MP1和MP2之間以及晶體管MN1和MN2之間的失配將導致節(jié)點B處的電勢不同于節(jié)點B處的期望電勢，甚至在施加到輸入端子IN1和IN2的電勢是平衡時也會這樣。這種附加差異將通過第二級放大，并且表現(xiàn)為運算放大器的輸出端子OUT處的偏移。此外，晶體管MP4和MP5之間的失配、以及晶體管MN3和MN2之間的失配將在運算放大器的輸出端子OUT處的電壓偏移中直接反映出來。
對于時間離散的應用來說，雖然存在有效的偏移消除技術以允許設計帶有非常低的隨機偏移的運算放大器，諸如自動調零的運算放大器，但是對于連續(xù)時間的應用而言，沒有可比的技術。
對于連續(xù)時間的應用來說，隨機偏移通常因較大的晶體管尺寸和高電流而受抑制。此方法減少了失配的相對量，但是此方法具有這樣的缺陷，其中它要求較大的硅尺寸，由此造成高成本。此外，這種方法僅僅實現(xiàn)有限的成果。由于隨機偏移隨溫度和電源電壓而變，并且強烈依賴于采用部件的優(yōu)良匹配，故而它難以將偏移始終保持為所要求的那么低。在滿足更加嚴格的要求時尤其受限。此外，系統(tǒng)化偏移還受工藝變化的影響。有時，例如當將產品轉送到另一鑄造廠時，可能會遇到一批質量遠低于平均水平的部件。由此導致輸入相對電壓偏移的明顯增加。
在文獻US 6,225,863 B1中，建議通過多個并聯(lián)的可轉換的MOS晶體管替代運算放大器的MOS晶體管。通過接通和切斷這些并聯(lián)的晶體管的一個或多個，可以改變等效晶體管的尺寸以便補償設備失配。然而，并聯(lián)可轉換晶體管的有限數導致在補償中出現(xiàn)量化誤差。此外，所述并聯(lián)晶體管占據較大面積并且要求復雜的控制，由此使得所建議的方案不適用于實際應用。
文獻EP 0 635 173 B1建議采用具有浮動柵的MOS晶體管，以便能夠存儲補償信息。然而此方法具有要求相當高的電壓的缺點。
文獻WO 99/07067建議這樣一種結構，其中通過改變輸入MOS晶體管的反向偏壓來調節(jié)CMOS運算放大器的偏移。不過，此方法僅僅允許總體上補償小的偏移。此外，所述控制電壓接近地或者電源電壓，由此使得實現(xiàn)起來很困難。
本發(fā)明的一個目的在于允許進一步減少用于連續(xù)時間應用的運算放大器輸出端的電壓偏移。
依照本發(fā)明，此目的是通過這樣一種運算放大器來實現(xiàn)的，其中所述運算放大器包括用于向運算放大器的至少一個內部節(jié)點提供附加電流的裝置，以便減少運算放大器的輸出偏移電壓。內部節(jié)點通過運算放大器內不同部件之間的任一連接而給出。
本發(fā)明的目的還可以采用用于減少運算放大器的輸出偏移電壓的方法同樣實現(xiàn)，其中所述方法包括向運算放大器的至少一個內部節(jié)點提供附加電流。
本發(fā)明從考慮以下事項開始，其中如果在電學上控制所述偏移，那么可以實現(xiàn)最有效的偏移減少或者消除。有人建議通過在放大器內的一個或多個節(jié)點處引入附加電流來實現(xiàn)這種電控制。
本發(fā)明的優(yōu)勢在于任意時候采用這種附加電流都可以精確地控制偏移，同時可以避免對運算放大器的其他性能參數有顯著影響。如果所述附加電流完全等于產生運算放大器的輸出偏移電壓的電流、但是極性相反，那么可以完全消除輸出偏移電壓。
本發(fā)明可以采用任何種類的運算放大器來實現(xiàn)，例如采用與圖4中描述的放大器相似的兩級CMOS運算放大器。
根據從屬的權利要求將使本發(fā)明優(yōu)選實施例變得顯而易見。
有益的是，提出的用于提供附加電流的裝置采用電源電壓和互導體來實現(xiàn)。所述互導體可以根據電源電壓提供的電壓提供附加電流。優(yōu)選的是，所述電源電壓是可控制的。在該情況下，提供的附加電流的大小和方向可以通過調節(jié)可控電源電壓提供的電壓而容易地調節(jié)。對于特別簡單的實施例來說，這種互導體例如可以僅僅包括一個差動級。
在本發(fā)明的另外的優(yōu)選實施例中，所述運算放大器包括反饋裝置，用于檢測運算放大器的輸出端處的偏移，而且用于依照使輸出偏移基本上減少為零的方式、基于檢測到的偏移控制施加附加電流的裝置。采用這種反饋裝置，可以正確地、連續(xù)地并且自動地補償偏移。由此，可以將所述偏移保持為很低并且穩(wěn)定。如果用于施加附加電流的裝置包括如上所述的可控電源電壓以及互導體，那么所述反饋裝置可以依照檢測到的偏移控制電源電壓。
當選擇將要在其上插入附加電流的運算放大器的一個或多個節(jié)點時，應該留心附加電流對運算放大器的性能參數的影響保持在最低限度，以便避免重新設計的需要。
在所述情況下，本發(fā)明適用于與參照圖4描述的放大器相似的運算放大器，例如由所述的節(jié)點A給出這種節(jié)點，這是由于其是還適用于精確偏移控制的低阻抗的節(jié)點。所述偏移控制因此能幾乎獨立于運算放大器自身的設計而設計，即實現(xiàn)本發(fā)明不需要重新設計整個運算放大器。
本發(fā)明的其他目的以及特征將根據以下結合附圖的詳細說明而變得顯而易見，其中

圖1示出了本發(fā)明的原理；圖2示出了依照本發(fā)明的運算放大器的實行實施例；圖3是具有圖2執(zhí)行過程的仿真結果的圖表；以及圖4示出了常規(guī)的CMOS運算放大器。
首先，將參照圖1解釋本發(fā)明的原理。圖1示出了運算放大器的一部分，所述運算放大器具有與圖4的上述運算放大器相同的結構，并且采用相同的參考標記。圖1中沒有示出晶體管MP5和MN3、電阻Rc和電容Cc，它們形成運算放大器的又一部分。兩個輸入端子IN1、IN2此刻與DC偏壓Vb相連，例如在應用中的輸入共模電壓。
依照本發(fā)明，圖1中描述的電路還另外補充了用于提供附加電流的裝置。這些裝置包括可控電壓電源S和互導體T。所述電壓電源S的一個端子與地Gnd相連，另一個端子與互導體T相連，并且向互導體T提供電壓Vc?；wT具有互導gm，其對于第一種方法來說被假設為線性的?；wT的輸出電流Ic被作為附加電流被饋送到運算放大器的節(jié)點A。電流Ic的大小可以通過改變電壓Vc的大小來調節(jié)，其中電壓Vc由可控電壓電源S提供至互導體T。
此刻將解釋附加電流Ic對運算放大器的偏移的影響。由于相對于輸入時，運算放大器的第二級偏移除以圖1的運算放大器的第一級增益，并且由于第一級的增益通常是100左右，故而第二級的偏移(圖1中沒有示出)可以在下面需要考慮的事項中忽略。
由晶體管MP1和MP2之間以及晶體管MN1和MN2之間的失配引起的偏移可以通過兩個輸入端子IN1、1N2之間的等效輸入偏移Vofs來建模，如圖1所示。每個輸入偏移Vofs產生從差動輸入級的節(jié)點B至第二級的電流Io≠0，其直接對應于運算放大器的輸出電壓中的偏移。對于第一種方法來說，將假定輸入偏移Vofs是非常小的值，以便允許小信號分析。
通過向節(jié)點A添加電流Ic，如果節(jié)點B保持與節(jié)點A相同的電勢，那么所述輸出補償電流Io將被改變。在圖1中，利用節(jié)點B和地Gnd之間的電源電壓V＝VA來建模。應當注意，這要求僅僅適用于基于所述結構的偏移分析。當此時考慮到輸出補償電流時，節(jié)點B應該理論上具有與節(jié)點A相同的電勢。其中運算放大器的第二級如圖4所示并且其中輸出偏移電壓將會減少的在實際應用中，不作出這種要求。
對于第一種方法來說，Io可以通過以下公式近似表示Io≈Gm·Vofs-gm(Vc+Vofc)， (1)其中Gm是晶體管MP1和MP2的互導，而Vofc是互導體T的輸入相對偏移。
公式(1)表明運算放大器的偏移可以通過沿所要求的方向改變電壓Vc并且改變?yōu)樗蟮拇笮碚{節(jié)。
需要用于完成偏移補償的控制電壓Vc可以源自于上述公式，由此成為(2)Vc=GmgmVofs-Vofc.---(2)]]>
為了實現(xiàn)高精度，所述控制電壓應該具有高電平。CMOS運算放大器的典型偏移大約為幾毫伏。為了采用達到1V的控制電壓Vc，Gm和gm之間的比例必須是幾百。用這種極大的比例，可以忽略互導體T添加的噪聲的影響。
在參照圖1描述的方法中，進行小信號分析，為此假定了較小的輸入偏移Vofs和線性互導Gm。產生結果因此僅僅構成近似值。盡管如此，這些結果可以用作迅速估計和量度等等的基礎。
更加精確的結果可以通過執(zhí)行大信號分析來獲得。這種大信號分析將在下文參照圖2示出。
圖2舉例說明了依照本發(fā)明的運算放大器的實際執(zhí)行過程。所述運算放大器對應于圖1的運算放大器，除了線性互導體T由提供互導gm的附加差動級代替。實際上，所述偏移補償通過改變Vc以使得電流Io為零來實現(xiàn)。一般說來，這樣將要求反饋。對于反饋來說，僅僅當將偏壓Vb施加到運算放大器的輸入端子時，反饋裝置(未示出)才確定運算放大器輸出端的偏移。然后，所述反饋裝置基于當前確定的偏移控制電源電壓S。用這種反饋，圖1的互導gm不一定必須是線性的，只要其特征是單調的就行。因此，可以采用更加簡單的互導gm，例如通過差動級提供的互導gm。
在圖2的運算放大器中實現(xiàn)互導gm的附加差動級包括其源極連接至電源電壓Vdd的PMOS晶體管MPC。晶體管MPC的柵極與電源Ibs相連。晶體管MPC的漏極經由節(jié)點G并聯(lián)連接至另外的PMOS晶體管MPA和MPB的源極。電源Ibs經由晶體管MPC向點G提供預定的電流Iss。偏壓Vb還被施加到除晶體管MPB的柵極，同時提供電壓Vc的可控電壓電源S在晶體管MPA和MPB的柵極之間連接。晶體管MPA的漏極經由節(jié)點E連接至NMOS晶體管MNA的漏極，并且晶體管MP2的漏極經由節(jié)點F連接至NMOS晶體管MNB的漏極。兩個NMOS晶體管MNA和MNB的源極都與地Gnd相連，同時節(jié)點E還與NMOS晶體管MNA和MNB的柵極耦合。最后，節(jié)點F與節(jié)點A相連，以便向節(jié)點A提供附加電流Ic。
假定晶體管MPA和MPB在它們的飽和區(qū)中操作，電流Ic和可控電壓Vc之間的關系可以表示為
Ic=KMPAIss(Vc+Vofc)1-KMPA(Vc+Vofc)24Iss---(3)]]>在此大信號公式中，KMPA是晶體管MPA和MPB的互導，而Iss是該級的尾電流。能夠看出，按照需要，差動級的特征是單調的。
可以為電流lo和輸入補償電壓Vofs之間的關系建立相應的大信號公式，其中Ic＝0。當Io和Ic相等時，能夠由此通過分析獲得補償輸入補償電壓Vofs需要的精確電壓Vc。
使用建議的附加差動級作為互導gm有下列好處，即Ic相對于Vc的特征以及Io相對于Vofs的特征(其中Ic＝0)彼此都很小。由此，可以預期輸入補償電壓Vofs和需要用于補償此輸入補償電壓Vofs的電壓Vc之間的相對線性關系。
圖3示出了控制電壓Vc相對于輸入補償電壓Vofs的Io＝0時的仿真。為-10mV和+10mV之間的仿真改變輸入補償電壓Vofs，由此導致需要的電壓Vc在-410mV和+620mV之間。這是用于實現(xiàn)高度正確設計CMOS運算放大器的合理的大范圍，其中典型的偏移小于3mV-4mV。畫出的曲線實質上是線性的，此時對于輸入補償電壓Vofs的正值有輕微的彎曲。這是因為為了獲得簡單的執(zhí)行過程，僅僅將控制電壓Vc施加到晶體管MPA的柵極，而晶體管MPB的柵極電勢固定為電壓Vb。如果將控制電壓Vc作為差分信號施加到附加差動級，即如果將+Vc/2的電壓施加到晶體管MPA的柵極并且如果將-Vc/2的電壓施加到晶體管MPB的柵極，那么可期望有更線性和更對稱的特征。
因為工藝變化，沒能夠預見在公式(3)中變量KMPA的精確值。實際的設計必須通過確?？刂齐妷篤c具有合適的界限來實現(xiàn)而考慮到這點。這意味著實際控制電壓Vc可以經歷大于仿真示出的范圍。此外，重要的是，檢驗在Vc的延長調諧范圍內，附加的偏移控制電路實際上只具有可忽略的作用，以便避免重新設計。
通過差動級將附加電流Ic作為單端的信號來遞送，以便使其對運算放大器的影響保持為最小值。作為選擇，附加電流Ic可以借助于差分信號施加到運算放大器。這可以通過去除晶體管MNA和MNB并且通過直接連接晶體管MPA的漏極至節(jié)點B來實現(xiàn)。這樣節(jié)省了兩個NMOS晶體管。然而由于節(jié)點B是高阻抗節(jié)點，所以可以造成對運算放大器的規(guī)則操作產生較大影響。
應當注意，本發(fā)明的當前實施例僅僅由所選擇的實施例構成，所述實施例可以以不同方式有所改變。
權利要求
1.運算放大器，包括向所述運算放大器的至少一個內部節(jié)點引入附加電流的裝置，以便減少所述運算放大器的輸出偏移電壓。
2.如權利要求1所述的運算放大器，其中所述引入附加電流的裝置包括直流電壓電源和互導體，所述直流電壓電源向所述互導體施加電壓，并且所述互導體提供所述附加電流。
3.如權利要求2所述的運算放大器，其中通過所述直流電壓電源施加至所述互導體的所述電壓可以改變。
4.如權利要求2所述的運算放大器，其中所述互導體作為差動級來實現(xiàn)。
5.如權利要求4所述的運算放大器，其中所述互導體包括具有第一、第二、第三和第四晶體管的差動級，所述第一、第二、第三和第四晶體管的每個均具有源極、柵極和漏極，其中將偏壓施加到所述第一和所述第二晶體管的所述柵極，其中所述直流電壓電源向所述第一晶體管的所述柵極施加附加電壓，其中所述第一和所述第二晶體管的所述源極與運算放大器的電源電壓相連，其中所述第三和所述第四晶體管的所述源極與地相連，其中所述第一和所述第二晶體管的所述漏極分別與所述第三和所述第四晶體管的所述漏極相連，其中所述第三晶體管的所述柵極和所述漏極彼此短路，其中所述第二和所述第四晶體管的所述漏極之間的所述連接與所述運算放大器的內部節(jié)點相連，以便向所述運算放大器引入附加電流。
6.如權利要求5所述的運算放大器，其中向所述第一晶體管的所述柵極施加附加電壓包括向所述第一晶體管和所述第二晶體管的所述柵極施加差動電壓信號。
7.如權利要求1所述的運算放大器，還包括反饋裝置，用于檢測所述運算放大器的輸出偏移電壓，并且用于依照檢測到的偏移控制所述引入附加電流的裝置。
8.如權利要求1所述的運算放大器，包括用于其正常操作的彼此相連的差動輸入級和第二級，其中所述引入附加電流的裝置向所述差動輸入級的節(jié)點施加附加電流。
9.如權利要求8所述的運算放大器，其中其中所述差動輸入級包括第一、第二、第三和第四晶體管，所述第一、第二、第三和第四晶體管的每個均具有源極、柵極和漏極，其中所述第一和所述第二晶體管的所述柵極與所述運算放大器的不同輸入端子相連，其中所述第一和所述第二晶體管的源極與所述運算放大器的電源電壓相連，其中所述第三和所述第四晶體管的所述源極與地相連，其中所述第一和所述第二晶體管的所述漏極分別與所述第三和所述第四晶體管的所述漏極相連，其中所述第三晶體管的所述柵極和所述漏極彼此短路，其中所述第二和所述第四晶體管的所述漏極之間的所述連接與所述的二級相連，并且其中所述引入附加電流的裝置向所述第一和所述第三晶體管的所述漏極之間的所述連接施加所述附加電流。
10.用于減少運算放大器的輸出偏移電壓的方法，所述方法包括向所述運算放大器的至少一個內部節(jié)點引入附加電流。
全文摘要
本發(fā)明涉及一種運算放大器。為了允許減少運算放大器的輸出偏移電壓，所述運算放大器包括用于向運算放大器的內部節(jié)點A引入附加電流Ic的裝置S、T，以便減少運算放大器的輸出偏移電壓。本發(fā)明同樣涉及一種用于減少運算放大器的輸出偏移電壓的方法。此方法包括向運算放大器的內部節(jié)點A引入附加電流Ic。
文檔編號H03F3/34GK1675830SQ03819649
公開日2005年9月28日 申請日期2003年8月12日 優(yōu)先權日2002年8月19日
發(fā)明者王振華 申請人:皇家飛利浦電子股份有限公司