專利名稱：高頻多樣選擇性預除器的制作方法
技術領域：
本發(fā)明涉及一種高頻預除器，特別是涉及一種讓使用者能更有效地控制整體電路的除頻比例，從而得到其所預期的除頻頻率的高頻多樣選擇性預除器。
背景技術：
由于電子科技的進步、通訊技術的發(fā)達，所應用在高頻電路的技術更是日新月異，然而，高頻信號必須搭配上各種除頻電路的變化使用才可成為頻率合成器(frequency Synthesizer)，因此除頻器如今被人們廣泛的使用在高頻電路之中；尤其現今計算機、通訊設備及電子儀器等產品不斷推陳出新，更加使得除頻器成為高頻電路里不可或缺的一項重要技術。
有關除頻電路的技術及使用，早已有所施行，并且也已經非常廣泛地運用在高頻電路之中，一般而言，預除器大多只能設計成固定模式的除頻比例；如圖1A所示，其為美國專利第6,462,595號專利案中的運用預除器的已知技術；在該圖1A和圖1B的已知技術中，揭露高頻電路使用固定的除頻比例64/65(divide-by-64/65)，如圖1B所示，因此無法選擇其它的除頻比例，換句話說，該預除器并沒有提供使用者彈性的除頻比例。
經由上述的已知技術說明可知，目前預除器所使用的技術并不能提供使用者選擇多樣化的除頻頻率，若是想要有別于64/65的除頻比例，則必須花費更多的時間來重新設計預除器中的電路，并且也需要再一次的制造新設計的除頻器，使得成本因而提高。

發(fā)明內容
由上，本發(fā)明針對上述缺失，提出一種簡易且低成本的解決方法及裝置，可提供彈性化的除頻比例并運用于預除器的技術中，使得后續(xù)預除器不需依照每種除頻比例的不同而重新制造，這樣，預除器的除頻比例不但具有彈性，且能有效地降低制作成本。
本發(fā)明提供彈性化的除頻比例的高頻多樣選擇性預除器，其不僅可以簡化電路來控制其除頻比例，也可達到所預期的除頻頻率；通過多位的選擇信號，利用其信號不同的高低電平，加以控制預除器中的除數比例。
由上，本發(fā)明提供一種高頻多樣選擇性預除器，其利用可變的除頻比例來達到使用者所需的除頻頻率，因此本發(fā)明的主要目的在于能提供一組可擴充選擇除頻頻率的電路，通過多位的選擇信號作為選擇開關，進而能有效的控制整體除頻電路中的除頻比例。
為了達到上述目的，本發(fā)明提供的高頻多樣選擇性預除器包括第一除頻器，其接收輸入信號后，經由除頻處理，形成除頻頻率的除頻器；第二除頻器，連接至該第一除頻器，并且經由多個選擇信號與多個與門(AND)作為選擇開關，將第一除頻器的除頻結果再進一步除頻，為可擴充選擇除頻頻率之電路；模塊控制器(module control)，其用以將多個選擇信號與外部控制信號(MC)經由或門(OR)執(zhí)行邏輯運算后連接至第一除頻器，更進一步地控制第一除頻器的除頻頻率；輸出選擇電路，連接至第二除頻器，并搭配多個選擇信號作為選擇信號輸出的電路。
該預除器由此經由該第一除頻器與第二除頻器的連結，配合該模塊控制器的控制，形成一可擴充選擇除頻頻率的電路，以提供多樣化的除頻頻率。
為了達到上述目的，本發(fā)明還提供一種高頻多樣選擇性預除器，可適用于高頻的除頻電路，其包括第一除頻器，其由多個D型正反器及多個與門所組成，其接收一輸入信號后，經由除頻處理，形成除頻頻率的除頻器；第二除頻器，其由多個D型正反器及多個與門所組成，由此連接至該第一除頻器，并經由多個選擇信號與多個與門作為選擇開關進而調整除頻比例，將該第一除頻器的除頻結果再進一步除頻；模塊控制器，用以將該多個選擇信號與外部控制信號經由至少一或門執(zhí)行邏輯運算后連接至該第一除頻器，以控制該第一除頻器的除頻頻率；及輸出選擇電路，連接至該第二除頻器，并搭配該多個選擇信號作為選擇信號輸出的電路；該預除器由此經由該第一除頻器與第二除頻器的連結，配合該模塊控制器的控制，形成一可擴充選擇除頻頻率的電路，以提供多樣化的除頻頻率。
為了使能更進一步了解本發(fā)明的特征及技術內容，請參閱以下有關本發(fā)明的詳細說明與附圖，然所附圖式僅提供參考與說明用，并非用來對本發(fā)明加以限制。


圖1A為已知技術的美國專利第6,462,595號專利案中主要電路示意圖；圖1B為已知技術的美國專利第6,462,595號專利案中主要電路的真值表；圖2為本發(fā)明實施例的主要電路方塊與組件的連接示意圖；圖3A為本發(fā)明實施例的選擇信號與除頻十六分之一對應的輸出波型示意圖；圖3B為本發(fā)明實施例的選擇信號與除頻三十二分之一對應的輸出波型示意圖；圖3C為本發(fā)明實施例的選擇信號與除頻六十四分之一對應的輸出波型示意圖；圖3D為本發(fā)明實施例的選擇信號與除頻一百二十八分之一對應的輸出波型示意圖；圖4為本發(fā)明實施例的真值表示意圖。
具體實施例方式
如圖2所示，該圖為本發(fā)明高頻多樣性選擇預除器的實施例電路圖。本發(fā)明的輸入信號，首先經過的第一除頻器50是由第一正反器502、第二正反器504及第三正反器506連接而成，其中第一正反器502連接第二正反器504形成四分之一除頻器，另外第三正反器506的反向輸出Q與第二正反器504的反向輸出Q經由第一與門508連接而執(zhí)行邏輯AND運算，如此搭配第三正反器506可使第一除頻器50成為五分之一除頻器，對于整體預除器的除數比例為一奇數值(其進一步說明請見后面的詳細敘述)。
如上述所示，第一除頻器50的輸出信號連接至第二除頻器52，當信號每經過一D型正反器，則頻率值會再被除以2，亦即當信號經過第四正反器522及第五正反器524時，其輸入信號已被除以16(其中假設第三正反器506并無動作)且第五正反器524的Q點輸出電位為1，亦即w點的電位為1且處于高電位狀態(tài)，在此之后信號進入3位的選擇開關。請參閱圖3A-圖3D并結合圖2，當外加的第一選擇信號a、第二選擇信號b、第三選擇信號c的電位為0并處于低電位狀態(tài)時，第四與門525、第五與門527、第六與門529經由邏輯AND運算后輸出皆為低電位狀態(tài)，造成第六正反器526、第七正反器528、第八正反器530皆無動作，因此，w點的高電位經由連接電路傳送至輸出選擇電路56中的第十與門562后，和第一反向選擇信號a、第二反向選擇信號b、第三反向選擇信號c執(zhí)行邏輯AND運算后輸出一十六分之一除頻的信號，再經由第二或門560執(zhí)行邏輯OR運算并得到該預除器的輸出信號頻率為輸入信號頻率的十六分之一，達到十六分之一的除頻功能，如圖3A所示。
同理，當外加的第一選擇信號a的電位為1并處于高電位狀態(tài)，第二選擇信號b、第三選擇信號c的電位為0并處于低電位狀態(tài)時，第五與門527、第六與門529經由邏輯AND運算后輸出皆為低電位狀態(tài)，造成第七正反器528、第八正反器530無動作，但第四與門525將w點與第一選擇信號a的高電位經由邏輯AND運算后輸出為高電位狀態(tài)，造成第六正反器526有動作且其Q點輸出電位為1，亦即x點的電位為1并處于高電位狀態(tài)，此時已進一步的將輸入信號除以32，其后第七與門531將x點與第一選擇信號a的高電位經由邏輯AND運算后輸出為高電位狀態(tài)，并經由連接電路傳送至輸出選擇電路56中的第十一與門564，和第一選擇信號a、第二反向選擇信號b、第三反向選擇信號c執(zhí)行邏輯AND運算后輸出一除頻32的信號再與第十與門562的輸出(如前述所提)經由第二或門560執(zhí)行邏輯OR運算后，得到該預除器的輸出信號頻率為輸入信號頻率的三十二分之一，達到除頻32的功能，如圖3B所示。
當外加的第一選擇信號a、第二選擇信號b的電位為1并處于高電位狀態(tài)(由上述可知此時第六正反器526有動作且x點電位為1)，第三選擇信號c的電位為0并處于低電位狀態(tài)時，第六與門529經由邏輯AND運算后輸出為低電位狀態(tài)，造成第八正反器530無動作但第五與門527將x點與第二選擇信號b的高電位經由邏輯AND運算后輸出為高電位狀態(tài)，造成第七正反器528有動作且其Q點輸出電位為1，亦即y點的電位為1并處于高電位狀態(tài)，此時已進一步的將輸入信號除以64，其后第八與門533將y點與第二選擇信號b的高電位經由邏輯AND運算后輸出為高電位狀態(tài)，并經由連接電路傳送至輸出選擇電路56中的第十二與門566，和第一選擇信號a、第二選擇信號b、第三反向選擇信號c執(zhí)行邏輯AND運算后輸出一除頻64的信號，再與第十與門562及第十一與門564的輸出(如前述所提)經由第二或門560執(zhí)行邏輯OR運算后，得到該預除器的輸出信號頻率為輸入信號頻率的六十四分之一，達到除頻64的功能，如圖3C所示。
當外加的第一選擇信號a、第二選擇信號b、第三選擇信號c的電位為1并處于高電位狀態(tài)時(由上述可知此時第六正反器526、第七正反器528有動作且y點電位為1)，第六與門529將y點與第三選擇信號c的高電位經由邏輯AND運算后輸出為高電位狀態(tài)，造成第八正反器530有動作且其Q點輸出電位為1，亦即z點的電位為1并處于高電位狀態(tài)，此時已進一步的將輸入信號除以128，其后第九與門535將z點與第三選擇信號c的高電位經由邏輯AND運算后輸出為高電位狀態(tài)，并經由連接電路傳送至輸出選擇電路56中的第十三與門568，和第一選擇信號a、第二選擇信號b、第三選擇信號c執(zhí)行邏輯AND運算后輸出一除頻128的信號，再與第十與門562、第十一與門564及第十二與門564的輸出經由第二或門560執(zhí)行邏輯OR運算后，得到該預除器的輸出信號頻率為輸入信號頻率的一百二十八分之一，達到除頻128的功能，圖3D所示。
請參閱圖4的真值表，模塊控制器54(module control)中的外部控制信號544(MC)用以控制高頻多樣選擇性預除器的輸出信號是否將除以一奇數值；該外部控制信號544(MC)的信號反向后并且與第十與門562、第十一與門564、第十二與門564及第十三與門568的輸入信號經由第一或門542執(zhí)行邏輯OR運算后，再連接至第二、第三與門510、512接至第三正反器506的輸入端并由此控制第三正反器506的動作，當外部控制信號544(MC)的電位為0并處于低電位狀態(tài)時，第三正反器506無動作且第一除頻器50為一除四的除頻器，高頻多樣選擇性預除器的輸出信號將除以一偶數值；反之，當外部控制信號544(MC)的電位為1并處于高電位狀態(tài)時，第三正反器506有動作且第一除頻器50為一除五的除頻器，高頻多樣選擇性預除器的輸出信號將除以一奇數值。
綜上所述，本發(fā)明的高頻多樣性選擇預除器的裝置及方法可以擴充預除器的除頻比例，達成多樣性的除頻頻率，且以簡易的邏輯電路即可完成，并能克服已知電路所需的時間設計、修改的成本耗費。
但是，以上所述，僅為本發(fā)明較佳的具體實施例的詳細說明與圖式，凡合于本發(fā)明權利要求書的精神與其類似變化的實施例，皆應包含在本發(fā)明的范圍中，任何熟悉該項技術的普通技術人員可輕易思及的變化或修飾，皆應涵蓋在本發(fā)明的權利要求書所要求保護的范圍之內。
權利要求
1.一種高頻多樣選擇性預除器(，可適用于高頻除頻電路，其特征在于包括第一除頻器，其接收輸入信號后，經由除頻處理，形成除頻頻率的除頻器；第二除頻器，連接至該第一除頻器，并且經由多個選擇信號與多個與門作為選擇開關，將該第一除頻器的除頻結果再進一步除頻；模塊控制器，將該多個選擇信號與外部控制信號經由至少一或門執(zhí)行邏輯運算后連接至該第一除頻器，以控制該第一除頻器的除頻頻率；及輸出選擇電路，連接至該第二除頻器，并搭配該多個選擇信號作為選擇信號輸出的電路；該預除器由此經由該第一除頻器與第二除頻器的連結，配合該模塊控制器的控制，形成一可擴充選擇除頻頻率的電路，以提供多樣化的除頻頻率。
2.如權利要求1所述的高頻多樣選擇性預除器，其特征在于該第一除頻器由多個D型正反器及多個與門所組成。
3.如權利要求1所述的高頻多樣選擇性預除器，其特征在于該第二除頻器由多個D型正反器及多個與門所組成，且可依使用者需要的除頻比例加以調整。
4.如權利要求1所述的高頻多樣選擇性預除器，其特征在于該外部的模塊控制器，可依該外部控制信號的高低電平，控制該第一除頻器的除頻頻率。
5.如權利要求1所述的高頻多樣選擇性預除器，其特征在于該輸出選擇電路由多個與門與一或門共同組成，該輸出選擇電路連接至該第二除頻器并搭配該多個選擇信號作信號輸出選擇。
6.如權利要求1所述的高頻多樣選擇性預除器，其特征在于該第二除頻器可經由該多個選擇信號與該多個與門作為選擇開關，用以搭配該輸出選擇電路并選擇輸出的信號，控制整體的除頻頻率。
7.一種高頻多樣選擇性預除器，可適用于高頻的除頻電路，其特征在于包括第一除頻器，其由多個D型正反器及多個與門所組成，其接收一輸入信號后，經由除頻處理，形成除頻頻率的除頻器；第二除頻器，其由多個D型正反器及多個與門所組成，由此連接至該第一除頻器，并經由多個選擇信號與多個與門作為選擇開關進而調整除頻比例，將該第一除頻器的除頻結果再進一步除頻；模塊控制器，用以將該多個選擇信號與外部控制信號經由至少一或門執(zhí)行邏輯運算后連接至該第一除頻器，以控制該第一除頻器的除頻頻率；及輸出選擇電路，連接至該第二除頻器，并搭配該多個選擇信號作為選擇信號輸出的電路；該預除器由此經由該第一除頻器與第二除頻器的連結，配合該模塊控制器的控制，形成一可擴充選擇除頻頻率的電路，以提供多樣化的除頻頻率。
8.如權利要求7所述的高頻多樣選擇性預除器，其特征在于該外部的模塊控制器可依該外部控制信號的高低電平，控制該第一除頻器的除頻頻率。
9.如權利要求7所述的高頻多樣選擇性預除器，其特征在于該輸出選擇電路由多個與門與一或門共同組成，該輸出選擇電路連接至該第二除頻器并搭配該多個選擇信號作信號輸出選擇。
10.如權利要求7所述的高頻多樣選擇性預除器，其特征在于該第二除頻器可經由該多個選擇信號與該多個與門作為選擇開關，用以搭配該輸出選擇電路并選擇輸出的信號，控制整體的除頻頻率。
全文摘要
一種高頻多樣選擇性預除器，可將輸入信號依使用者所需的除頻比例除頻，得到使用者預期的除頻頻率。其電路由多個邏輯開關及多個D型正反器組成，包括第一除頻器，接收輸入信號后，經除頻處理，形成除頻頻率的除頻器；第二除頻器，連接至該第一除頻器，經多個選擇信號與多個與門作選擇開關，將第一除頻器的除頻結果再進一步除頻，為可擴充選擇除頻頻率的電路；模塊控制器，將多個選擇信號與外部控制信號經或門執(zhí)行邏輯運算后連接至第一除頻器，進一步控制第一除頻器的除頻頻率；輸出選擇電路，連接至第二除頻器，并搭配多個選擇信號作為選擇信號輸出裝置。該預除器能提供多樣化的除頻頻率，讓使用者有效控制整體電路的除頻功能，降低了制作成本。
文檔編號H03K5/00GK1610257SQ20031010279
公開日2005年4月27日 申請日期2003年10月24日 優(yōu)先權日2003年10月24日
發(fā)明者劉鳳銘, 陳正維 申請人:立積電子股份有限公司