專利名稱：電平轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電平轉(zhuǎn)換電路，特別涉及在將低電壓電平的輸入信號(hào)轉(zhuǎn)換成高電壓電平時(shí)適合高速化、低耗電的電平轉(zhuǎn)換電路。
背景技術(shù)：
圖14A表示現(xiàn)有技術(shù)的電平轉(zhuǎn)換電路。在圖14A中，端子V0輸出與輸入信號(hào)VIN同相的信號(hào)，端子VON輸出與輸入信號(hào)VIN反相的信號(hào)。
第1電源1000(以后稱為電源1000)的電壓電平為V1，第2電源1001(以后稱為電源1001)的電壓電平為V2，第3電源1002(以后稱為電源1002)的電壓電平為V3。電壓電平V3是輸入信號(hào)VIN的電壓振幅，電壓V3和電壓V2為相同電壓電平，或者為不同電壓電平。反相電路1003將輸入信號(hào)VIN邏輯反相。第1導(dǎo)電型的晶體管1004(以后稱為晶體管1004)，向其源極供給電壓電平V1，將輸入信號(hào)VIN向其柵極輸入，漏極與輸出端子VON連接。第1導(dǎo)電型的晶體管1005(以后稱為晶體管1005)，向其源極供給電壓電平V1，將輸入信號(hào)VIN邏輯反相后的信號(hào)向其柵極輸入，漏極與輸出端子VO連接。第2導(dǎo)電型的晶體管1006(以后稱為晶體管1006)，向其源極供給電壓電平V2，柵極與輸出端子VO連接，漏極與輸出端子VON連接。第2導(dǎo)電型的晶體管1007(以后稱為晶體管1007)，向其源極供給電壓電平V2，柵極與輸出端子VON連接，漏極與輸出端子VO連接。信號(hào)1008與輸入信號(hào)VIN反相。
對(duì)于以上那樣構(gòu)成的電平轉(zhuǎn)換電路，采用圖14B說(shuō)明圖14A的動(dòng)作。此外，在以后的說(shuō)明中，當(dāng)電壓電平為低電平時(shí)用“L”表示，當(dāng)電壓電平為高電平時(shí)用“H”表示。
當(dāng)輸入信號(hào)VIN的電壓為“L”時(shí)，信號(hào)1008的電壓為“H”。因此，輸出端子VO的電壓為V1，晶體管1006處于導(dǎo)通狀態(tài)。另外，輸出端子VON與V2同電位，晶體管1007處于截止?fàn)顟B(tài)。
在上述狀態(tài)下，在時(shí)間T1當(dāng)輸入信號(hào)VIN的電壓從“L”變到“H”時(shí)，信號(hào)1008的電壓從“H”變到“L”。另外，同時(shí)晶體管1004處于導(dǎo)通狀態(tài)，晶體管1005處于截止?fàn)顟B(tài)。因此，晶體管1006和晶體管1004處于導(dǎo)通狀態(tài)，晶體管1007和晶體管1005處于截止?fàn)顟B(tài)。
這時(shí)，由于晶體管1004的漏極電流Idsn處于飽和狀態(tài)，所以由式(1)表示。
Idsn＝Kn(Vgsn-Vtn)2…… (1)另外，由于晶體管1006的漏極電流Idsp處于非飽和狀態(tài)，所以由式(2)表示。
Idsp1＝2Kp(Vgsp-Vtp-Vdsp/2)Vdsp…… (2)然后，輸出端子VON的電壓從V2降低，如果|V2-VON|＞|Vgsp-Vtp|，則晶體管1006的漏極電流Idsp轉(zhuǎn)移到飽和狀態(tài)，變成式(3)。
Idsp2＝Kp(Vgsp-Vtp)2…… (3)在式(1)、(2)以及(3)中，常數(shù)Kn表示晶體管1004以及1005的導(dǎo)電系數(shù)，常數(shù)Kp表示晶體管1006以及1007的導(dǎo)電系數(shù)，常數(shù)Vgsn表示晶體管1004以及1005的柵極—源極間電壓，常數(shù)Vgsp表示晶體管1006以及1007的柵極—源極間電壓，常數(shù)Vtn表示晶體管1004以及1005的閾值，常數(shù)Vtp表示晶體管1006以及1007的閾值電壓，常數(shù)Vdsp表示晶體管1006以及1007的漏極—源極間電壓。
當(dāng)輸入信號(hào)VIN為“H”時(shí)的電壓V3比V2高時(shí)，根據(jù)式(1)、(2)，滿足|Idsn|＞＞|Idsp1|。然后，輸出端子VON的電壓從V2降低。在時(shí)刻T2中當(dāng)滿足VON＜(V2-|Vtp|)時(shí)，晶體管1007處于導(dǎo)通狀態(tài)，VO從V1上升。這樣，晶體管1006從非飽和狀態(tài)轉(zhuǎn)移到飽和狀態(tài)。在該狀態(tài)下，根據(jù)式(1)、(3)由于進(jìn)一步施加滿足|Idsn|＞＞|Idsp2|的輸入信號(hào)VIN，所以上述動(dòng)作繼續(xù)，輸出端子VON的電壓從V2變到V1，輸出端子VO的電壓從V1變到V2，電平轉(zhuǎn)換電路的動(dòng)作結(jié)束。
然后，輸入信號(hào)VIN為“H”時(shí)的電壓V3比V2低時(shí)，根據(jù)式(1)、(2)，滿足|Idsn|與|Idsp1|之間的差變小，VON從V2變化到V1的速度，與滿足|Idsn|＞＞|Idsp1|的條件時(shí)相比較要慢。因此，其間通過(guò)晶體管1006和晶體管1004從電源1001向電源1000流入貫通電流。在時(shí)刻T3當(dāng)滿足VON＜(V2-|Vtp|)時(shí)，晶體管1007處于導(dǎo)通狀態(tài)，VO從V1逐漸上升到V2。這樣晶體管1006從非飽和狀態(tài)向飽和狀態(tài)轉(zhuǎn)移。在該狀態(tài)下，根據(jù)式(1)、(3)由于進(jìn)一步施加滿足|Idsn|＞|Idsp2|的輸入信號(hào)VIN，所以上述動(dòng)作繼續(xù)，晶體管1006處于截止?fàn)顟B(tài)。在該狀態(tài)下，沒(méi)有通過(guò)晶體管1006和晶體管1004從電源1001向電源1000流入的貫通電流。
根據(jù)上述動(dòng)作，VON從V2變化到V1，VO從V1變化到V2，電平轉(zhuǎn)換電路的動(dòng)作結(jié)束。
此外，輸入信號(hào)VIN的電壓從“H”變化到“L”時(shí)，和上述同樣的動(dòng)作在晶體管1006和晶體管1007中進(jìn)行。
在上述現(xiàn)有技術(shù)的電平轉(zhuǎn)換電路中，當(dāng)輸入信號(hào)VIN的電壓從“L”轉(zhuǎn)移到“H”時(shí)，為了使VON(以及VO)的電壓高速轉(zhuǎn)移，根據(jù)式(1)、(2)，需要滿足|Idsn|＞＞|Idsp1|的條件，并且根據(jù)式(1)、(3)，需要滿足|Idsn|＞＞|Idsp2|的條件。
為此，需要增大晶體管1004(或者晶體管1005)的面積，出現(xiàn)增大布局面積的問(wèn)題。
上述問(wèn)題，在滿足|Idsn|＞＞|Idsp1|并且|Idsn|＞＞|Idsp2|的條件成為困難的輸入信號(hào)VIN低的情況下特別顯著。
進(jìn)一步，輸入信號(hào)VIN的邏輯反相時(shí)由于存在晶體管1006(或者晶體管1007)和晶體管1004(或者晶體管1005)同時(shí)導(dǎo)通的時(shí)間，所以存在從電源1001向電源1000流入貫通電流的問(wèn)題。
為了克服上述那樣的電路面積增大的問(wèn)題，例如如特開(kāi)平2-188024號(hào)公報(bào)所示，已知與現(xiàn)有例的電平轉(zhuǎn)換電路的晶體管1006以及晶體管1007并聯(lián)地分別設(shè)置電流供給電路。但是，在該方法中，依然存在由于元件數(shù)量的增加引起面積增大、和采用晶體管構(gòu)成電流供給電路時(shí)始終流動(dòng)亞閾值電流的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明正是為了解決上述現(xiàn)有技術(shù)的問(wèn)題的發(fā)明，其目的在于提供一種可以防止電路占有面積的增大、減少貫通電流、同時(shí)可以實(shí)現(xiàn)高速動(dòng)作的電平轉(zhuǎn)換電路。
本發(fā)明的電平轉(zhuǎn)換電路包括向源極供給第1電源電壓、向柵極輸入第1輸入信號(hào)、在漏極上連接第1端子的第1導(dǎo)電型的第1晶體管、向柵極輸入具有與第1輸入信號(hào)反相的關(guān)系的第2輸入信號(hào)、漏極與第2端子連接的第1導(dǎo)電型的第2晶體管、向源極供給第2電源電壓、在漏極上連接第1端子的第2導(dǎo)電型的第3晶體管、在漏極上連接第2端子的第2導(dǎo)電型的第4晶體管、與第2端子連接、輸入第2輸入信號(hào)、當(dāng)?shù)?晶體管處于截止?fàn)顟B(tài)時(shí)使第3晶體管處于導(dǎo)通狀態(tài)的第1柵極電壓控制電路、以及與第1端子連接、輸入第1輸入信號(hào)、當(dāng)?shù)?晶體管處于截止?fàn)顟B(tài)時(shí)使第4晶體管處于導(dǎo)通狀態(tài)的第2柵極電壓控制電路。
本發(fā)明的電平轉(zhuǎn)換電路包括向源極供給第1電源電壓、向柵極輸入具有與第1輸入信號(hào)反相的關(guān)系的第2輸入信號(hào)、在漏極上連接第2端子的第1導(dǎo)電型的第2晶體管、向源極供給第2電源電壓、在漏極上連接第2端子的第2導(dǎo)電型的第4晶體管、向源極供給第2電源電壓的第2導(dǎo)電型的第13晶體管、與第2端子連接、并且輸入第2輸入信號(hào)、當(dāng)?shù)?輸入信號(hào)為高電平時(shí)，使第13晶體管處于導(dǎo)通狀態(tài)的第3柵極電壓控制電路、以及與第13晶體管的漏極連接、并且輸入第1輸入信號(hào)、當(dāng)?shù)?輸入信號(hào)為高電平時(shí)，使第4晶體管處于導(dǎo)通狀態(tài)的第4柵極電壓控制電路。


圖1表示有關(guān)本發(fā)明實(shí)施例1的電平轉(zhuǎn)換電路的概略圖。
圖2A表示有關(guān)本發(fā)明實(shí)施例1的電平轉(zhuǎn)換電路圖。
圖2B表示有關(guān)本發(fā)明實(shí)施例1的電平轉(zhuǎn)換電路的時(shí)序圖。
圖3A表示有關(guān)本發(fā)明實(shí)施例2的電平轉(zhuǎn)換電路圖。
圖3B表示有關(guān)本發(fā)明實(shí)施例2的電平轉(zhuǎn)換電路的時(shí)序圖。
圖4A表示有關(guān)本發(fā)明實(shí)施例3的電平轉(zhuǎn)換電路圖。
圖4B表示有關(guān)本發(fā)明實(shí)施例3的電平轉(zhuǎn)換電路的時(shí)序圖。
圖5表示有關(guān)本發(fā)明實(shí)施例4的電平轉(zhuǎn)換電路圖。
圖6表示有關(guān)本發(fā)明實(shí)施例5的電平轉(zhuǎn)換電路圖。
圖7表示有關(guān)本發(fā)明實(shí)施例6的電平轉(zhuǎn)換電路的概略圖。
圖8A表示有關(guān)本發(fā)明實(shí)施例6的電平轉(zhuǎn)換電路圖。
圖8B表示有關(guān)本發(fā)明實(shí)施例6的電平轉(zhuǎn)換電路的時(shí)序圖。
圖9表示有關(guān)本發(fā)明實(shí)施例7的電平轉(zhuǎn)換電路的概略圖。
圖10A表示有關(guān)本發(fā)明實(shí)施例7的電平轉(zhuǎn)換電路圖。
圖10B表示有關(guān)本發(fā)明實(shí)施例7的電平轉(zhuǎn)換電路的時(shí)序圖。
圖11表示有關(guān)本發(fā)明實(shí)施例8的電平轉(zhuǎn)換電路的概略圖。
圖12A表示有關(guān)本發(fā)明實(shí)施例8的電平轉(zhuǎn)換電路圖。
圖12B表示有關(guān)本發(fā)明實(shí)施例8的電平轉(zhuǎn)換電路的時(shí)序圖。
圖13A表示有關(guān)本發(fā)明實(shí)施例9的電平轉(zhuǎn)換電路的概略圖。
圖13B表示有關(guān)本發(fā)明實(shí)施例10的電平轉(zhuǎn)換電路的概略圖。
圖14A表示現(xiàn)有技術(shù)的電平轉(zhuǎn)換電路圖。
圖14B表示現(xiàn)有技術(shù)的電平轉(zhuǎn)換電路的時(shí)序圖。
具體實(shí)施例方式
(實(shí)施例1)圖1表示有關(guān)本發(fā)明實(shí)施例1的電平轉(zhuǎn)換電路的概略圖。在圖1中，作為第1柵極電壓控制電路的柵極電壓控制電路100與作為第2端子的輸出端子VO連接，具有輸出端子101。作為第2柵極電壓控制電路的柵極電壓控制電路102與作為第1端子的輸出端子VON連接，具有輸出端子103。輸出端子VO是輸出與作為第1輸入信號(hào)的輸入信號(hào)VIN同相的電平轉(zhuǎn)換后的信號(hào)的端子，輸出端子VON是輸出將第2輸入信號(hào)電平轉(zhuǎn)換后的信號(hào)的端子。第2輸入信號(hào)與輸入信號(hào)VIN反相。
電源900的電壓是作為第1電源電壓的電壓電平V1、電源901的電壓是作為第2電源電壓的電壓電平V2、電源902的電壓是作為第3電源電壓的電壓電平V3。電壓電平V3是輸入信號(hào)VIN的電壓振幅，這可以是與電壓電平V2相同的電壓電平、或者也可以是不同的電壓電平。
反相器903將輸入信號(hào)VIN邏輯反相。第1晶體管的第1導(dǎo)電型晶體管904(以后稱為晶體管904)，向其源極供給V1，向其柵極輸入輸入信號(hào)VIN，漏極與輸出端子VON連接。第2晶體管的第2導(dǎo)電型晶體管905(以后稱為晶體管905)，向其源極供給V1，向其柵極輸入將輸入信號(hào)VIN邏輯反相的信號(hào)、即信號(hào)908，漏極與輸出端子VO連接。第3晶體管的第2導(dǎo)電型晶體管906(以后稱為晶體管906)，向其源極供給V2，其柵極與柵極電壓控制電路100的輸出端子101連接，漏極與輸出端子VON連接。第4晶體管的第2導(dǎo)電型晶體管907(以后稱為晶體管907)，向其源極供給V2，其柵極與柵極電壓控制電路102的輸出端子103連接，漏極與輸出端子VO連接。信號(hào)908是與輸入信號(hào)VIN反相的信號(hào)。
本實(shí)施例的特征在于，在晶體管906的柵極和輸出端子VO之間設(shè)置了由輸入信號(hào)VIN的反相信號(hào)908控制的柵極電壓控制電路100，在晶體管907的柵極和輸出端子VON之間設(shè)置了由輸入信號(hào)VIN控制的柵極電壓控制電路102。
圖2A表示圖1的柵極電壓控制電路100以及柵極電壓控制電路102的具體構(gòu)成例。在圖2A中，柵極電壓控制電路100與輸出端子VO連接，具有輸出端子101。柵極電壓控制電路102與輸出端子VON連接，具有輸出端子103。第6晶體管的第2導(dǎo)電型晶體管200(以后稱為晶體管200)，其源極與輸出端子VO連接，柵極和漏極共同連接并與輸出端子101連接。第5晶體管的第1導(dǎo)電型晶體管201(以后稱為晶體管201)，向其柵極輸入輸入信號(hào)VIN的反相信號(hào)908，漏極與晶體管200的漏極連接。第8晶體管的第2導(dǎo)電型晶體管202(以后稱為晶體管202)，其源極與輸出端子VON連接，柵極和漏極共同連接并與輸出端子103連接。第7晶體管的第1導(dǎo)電型晶體管203(以后稱為晶體管203)，向其柵極輸入輸入信號(hào)VIN，漏極與晶體管202的漏極連接。此外，和圖1相同的電路元件以及電源采用相同的符號(hào)。
圖2B表示有關(guān)本發(fā)明實(shí)施例1的電平轉(zhuǎn)換電路的時(shí)序圖。以下，采用圖2A和圖2B說(shuō)明動(dòng)作。
當(dāng)輸入信號(hào)VIN的電壓為“L”時(shí)，信號(hào)908的電壓為“H”。因此，晶體管904和晶體管203處于截止?fàn)顟B(tài)，晶體管905和晶體管201處于導(dǎo)通狀態(tài)。另外，輸出端子VO的電壓為V1，晶體管906處于導(dǎo)通狀態(tài)。因此，輸出端子VON的電壓為V2。輸出端子VON通過(guò)晶體管202由柵極電壓控制電路102的輸出端子103輸入到晶體管907的柵極，晶體管907的柵極電壓成為比V2稍微低的V21。為此，晶體管907基本上處于截止?fàn)顟B(tài)。
在上述狀態(tài)下，在時(shí)間T1當(dāng)輸入信號(hào)VIN的電壓從“L”變到“H”時(shí)，與此同時(shí)信號(hào)908的電壓從“H”變到“L”。因此，晶體管904和晶體管203從截止?fàn)顟B(tài)變成導(dǎo)通狀態(tài)，晶體管905和晶體管201從導(dǎo)通狀態(tài)變成截止?fàn)顟B(tài)。因此，施加在晶體管907的柵極上的輸出端子103的電壓從V21降低，到達(dá)與晶體管203的漏極電流對(duì)應(yīng)的電壓。在時(shí)刻T2當(dāng)(輸出端子103的電壓)＜(V2-|Vtp|)時(shí)，晶體管907變成導(dǎo)通狀態(tài)。這樣，輸出端子VO的電壓從V1上升。輸出端子VO的電壓通過(guò)具有二極管特性的晶體管200由柵極電壓控制電路100的輸出端子101向晶體管906的柵極供給。為此，在比時(shí)刻T2滯后的時(shí)刻T3中，晶體管906的柵極電壓上升。在時(shí)刻T4，晶體管906的漏極電流變得更小，輸出端子VON的電壓從V2開(kāi)始急速降低。輸出端子VON的電壓通過(guò)具有二極管特性的晶體管202向晶體管907的柵極供給。為此，在比時(shí)刻T4滯后的時(shí)刻T5中，晶體管907的柵極電壓下降。
由于上述動(dòng)作，所以當(dāng)輸入信號(hào)VIN為“H”的狀態(tài)期間，晶體管907的柵極電壓變成V1，晶體管907保持導(dǎo)通狀態(tài)，由于晶體管905處于截止?fàn)顟B(tài)，所以輸出端子VO的電壓保持在V2。另一方面，晶體管906的柵極電壓變成V21，晶體管906雖然有亞閾值電流流動(dòng)，但基本上保持截止?fàn)顟B(tài)，由于晶體管904處于導(dǎo)通狀態(tài)，所以輸出端子VON的電壓保持在V1，這樣，動(dòng)作結(jié)束。
另外，當(dāng)輸入信號(hào)VIN的電壓從“H”變到“L”時(shí)，通過(guò)和上述柵極控制電路100同樣的動(dòng)作，進(jìn)行開(kāi)關(guān)。
在本實(shí)施例1中，即使在輸入信號(hào)VIN的“H”電壓V3比V2低的情況下，當(dāng)輸入信號(hào)VIN的電壓從“L”變到“H”時(shí)，雖然晶體管904和晶體管906均處于導(dǎo)通狀態(tài)，但柵極電壓控制電路102的晶體管203成為導(dǎo)通狀態(tài)。因此，由于輸出端子103的電壓比V21低，所以可以抑制晶體管906的漏極電流。即，與晶體管904和晶體管906的漏極電流比無(wú)關(guān)，輸出端子的電壓可以高速變化，減少貫通電流，降低耗電。
另外，與輸入信號(hào)VIN的變化對(duì)應(yīng)的輸出端子VON(或者輸出端子VO)的開(kāi)關(guān)動(dòng)作速度，與晶體管904(或者晶體管905)和晶體管906(或者晶體管907)的漏極電流比無(wú)關(guān)，因此，特別是即使輸入信號(hào)的電壓振幅較低時(shí)，也沒(méi)有必要為了高速化而增大晶體管904(或者晶體管905)的布局面積，具有可以減少布局面積的作用。
依據(jù)本實(shí)施例1所示的構(gòu)成，當(dāng)?shù)?晶體管從導(dǎo)通狀態(tài)向截止?fàn)顟B(tài)變化時(shí)，由第1柵極電壓控制電路使第3晶體管處于導(dǎo)通狀態(tài)，使第1端子的電壓電平上升。然后，由第2柵極電壓控制電路使第4晶體管處于截止?fàn)顟B(tài)，由第2晶體管使第2端子的電壓電平下降。在第2晶體管處于截止?fàn)顟B(tài)時(shí)，由第2柵極電壓控制電路實(shí)現(xiàn)上述同樣的作用。上述動(dòng)作與第1晶體管和第3晶體管之間的漏極電流比完全無(wú)關(guān)。同樣，由于與第2晶體管和第4晶體管之間的漏極電流比也無(wú)關(guān)，所以可以實(shí)現(xiàn)高速開(kāi)關(guān)動(dòng)作。另外，由于沒(méi)有必要考慮第1晶體管和第3晶體管之間的尺寸比，以及第1晶體管和第3晶體管之間的尺寸比，所以可以降低第1以及第2晶體管的布局面積。
另外，依據(jù)本實(shí)施例1所示的構(gòu)成，當(dāng)?shù)?晶體管從導(dǎo)通狀態(tài)變成截止?fàn)顟B(tài)時(shí)，由于第6晶體管具有二極管特性，所以由面積并不太大的第5晶體管也可以使第3晶體管的柵極電壓比第2電源電壓電平低閾值電壓以上。這樣，由于可以使第3晶體管容易導(dǎo)通，所以可以實(shí)現(xiàn)高速開(kāi)關(guān)。這對(duì)于第2晶體管從導(dǎo)通變成截止?fàn)顟B(tài)時(shí)，第8以及第4晶體管也進(jìn)行同樣的動(dòng)作。另外，第1晶體管處于截止?fàn)顟B(tài)時(shí)，由于第6晶體管的源極與第2端子連接，所以第6晶體管的源極電壓電平和第5晶體管的源極電壓電平同電位。這樣，可以保持第3晶體管處于導(dǎo)通狀態(tài)。這對(duì)于第2晶體管處于截止?fàn)顟B(tài)時(shí)的第8晶體管、第7晶體管、以及第4晶體管的動(dòng)作也相同。因此，只需要追加面積并不太大的4個(gè)晶體管，即使第1以及第2輸入信號(hào)VIN低的情況下，也可以實(shí)現(xiàn)比現(xiàn)有技術(shù)的電平轉(zhuǎn)換電路高速的動(dòng)作。另外，與考慮到低電壓動(dòng)作的現(xiàn)有技術(shù)的電平轉(zhuǎn)換電路相比，可以降低布局面積。
(實(shí)施例2)圖3A表示有關(guān)本發(fā)明實(shí)施例2的電平轉(zhuǎn)換電路圖。在圖3A中，柵極電壓控制電路100與輸出端子VO連接，具有輸出端子101。柵極電壓控制電路102與輸出端子VON連接，具有輸出端子103。晶體管200，其源極與輸出端子VO連接，柵極和漏極共同連接并與輸出端子101連接。晶體管201，向其柵極輸入輸入信號(hào)VIN的反相信號(hào)908，漏極與晶體管200的漏極連接。晶體管202，其源極與輸出端子VON連接，柵極和漏極共同連接并與輸出端子103連接。晶體管203，向其柵極輸入輸入信號(hào)VIN，漏極與晶體管202的漏極連接。第9晶體管的第2導(dǎo)電型晶體管300(以后稱為晶體管300)由輸入信號(hào)VIN的反相信號(hào)控制，連接在輸出端子VO和晶體管200的漏極之間。第10晶體管的第2導(dǎo)電型晶體管301(以后稱為晶體管301)由輸入信號(hào)VIN控制，連接在輸出端子VON和晶體管202的漏極之間。
在此，晶體管300處于導(dǎo)通狀態(tài)時(shí)的漏極電流，相對(duì)于晶體管201處于導(dǎo)通狀態(tài)時(shí)的漏極電流為1/N(N可以是比1大的任意值)，晶體管301處于導(dǎo)通狀態(tài)時(shí)的漏極電流，相對(duì)于晶體管203處于導(dǎo)通狀態(tài)時(shí)的漏極電流為1/N(N可以是比1大的任意值)。
此外，和圖1相同的電路元件、電源以及信號(hào)采用相同的符號(hào)。
圖3B表示有關(guān)本發(fā)明實(shí)施例2的電平轉(zhuǎn)換電路的時(shí)序圖。以下，采用圖3A和圖3B說(shuō)明動(dòng)作。
當(dāng)輸入信號(hào)VIN的電壓為“L”時(shí)，信號(hào)908的電壓為“H”。因此，晶體管904和晶體管203、晶體管300處于截止?fàn)顟B(tài)，晶體管905和晶體管201、晶體管301處于導(dǎo)通狀態(tài)。另外，輸出端子VO的電壓為V1，晶體管906處于導(dǎo)通狀態(tài)。因此，輸出端子VON的電壓為V2。輸出端子VON的電壓V2通過(guò)晶體管301由柵極電壓控制電路102的輸出端子103輸入到晶體管907的柵極。為此，晶體管907的柵極電壓成為V2，晶體管907處于截止?fàn)顟B(tài)。
在上述狀態(tài)下，在時(shí)間T1當(dāng)輸入信號(hào)VIN的電壓從“L”變到“H”時(shí)，與此同時(shí)信號(hào)908的電壓從“H”變到“L”。因此，晶體管904和晶體管203從截止?fàn)顟B(tài)變成導(dǎo)通狀態(tài)，晶體管905和晶體管201從導(dǎo)通狀態(tài)變成截止?fàn)顟B(tài)。
在此，晶體管300和晶體管301雖然由于輸入信號(hào)VIN的轉(zhuǎn)移而柵極電壓變化，但均處于截止?fàn)顟B(tài)。這樣，晶體管907的柵極電壓從V2下降，到達(dá)與晶體管203的漏極電流對(duì)應(yīng)的給定電壓。在時(shí)刻T2，晶體管907變成導(dǎo)通狀態(tài)。然后，輸出端子VO的電壓從V1上升。輸出端子VO的電壓通過(guò)具有二極管特性的晶體管20和處于導(dǎo)通狀態(tài)的漏極電流小的晶體管300由柵極電壓控制電路100的輸出端子101向晶體管906的柵極供給。為此，在比時(shí)刻T2滯后的時(shí)刻T3中，晶體管906的柵極電壓上升。在時(shí)刻T4，晶體管906的漏極電流開(kāi)始減小后，輸出端子VON的電壓從V2開(kāi)始降低。輸出端子VON的電壓通過(guò)具有二極管特性的晶體管202和漏極電流小的晶體管301由柵極電壓控制電路102的輸出端子103向晶體管907的柵極供給。為此，在比時(shí)刻T4滯后的時(shí)刻T5中，晶體管907的柵極103的電壓下降，變成V1。
由于上述動(dòng)作，所以當(dāng)輸入信號(hào)VIN為“H”的狀態(tài)期間，晶體管907的柵極電壓變成V1，晶體管907保持導(dǎo)通狀態(tài)，由于晶體管905處于截止?fàn)顟B(tài)，所以輸出端子VO的電壓保持在V2。另一方面，晶體管906的柵極電壓成為通過(guò)處于導(dǎo)通狀態(tài)的晶體管300和具有二極管特性的晶體管200輸出的輸出端子101的電壓V2，晶體管906沒(méi)有亞閾值電流流動(dòng)，保持在截止?fàn)顟B(tài)。由于晶體管904處于導(dǎo)通狀態(tài)，所以輸出端子VON的電壓保持在V1，這樣，動(dòng)作結(jié)束。
另外，當(dāng)輸入信號(hào)VIN的電壓從“H”變到“L”時(shí)，通過(guò)和上述柵極控制電路100同樣的動(dòng)作，進(jìn)行開(kāi)關(guān)。
在本實(shí)施例2中，與實(shí)施例1的柵極電壓控制電路100(或者柵極電壓控制電路102)的晶體管200(或者晶體管202)并聯(lián)，追加連接在其柵極上輸入了輸入信號(hào)的反相信號(hào)908(或者輸入信號(hào)VIN)的晶體管300(或者晶體管301)。
這樣，柵極電壓控制電路的輸出端子101(或者輸出端子103)的電壓振幅變成V2，可以消除在晶體管906(或者晶體管907)中的亞閾值電流，貫通電流的降低效果增大。其它方面可以獲得和實(shí)施例1相同的效果。
依據(jù)以上的構(gòu)成，第1晶體管處于導(dǎo)通狀態(tài)、第5晶體管處于截止?fàn)顟B(tài)時(shí)，第3晶體管的柵極電壓通過(guò)第9晶體管可以和第2電源電壓具有相同電位。為此，可以使第3晶體管完全處于截止?fàn)顟B(tài)。因此，可以消除在第1晶體管處于導(dǎo)通狀態(tài)時(shí)通過(guò)第3晶體管始終流動(dòng)的亞閾值電流。為此，可以降低電能消耗。這對(duì)于第2晶體管處于導(dǎo)通狀態(tài)時(shí)，通過(guò)設(shè)置第10晶體管，也可以消除第4晶體管的亞閾值電流，獲得和上述同樣的效果。另外，通過(guò)設(shè)置第1以及第2柵極電壓控制電路，在低電壓動(dòng)作時(shí)也可以進(jìn)行高速開(kāi)關(guān)。
(實(shí)施例3)圖4A表示有關(guān)本發(fā)明實(shí)施例3的電平轉(zhuǎn)換電路圖。
在圖4A中，柵極電壓控制電路100與輸出端子VO連接，具有輸出端子101。柵極電壓控制電路102與輸出端子VON連接，具有輸出端子103。第11晶體管的第2導(dǎo)電型耗盡型晶體管400(以后稱為晶體管400)，其源極與輸出端子VO連接，柵極和漏極共同連接，即使柵極—源極間電壓為0V時(shí)也有漏極電流流動(dòng)。晶體管201，向其柵極輸入輸入信號(hào)VIN的反相信號(hào)，漏極與晶體管400的漏極連接。第12晶體管的第2導(dǎo)電型耗盡型晶體管401(以后稱為晶體管401)，其源極與輸出端子VON連接，柵極和漏極共同連接，即使柵極—源極間電壓為0V時(shí)也有漏極電流流動(dòng)。晶體管203，向其柵極輸入輸入信號(hào)VIN，漏極與晶體管401的漏極連接。另外，沒(méi)有指定為耗盡型晶體管的晶體管，為增強(qiáng)型晶體管。
此外，和圖1相同的電路元件、電源以及信號(hào)采用相同的符號(hào)。
圖4B表示有關(guān)本發(fā)明實(shí)施例3的電平轉(zhuǎn)換電路的時(shí)序圖。采用圖4A和圖4B說(shuō)明動(dòng)作。
當(dāng)輸入信號(hào)VIN的電壓為“L”時(shí)，信號(hào)908的電壓為“H”。因此，晶體管904和晶體管203處于截止?fàn)顟B(tài)，晶體管905和晶體管201處于導(dǎo)通狀態(tài)。另外，輸出端子VO的電壓為V1，晶體管906處于導(dǎo)通狀態(tài)。因此，輸出端子VON的電壓為V2。輸出端子VON的電壓V2通過(guò)晶體管401由柵極電壓控制電路102的輸出端子103輸入到晶體管907的柵極，晶體管907的柵極電壓成為V2。為此，晶體管907處于截止?fàn)顟B(tài)。
在上述狀態(tài)下，在時(shí)間T1當(dāng)輸入信號(hào)VIN的電壓從“L”變到“H”時(shí)，與此同時(shí)信號(hào)908的電壓從“H”變到“L”。因此，晶體管904和晶體管203從截止?fàn)顟B(tài)變成導(dǎo)通狀態(tài)，晶體管905和晶體管201從導(dǎo)通狀態(tài)變成截止?fàn)顟B(tài)。因此，晶體管907的柵極103的電壓從V2下降，到達(dá)與晶體管203的漏極電流對(duì)應(yīng)的電壓。
在時(shí)刻T2當(dāng)(輸出端子103的電壓)＜(V2-|Vtp|)，晶體管907變成導(dǎo)通狀態(tài)時(shí)，輸出端子VO的電壓從V1上升。輸出端子VO的電壓通過(guò)晶體管400由柵極電壓控制電路100的輸出端子101向晶體管906的柵極供給。為此，在比時(shí)刻T2滯后的時(shí)刻T3中，晶體管906的柵極電壓上升。在時(shí)刻T4，晶體管906的漏極電流被抑制，輸出端子VON的電壓從V2開(kāi)始急速降低。由于輸出端子VON的電壓通過(guò)晶體管401由柵極電壓控制電路102的輸出端子103向晶體管907的柵極供給，所以在比時(shí)刻T4滯后的時(shí)刻T5中，晶體管907的柵極電壓下降。
由于上述動(dòng)作，所以當(dāng)輸入信號(hào)VIN為“H”的狀態(tài)期間，晶體管907的柵極電壓變成V1，晶體管907保持導(dǎo)通狀態(tài)，晶體管905處于截止?fàn)顟B(tài)。為此，輸出端子VO的電壓保持在V2。
另一方面，晶體管906的柵極電壓成為V2，晶體管906保持在截止?fàn)顟B(tài)。由于晶體管904處于導(dǎo)通狀態(tài)，所以輸出端子VON的電壓保持在V1，這樣，動(dòng)作結(jié)束。
另外，當(dāng)輸入信號(hào)VIN的電壓從“H”變到“L”時(shí)，通過(guò)和上述柵極控制電路100同樣的動(dòng)作，進(jìn)行開(kāi)關(guān)。
在本實(shí)施例3中，通過(guò)采用耗盡型晶體管構(gòu)成柵極電壓控制電路100(或者柵極電壓控制電路102)的晶體管400(或者晶體管401)，可以削減元件數(shù)量。并且，輸出端子101(或者輸出端子103)的電壓振幅變成V2，可以獲得和實(shí)施例2相同的效果。
依據(jù)本實(shí)施例的構(gòu)成，第1晶體管處于導(dǎo)通狀態(tài)、第5晶體管處于截止?fàn)顟B(tài)時(shí)，第3晶體管的柵極電壓通過(guò)第11晶體管可以和第2電源電壓具有相同電位。為此，可以使第3晶體管完全處于截止?fàn)顟B(tài)。因此，可以消除在第1晶體管處于導(dǎo)通狀態(tài)時(shí)通過(guò)第3晶體管始終流動(dòng)的亞閾值電流。為此，可以降低電能消耗。這對(duì)于第2晶體管處于導(dǎo)通狀態(tài)時(shí)，通過(guò)設(shè)置第12晶體管，也可以消除第4晶體管的亞閾值電流，獲得和上述同樣的效果。另外，通過(guò)設(shè)置第1以及第2柵極電壓控制電路，在低電壓動(dòng)作時(shí)也可以進(jìn)行高速開(kāi)關(guān)。
(實(shí)施例4)圖5A表示有關(guān)本發(fā)明實(shí)施例4的電平轉(zhuǎn)換電路圖。在實(shí)施例4中，將實(shí)施例2的晶體管200置換成二極管500，將晶體管202置換成二極管501。
在圖5中，當(dāng)輸入信號(hào)VIN變化時(shí)，晶體管904和晶體管203從截止?fàn)顟B(tài)變化到導(dǎo)通狀態(tài)，晶體管905和晶體管201從導(dǎo)通狀態(tài)變化到截止?fàn)顟B(tài)。因此，晶體管907的柵極電壓降低，通過(guò)使晶體管907處于導(dǎo)通狀態(tài)，輸出端子VO的電壓從V1上升，通過(guò)使晶體管906處于截止?fàn)顟B(tài)，輸出端子VON的電壓下降。因此，實(shí)施例4可以實(shí)現(xiàn)和實(shí)施例2同樣的高速開(kāi)關(guān)動(dòng)作。
在本實(shí)施例4中，與柵極電壓控制電路100(或者柵極電壓控制電路102)的晶體管300(或者晶體管301)并聯(lián)連接二極管500(或者二極管501)，電路構(gòu)成簡(jiǎn)化，并且獲得和實(shí)施例2相同的效果。
(實(shí)施例5)圖6A表示有關(guān)本發(fā)明實(shí)施例5的電平轉(zhuǎn)換電路圖。在實(shí)施例5中，將實(shí)施例3的晶體管400置換成電阻510，將晶體管401置換成電阻511。
在圖6中，當(dāng)輸入信號(hào)VIN的電壓從“L”變化到“H”時(shí)，晶體管904和晶體管203從截止?fàn)顟B(tài)變化到導(dǎo)通狀態(tài)，晶體管905和晶體管201從導(dǎo)通狀態(tài)變化到截止?fàn)顟B(tài)。因此，由于電阻511的電壓下降，晶體管907的柵極電壓降低，晶體管907變成導(dǎo)通狀態(tài)，輸出端子VO的電壓從V1上升，晶體管906成截止?fàn)顟B(tài)。這樣，由于輸出端子VON的電壓下降，所以實(shí)施例5可以實(shí)現(xiàn)和實(shí)施例3同樣的高速開(kāi)關(guān)動(dòng)作。
在本實(shí)施例5中，與柵極電壓控制電路100(或者柵極電壓控制電路102)的晶體管201(或者晶體管203)的漏極和輸出端子VO(或者輸出端子VON)之間連接電阻510(或者電阻511)，電路構(gòu)成簡(jiǎn)化，并且獲得和實(shí)施例3相同的效果。
(實(shí)施例6)圖7表示有關(guān)本發(fā)明實(shí)施例6的電平轉(zhuǎn)換電路的構(gòu)成圖。在圖7中，柵極電壓控制電路100與輸出端子VO連接，具有輸出端子101。柵極電壓控制電路102與輸出端子VON連接，具有輸出端子103。第1導(dǎo)電型晶體管600(以后稱為晶體管600)連接在輸出端子VON和晶體管904之間，其柵極與晶體管906的柵極共同連接并與輸出端子101連接。第1導(dǎo)電型晶體管601(以后稱為晶體管601)連接在輸出端子VO和晶體管905之間，其柵極與晶體管907的柵極共同連接并與輸出端子103連接。晶體管600是具有開(kāi)關(guān)裝置的第1開(kāi)關(guān)電路的構(gòu)成例。另外，晶體管601是具有開(kāi)關(guān)裝置的第2開(kāi)關(guān)電路的構(gòu)成例。
此外，輸出端子VO是輸出與輸入信號(hào)VIN同相的電平轉(zhuǎn)換后的信號(hào)的端子，輸出端子VON是輸出與輸入信號(hào)VIN反相的電平轉(zhuǎn)換后的信號(hào)的端子。電源900的電壓電平為V1、電源901的電壓電平為V2、電源902的電壓電平為V3。電壓電平V3是輸入信號(hào)VIN的電壓振幅，這可以是與電壓電平V2相同的電壓電平、或者也可以是不同的電壓電平。反相器903將輸入信號(hào)VIN邏輯反相。晶體管904，向其源極供給V1，向其柵極輸入輸入信號(hào)VIN，漏極與晶體管600的源極連接。晶體管905，向其源極供給V1，向其柵極輸入將輸入信號(hào)VIN邏輯反相的信號(hào)，漏極與晶體管601的源極連接。晶體管906，向其源極供給V2，其柵極與柵極電壓控制電路100的輸出端子101連接，漏極與輸出端子VON連接。晶體管907，向其源極供給V2，其柵極與柵極電壓控制電路102的輸出端子103連接，漏極與輸出端子VO連接。信號(hào)908是與輸入信號(hào)VIN反相的信號(hào)。
采用圖8A以及圖8B說(shuō)明圖7的具體電路例和動(dòng)作。圖8A表示有關(guān)本發(fā)明的實(shí)施例6的電平轉(zhuǎn)換電路圖。
在圖8A中，柵極電壓控制電路100與輸出端子VO連接，具有輸出端子101。柵極電壓控制電路102與輸出端子VON連接，具有輸出端子103。晶體管200，其源極與輸出端子VO連接，柵極和漏極與輸出端子101連接。晶體管201，向其柵極輸入輸入信號(hào)VIN的反相信號(hào)908，漏極與晶體管200的漏極連接。晶體管202，其源極與輸出端子VON連接，柵極和漏極與輸出端子103連接。晶體管203，向其柵極輸入輸入信號(hào)VIN，漏極與晶體管202的漏極連接。晶體管300，由輸入信號(hào)VIN的反相信號(hào)908所控制，在輸出端子VO和晶體管200的漏極之間連接。晶體管301，由輸入信號(hào)VIN所控制，在輸出端子VON和晶體管202的漏極之間連接。
在此，晶體管300處于導(dǎo)通狀態(tài)時(shí)的漏極電流，相對(duì)于晶體管201處于導(dǎo)通狀態(tài)時(shí)的漏極電流為1/N(N可以是比1大的任意值)，晶體管301處于導(dǎo)通狀態(tài)時(shí)的漏極電流，相對(duì)于晶體管203處于導(dǎo)通狀態(tài)時(shí)的漏極電流為1/N(N可以是比1大的任意值)。
晶體管600連接在輸出端子VON和晶體管904之間，其柵極與晶體管906的柵極共同連接。晶體管601連接在輸出端子VO和晶體管905之間，其柵極與晶體管907的柵極共同連接。
此外，VIN是輸入信號(hào)，VO是輸出與輸入信號(hào)VIN同相的電平轉(zhuǎn)換后的信號(hào)的端子，VON是輸出與輸入信號(hào)VIN反相的電平轉(zhuǎn)換后的信號(hào)的端子。電源900的電壓電平為V1、電源901的電壓電平為V2、電源902的電壓電平為V3。電壓電平V3是輸入信號(hào)VIN的電壓振幅，這可以是與電壓電平V2相同的電壓電平、或者也可以是不同的電壓電平。反相器903將輸入信號(hào)VIN邏輯反相。晶體管904，向其源極供給V1，向其柵極輸入輸入信號(hào)VIN，漏極與晶體管600的源極連接。晶體管905，向其源極供給V1，向其柵極輸入將輸入信號(hào)VIN邏輯反相的信號(hào)908，漏極與晶體管601的源極連接。晶體管906，向其源極供給V2，其柵極與柵極電壓控制電路100的輸出端子101連接，漏極與輸出端子VON連接。晶體管907，向其源極供給V2，其柵極與柵極電壓控制電路102的輸出端子103連接，漏極與輸出端子VO連接。信號(hào)908是與輸入信號(hào)VIN反相的信號(hào)。
圖8B表示有關(guān)本發(fā)明實(shí)施例6的電平轉(zhuǎn)換電路的時(shí)序圖。采用圖8A和圖8B說(shuō)明動(dòng)作。
當(dāng)輸入信號(hào)VIN的電壓為“L”時(shí)，信號(hào)908的電壓為“H”。因此，晶體管904和晶體管203、晶體管300處于截止?fàn)顟B(tài)，晶體管905和晶體管201、晶體管301處于導(dǎo)通狀態(tài)。另外，輸出端子VO的電壓為V1，晶體管906處于導(dǎo)通狀態(tài)、晶體管600為截止?fàn)顟B(tài)。因此，輸出端子VON的電壓為V2。由于輸出端子VON的電壓V2通過(guò)晶體管301由柵極電壓控制電路102的輸出端子103輸入到晶體管907的柵極，所以晶體管907的柵極電壓成為V2。為此，晶體管907處于截止?fàn)顟B(tài)，晶體管601處于導(dǎo)通狀態(tài)。
在上述狀態(tài)下，在時(shí)間T1當(dāng)輸入信號(hào)VIN的電壓從“L”變到“H”時(shí)，與此同時(shí)信號(hào)908的電壓從“H”變到“L”。因此，晶體管904和晶體管203從截止?fàn)顟B(tài)變成導(dǎo)通狀態(tài)，晶體管905和晶體管201從導(dǎo)通狀態(tài)變成截止?fàn)顟B(tài)。
在此，晶體管300和晶體管301因輸入信號(hào)VIN而柵極電壓變化，均變成截止?fàn)顟B(tài)。這時(shí)，晶體管906、晶體管904和晶體管601為導(dǎo)通狀態(tài)，晶體管907、晶體管905和晶體管600為截止?fàn)顟B(tài)。雖然晶體管906、晶體管904均為導(dǎo)通狀態(tài)，但由于晶體管906的柵極電壓為V1，所以晶體管600為截止?fàn)顟B(tài)。因此，沒(méi)有通過(guò)晶體管906和晶體管904從電源901向電源900的貫通電流流動(dòng)。
另外，由于柵極電壓控制電路102的晶體管203處于導(dǎo)通狀態(tài)，所以輸出端子103的電壓降低，晶體管907的柵極電壓從V2下降，與此同時(shí)晶體管601的導(dǎo)通電阻增大。在時(shí)刻T2當(dāng)(輸出端子103的電壓)＜(V2-|Vtp|)時(shí)，晶體管907變成導(dǎo)通狀態(tài)，輸出端子VO的電壓從V1上升。輸出端子VO的電壓通過(guò)具有二極管特性的晶體管200和漏極電流小的晶體管300由柵極電壓控制電路100的輸出端子101向晶體管906的柵極供給。為此，在比時(shí)刻T2滯后的時(shí)刻T3中，晶體管906的柵極電壓上升。與此同時(shí)晶體管600的導(dǎo)通電阻下降。在時(shí)刻T4，晶體管600的導(dǎo)通電阻充分降低，晶體管906的導(dǎo)通電阻增大，輸出端子VON的電壓從V2開(kāi)始降低。輸出端子VON的電壓通過(guò)具有二極管特性的晶體管202和漏極電流小的晶體管301由柵極電壓控制電路102的輸出端子103向晶體管907的柵極供給。為此，在比時(shí)刻T4滯后的時(shí)刻T5中，晶體管907的柵極電壓下降。
由于上述動(dòng)作，所以當(dāng)輸入信號(hào)VIN的電壓為“H”的狀態(tài)期間，在柵極電壓控制電路102的晶體管203處于導(dǎo)通狀態(tài)下晶體管301為截止?fàn)顟B(tài)，輸出端子103的電壓為V1。然后，晶體管907的柵極電壓變成V1，晶體管907保持導(dǎo)通狀態(tài)，由于晶體管905以及晶體管601處于截止?fàn)顟B(tài)，所以輸出端子VO的電壓保持在V2。
另一方面，由于柵極電壓控制電路100的晶體管201處于截止?fàn)顟B(tài)、晶體管300為導(dǎo)通狀態(tài)，所以并聯(lián)連接的晶體管200具有二極管特性，輸出端子101的電壓成為V2。然后，晶體管906保持截止?fàn)顟B(tài)，由于晶體管904、晶體管600為導(dǎo)通狀態(tài)，所以輸出端子VON的電壓保持在V1，這樣，動(dòng)作結(jié)束。
另外，當(dāng)輸入信號(hào)VIN的電壓從“H”變到“L”時(shí)，通過(guò)和上述柵極控制電路100同樣的動(dòng)作，進(jìn)行開(kāi)關(guān)。
在本實(shí)施例6中，在晶體管906(或者晶體管907)和晶體管904(或者晶體管905)之間連接其柵極與輸出端子101(或者輸出端子103)連接的晶體管600(或者晶體管601)，當(dāng)晶體管906(或者晶體管907)和晶體管904(或者晶體管905)均處于導(dǎo)通狀態(tài)時(shí)，晶體管600(或者晶體管601)處于截止?fàn)顟B(tài)。其結(jié)果，可以大幅度削減電源901和電源900之間的貫通電流。另外，通過(guò)由輸入信號(hào)的反相信號(hào)908(或者輸入信號(hào)VIN)控制的柵極電壓控制電路100(或者柵極電壓控制電路102)，與晶體管906(或者晶體管907)和晶體管904(或者晶體管905)之間的電流比無(wú)關(guān)，可以獲得高速開(kāi)關(guān)動(dòng)作。另外，即使輸入信號(hào)的電壓電平低時(shí)，在不需要增大晶體管904(或者晶體管905)的面積的情況下可以獲得高速開(kāi)關(guān)動(dòng)作。
依據(jù)本實(shí)施例的構(gòu)成，當(dāng)?shù)?晶體管從導(dǎo)通狀態(tài)變化到截止?fàn)顟B(tài)時(shí)，由于第1端子電壓從第1電源電壓電平變化到第2電源電壓電平需要花費(fèi)一定時(shí)間，所以第4晶體管在一定時(shí)間處于導(dǎo)通狀態(tài)。另一方面，當(dāng)?shù)?晶體管從截止?fàn)顟B(tài)變化到導(dǎo)通狀態(tài)，由第4晶體管的柵極電壓控制的第2開(kāi)關(guān)電路為截止?fàn)顟B(tài)。為此，可以削減從第2電源向第1電源流動(dòng)的貫通電流。上述動(dòng)作，在電源電壓低、第2和第4晶體管均處于導(dǎo)通狀態(tài)的時(shí)間變長(zhǎng)時(shí)，可以急劇削減貫通電流。這對(duì)于第1晶體管從截止?fàn)顟B(tài)變化到導(dǎo)通狀態(tài)時(shí)，由于第1開(kāi)關(guān)電路的作用，也可以獲得同樣的效果。
(實(shí)施例7)圖9表示有關(guān)本發(fā)明實(shí)施例7的電平轉(zhuǎn)換電路的概略圖。在圖9中，柵極電壓控制電路100與輸出端子VO連接，具有輸出端子101。柵極電壓控制電路102與輸出端子VON連接，具有輸出端子103。第1導(dǎo)電型晶體管700(以后稱為晶體管600)連接在輸出端子VON和晶體管904之間，其柵極與輸出端子VO連接。第1導(dǎo)電型晶體管701(以后稱為晶體管7601)連接在輸出端子VO和晶體管905之間，其柵極與輸出端子VON連接，。晶體管700是具有開(kāi)關(guān)裝置的第3開(kāi)關(guān)電路的構(gòu)成例。另外，晶體管701是具有開(kāi)關(guān)裝置的第4開(kāi)關(guān)電路的構(gòu)成例。
此外，端子VO是輸出與輸入信號(hào)VIN同相的電平轉(zhuǎn)換后的信號(hào)的端子，端子VON是輸出與輸入信號(hào)VIN反相的電平轉(zhuǎn)換后的信號(hào)的端子。電源900的電壓電平為V1、電源901的電壓電平為V2、電源902的電壓電平為V3。電壓電平V3是輸入信號(hào)VIN的電壓振幅，這可以是與電壓電平V2相同的電壓電平、或者也可以是不同的電壓電平。反相器903將輸入信號(hào)VIN邏輯反相。晶體管904，向其源極供給V1，向其柵極輸入輸入信號(hào)VIN，漏極與晶體管700的源極連接。晶體管905，向其源極供給V1，向其柵極輸入將輸入信號(hào)VIN邏輯反相的信號(hào)，漏極與晶體管701的源極連接。晶體管906，向其源極供給V2，其柵極與柵極電壓控制電路100的輸出端子101連接，漏極與輸出端子VON連接。晶體管907，向其源極供給V2，其柵極與柵極電壓控制電路102的輸出端子103連接，漏極與輸出端子VO連接。信號(hào)908是與輸入信號(hào)VIN反相的信號(hào)。
采用圖10A以及圖10B說(shuō)明圖9的具體電路例和動(dòng)作。
圖10A表示有關(guān)本發(fā)明的實(shí)施例7的電平轉(zhuǎn)換電路圖。
在圖10A中，柵極電壓控制電路100與輸出端子VO連接，具有輸出端子101。柵極電壓控制電路102與輸出端子VON連接，具有輸出端子103。晶體管200，其源極與輸出端子VO連接，柵極和漏極共同連接并與輸出端子101連接。晶體管201，向其柵極輸入輸入信號(hào)VIN的反相信號(hào)，漏極與晶體管200的漏極連接。晶體管202，其源極與輸出端子VON連接，柵極和漏極共同連接并與輸出端子103連接。晶體管203，向其柵極輸入輸入信號(hào)VIN，漏極與晶體管202的漏極連接。晶體管300，由輸入信號(hào)VIN的反相信號(hào)所控制，在輸出端子VO和晶體管200的漏極之間連接。晶體管301，由輸入信號(hào)VIN所控制，在輸出端子VON和晶體管202的漏極之間連接。
在此，晶體管300處于導(dǎo)通狀態(tài)時(shí)的漏極電流，相對(duì)于晶體管201處于導(dǎo)通狀態(tài)時(shí)的漏極電流為1/N(N可以是比1大的任意值)，晶體管301處于導(dǎo)通狀態(tài)時(shí)的漏極電流，相對(duì)于晶體管203處于導(dǎo)通狀態(tài)時(shí)的漏極電流為1/N(N可以是比1大的任意值)。
此外，在圖10A中，和圖9相同的電路元件、電源以及信號(hào)采用相同的符號(hào)。
圖10B表示有關(guān)本發(fā)明實(shí)施例7的電平轉(zhuǎn)換電路的時(shí)序圖。采用圖10A和圖10B說(shuō)明動(dòng)作。
當(dāng)輸入信號(hào)VIN的電壓為“L”時(shí)，信號(hào)908的電壓為“H”。因此，晶體管904和晶體管203、晶體管300處于截止?fàn)顟B(tài)，晶體管905和晶體管201、晶體管301處于導(dǎo)通狀態(tài)。另外，輸出端子VO的電壓為V1，晶體管906處于導(dǎo)通狀態(tài)、晶體管700為截止?fàn)顟B(tài)。因此，輸出端子VON的電壓為V2。由于輸出端子VON的電壓V2通過(guò)晶體管301由柵極電壓控制電路102的輸出端子103輸入到晶體管907的柵極，所以晶體管907的柵極電壓成為V2，晶體管907處于截止?fàn)顟B(tài)，晶體管701處于導(dǎo)通狀態(tài)。
在上述狀態(tài)下，在時(shí)間T1當(dāng)輸入信號(hào)VIN的電壓從“L”變到“H”時(shí)，與此同時(shí)信號(hào)908的電壓從“H”變到“L”。因此，晶體管904和晶體管203從截止?fàn)顟B(tài)變成導(dǎo)通狀態(tài)，晶體管905和晶體管201從導(dǎo)通狀態(tài)變成截止?fàn)顟B(tài)。
在此，晶體管300和晶體管301雖然由于輸入信號(hào)VIN而柵極電壓變化，但均處于截止?fàn)顟B(tài)。這時(shí)，晶體管906和晶體管904為導(dǎo)通狀態(tài)，晶體管907和晶體管905為截止?fàn)顟B(tài)。雖然晶體管906和晶體管904均為導(dǎo)通狀態(tài)，但由于輸出端子VO的電壓保持在V1，所以晶體管700處于截止?fàn)顟B(tài)，沒(méi)有通過(guò)晶體管906和晶體管904從電源901向電源900的貫通電流流動(dòng)。
以下說(shuō)明當(dāng)這時(shí)的輸入信號(hào)VIN的“H”電壓V3與V2相等或者比其高的情況。由于晶體管203的漏極電流大，所以由柵極電壓控制電路102的輸出端子103使晶體管907的柵極電壓從V2下降到Va。在時(shí)刻T2，晶體管907處于導(dǎo)通狀態(tài)，輸出端子VO的電壓從V1上升。與此同時(shí)晶體管700的導(dǎo)通電阻下降。由于晶體管907的導(dǎo)通電阻低，所以通過(guò)具有二極管特性的晶體管200，柵極電壓控制電路100的輸出端子101的電壓上升，在時(shí)刻T3，晶體管906的柵極電壓上升。
在時(shí)刻T4，當(dāng)輸出端子VO的電壓上升，使晶體管700的導(dǎo)通電阻充分降低后，由于晶體管904的漏極電流比晶體管906的漏極電流足夠大，所以輸出端子VO的電壓從V2開(kāi)始降低。輸出端子VON的電壓通過(guò)具有二極管特性的晶體管202和漏極電流小的晶體管301由柵極電壓控制電路102的輸出端子103向晶體管907的柵極供給。為此，在比時(shí)刻T4滯后的時(shí)刻T5中，晶體管907的柵極電壓下降，變成V1。
然后說(shuō)明輸入信號(hào)VIN的“H”電壓V3比V2低的情況。
由于晶體管203的漏極電流小，所以由柵極電壓控制電路102的輸出端子103使晶體管907的柵極電壓從V2只下降到Vb。在時(shí)刻T3，晶體管907處于導(dǎo)通狀態(tài)，輸出端子VO的電壓從V1上升。與此同時(shí)晶體管700的導(dǎo)通電阻下降。由于晶體管907的導(dǎo)通電阻高，所以輸出端子VO的電壓的上升減緩，在時(shí)刻T4，由柵極電壓控制電路100的輸出端子101使晶體管906的柵極電壓上升。
在時(shí)刻T6，由于晶體管906的導(dǎo)通電阻增大，所以輸出端子VO的電壓上升，晶體管700的導(dǎo)通電阻降低，通過(guò)晶體管904，輸出端子VO的電壓從V2開(kāi)始降低。輸出端子VON的電壓通過(guò)具有二極管特性的晶體管202和漏極電流小的晶體管301由柵極電壓控制電路102的輸出端子103向晶體管907的柵極供給。為此，在比時(shí)刻T6滯后的時(shí)刻T7中，晶體管907的柵極電壓下降，變成V1，輸出端子VO的電壓變成V2。
由于上述動(dòng)作，所以當(dāng)輸入信號(hào)VIN的電壓為“H”的狀態(tài)期間，晶體管907的柵極電壓變成V1，晶體管907保持導(dǎo)通狀態(tài)，晶體管905以及晶體管701為截止?fàn)顟B(tài)，輸出端子VO的電壓保持在V2。另一方面，由于晶體管906的柵極電壓變成V2，所以晶體管906保持截止?fàn)顟B(tài)，晶體管904以及晶體管700為導(dǎo)通狀態(tài)，輸出端子VON的電壓保持在V1。這樣，動(dòng)作結(jié)束。
另外，當(dāng)輸入信號(hào)VIN的電壓從“H”變到“L”時(shí)，通過(guò)和上述柵極控制電路100同樣的動(dòng)作，進(jìn)行開(kāi)關(guān)。
在本實(shí)施例7中，在晶體管906(或者晶體管907)和晶體管904(或者晶體管905)之間連接其柵極與輸出端子VO(或者輸出端子VON)連接的晶體管700(或者晶體管701)，當(dāng)晶體管906(或者晶體管907)和晶體管904(或者晶體管905)均處于導(dǎo)通狀態(tài)時(shí)，晶體管700(或者晶體管701)處于截止?fàn)顟B(tài)。因此，可以大幅度削減電源901和電源900之間的貫通電流。另外，通過(guò)由輸入信號(hào)的反相信號(hào)908(或者輸入信號(hào)VIN)控制的柵極電壓控制電路100(或者柵極電壓控制電路102)，與晶體管906(或者晶體管907)和晶體管904(或者晶體管905)之間的電流比無(wú)關(guān)，可以獲得高速開(kāi)關(guān)動(dòng)作。另外，即使輸入信號(hào)的電壓電平低時(shí)，在不需要增大晶體管904(或者晶體管905)的面積的情況下可以獲得高速開(kāi)關(guān)動(dòng)作。
依據(jù)本實(shí)施例的構(gòu)成，當(dāng)?shù)?晶體管從導(dǎo)通狀態(tài)變化到截止?fàn)顟B(tài)時(shí)，由于第1端子電壓從第1電源電壓電平變化到第2電源電壓電平需要花費(fèi)一定時(shí)間，所以第4晶體管在一定時(shí)間處于導(dǎo)通狀態(tài)。另一方面，當(dāng)?shù)?晶體管從截止?fàn)顟B(tài)變化到導(dǎo)通狀態(tài)，由于第1端子電壓低，所以第4開(kāi)關(guān)電路為截止?fàn)顟B(tài)，可以削減從第2電源向第1電源流動(dòng)的貫通電流。這對(duì)于第1晶體管從截止?fàn)顟B(tài)變化到導(dǎo)通狀態(tài)時(shí)，由于第3開(kāi)關(guān)電路的作用，也可以獲得同樣的效果。
另外，第1端子電壓上升時(shí)，第4晶體管的柵極電壓從第1端子通過(guò)設(shè)置在第2柵極電壓控制電路內(nèi)的二極管電路供給。為此，當(dāng)?shù)?(或者第2)輸入信號(hào)的“H”電平高，第1端子電壓電平急劇上升時(shí)，第4晶體管的柵極電壓比第1端子電壓上升慢。另外，當(dāng)?shù)?(或者第2)輸入信號(hào)的“H”電平低，第1端子電壓電平緩慢上升時(shí)，第4晶體管的柵極電壓比與第1端子電壓大致相同速度上升。因此，通過(guò)由第1端子電壓控制的第4開(kāi)關(guān)電路，即使當(dāng)?shù)?(或者第2)輸入信號(hào)的“H”電平的電壓高，第4晶體管的柵極—源極之間的電壓大時(shí)，可以使第4開(kāi)關(guān)電路盡快處于導(dǎo)通狀態(tài)。這樣，通過(guò)第2晶體管，使第2端子電壓下降，實(shí)現(xiàn)高速動(dòng)作。
另外，當(dāng)?shù)?(或者第2)輸入信號(hào)的“H”電平的電壓低，第1端子電壓和第4晶體管的柵極電壓之間的差小。為此，由于第4開(kāi)關(guān)電路為逐漸導(dǎo)通狀態(tài)，所以可以削減從第2電源向第1電源流動(dòng)的貫通電流。這對(duì)于第2晶體管從導(dǎo)通狀態(tài)變化到截止?fàn)顟B(tài)時(shí)，在第1柵極電壓控制電路以及第1開(kāi)關(guān)電路中進(jìn)行同樣的動(dòng)作，可以削減貫通電流。另外，可以削減電平轉(zhuǎn)換電路的電流消耗。
(實(shí)施例8)圖11表示有關(guān)本發(fā)明實(shí)施例8的電平轉(zhuǎn)換電路圖。
在圖11中，第3柵極電壓控制電路的柵極電壓控制電路810與輸出端子VO連接，具有輸出端子101。第4柵極電壓控制電路的柵極電壓控制電路820具有輸出端子103。此外，VIN是輸入信號(hào)，VO是輸出與輸入信號(hào)VIN同相的電平轉(zhuǎn)換后的信號(hào)的端子，VON是輸出與輸入信號(hào)VIN反相的電平轉(zhuǎn)換后的信號(hào)的端子。第13晶體管的第2導(dǎo)電型晶體管830(以后稱為晶體管830)，向其源極供給電壓電平V2，其柵極與柵極電壓控制電路810的輸出端子101連接，漏極800與柵極電壓控制電路820連接。電源900的電壓電平為V1、電源901的電壓電平為V2、電源902的電壓電平為V3。電壓電平V3是輸入信號(hào)VIN的電壓振幅，這可以是與電壓電平V2相同的電壓電平、或者也可以是不同的電壓電平。反相器903將輸入信號(hào)VIN邏輯反相。晶體管905，向其源極供給V1，向其柵極輸入將輸入信號(hào)VIN邏輯反相的信號(hào)。晶體管907，向其源極供給V2，其柵極與柵極電壓控制電路820的輸出端子103連接，漏極與輸出端子VO連接。信號(hào)908是與輸入信號(hào)VIN反相的信號(hào)。
采用圖12A、圖12B說(shuō)明圖11的具體電路例和動(dòng)作。圖12A表示有關(guān)本發(fā)明的實(shí)施例8的電平轉(zhuǎn)換電路圖。
在圖12A中，柵極電壓控制電路810與輸出端子VO連接，具有輸出端子101。柵極電壓控制電路820與端子800連接，具有輸出端子103。晶體管200，其源極與輸出端子VO連接，柵極和漏極共同連接并與輸出端子101連接。晶體管201，向其柵極輸入將輸入信號(hào)VIN反相的信號(hào)908，漏極與晶體管200的漏極連接。晶體管202，其源極與端子800連接，柵極和漏極共同連接并與輸出端子103連接。晶體管203，向其柵極輸入輸入信號(hào)VIN，漏極與晶體管202的漏極連接。晶體管300，由輸入信號(hào)VIN的反相信號(hào)所控制，在輸出端子VO和晶體管200的漏極之間連接。晶體管301，由輸入信號(hào)VIN所控制，在出端子800和晶體管202的漏極之間連接。
在此，晶體管300處于導(dǎo)通狀態(tài)時(shí)的漏極電流，相對(duì)于晶體管201處于導(dǎo)通狀態(tài)時(shí)的漏極電流為1/N(N可以是比1大的任意值)，晶體管301處于導(dǎo)通狀態(tài)時(shí)的漏極電流，相對(duì)于晶體管203處于導(dǎo)通狀態(tài)時(shí)的漏極電流為1/N(N可以是比1大的任意值)。
此外，和圖11相同的電路元件、電源以及信號(hào)采用相同的符號(hào)。
圖12B表示有關(guān)本發(fā)明實(shí)施例8的電平轉(zhuǎn)換電路的時(shí)序圖。采用圖12A和圖12B說(shuō)明動(dòng)作。
當(dāng)輸入信號(hào)VIN的電壓為“L”時(shí)，信號(hào)908的電壓為“H”。因此，晶體管203以及晶體管300處于截止?fàn)顟B(tài)，晶體管905和晶體管201、晶體管301處于導(dǎo)通狀態(tài)。另外，輸出端子VO的電壓為V1，晶體管803處于導(dǎo)通狀態(tài)。因此，端子800的電壓為V2。由于端子800的電壓V2通過(guò)晶體管301由柵極電壓控制電路820的輸出端子103輸入到晶體管907的柵極，所以晶體管907的柵極電壓成為V2，晶體管907處于截止?fàn)顟B(tài)。
在上述狀態(tài)下，在時(shí)間T1當(dāng)輸入信號(hào)VIN的電壓從“L”變到“H”時(shí)，與此同時(shí)信號(hào)908的電壓從“H”變到“L”。因此，晶體管203從截止?fàn)顟B(tài)變成導(dǎo)通狀態(tài)，晶體管201從導(dǎo)通狀態(tài)變成截止?fàn)顟B(tài)。在此，晶體管300和晶體管301雖然由于輸入信號(hào)VIN而柵極電壓變化，但均處于截止?fàn)顟B(tài)。因此，施加在晶體管907的柵極上的輸出端子103的電壓從V2下降，到達(dá)與晶體管203的漏極電流對(duì)應(yīng)的電壓。在時(shí)刻T2晶體管907變成導(dǎo)通狀態(tài)后，輸出端子VO的電壓從V1上升。由于輸出端子VO的電壓通過(guò)具有二極管特性的晶體管200和漏極電流小的晶體管300由柵極電壓控制電路810的輸出端子101向晶體管830的柵極供給，所以在比時(shí)刻T2滯后的時(shí)刻T3中，晶體管830的柵極電壓上升。在時(shí)刻T4，晶體管830的漏極電路被抑制后，端子800的電壓從V2開(kāi)始下降。由于端子800的電壓通過(guò)具有二極管特性的晶體管202和漏極電流小的晶體管301由柵極電壓控制電路820的輸出端子103向晶體管907的柵極供給，所以在比時(shí)刻T4滯后的時(shí)刻T5中，晶體管907的柵極電壓下降，變成V1。
由于上述動(dòng)作，所以當(dāng)輸入信號(hào)VIN的電壓為“H”的狀態(tài)期間，由于晶體管907的柵極電壓變成V1，所以晶體管907保持導(dǎo)通狀態(tài)，晶體管905為截止?fàn)顟B(tài)，輸出端子VO的電壓保持在V2。另一方面，晶體管830的柵極電壓變成V2，晶體管906保持截止?fàn)顟B(tài)，這樣，動(dòng)作結(jié)束。
另外，當(dāng)輸入信號(hào)VIN的電壓從“H”變到“L”時(shí)，通過(guò)和上述柵極控制電路810同樣的動(dòng)作，進(jìn)行開(kāi)關(guān)。
在本實(shí)施例8中，通過(guò)只設(shè)置輸出端子VO，可以刪除實(shí)施例7所示的晶體管904，可以減少布局面積并且降低電能消耗。另外，即使在輸入信號(hào)的電壓電平低的情況下，也可以在不增大晶體管905的面積的情況下獲得高速開(kāi)關(guān)。
(實(shí)施例9)圖13A表示有關(guān)本發(fā)明實(shí)施例9的電平轉(zhuǎn)換電路圖。
圖13A，是在圖11的實(shí)施例8中追加了第1導(dǎo)電型晶體管601所構(gòu)成。晶體管601，插入到輸出端子VO和晶體管905的漏極之間，其柵極與柵極電壓控制電路820的輸出端子103連接。晶體管601是具有開(kāi)關(guān)裝置的第2開(kāi)關(guān)電路的構(gòu)成例。
在上述構(gòu)成中，晶體管907處于導(dǎo)通狀態(tài)時(shí)，如果輸入信號(hào)VIN的電壓從“H”變到“L”，晶體管905雖然從截止?fàn)顟B(tài)變到導(dǎo)通狀態(tài)，但晶體管601處于截止?fàn)顟B(tài)。另一方面，柵極電壓控制電路810的輸出端子101的電壓下降，晶體管830處于導(dǎo)通狀態(tài)。因此，端子800的電壓上升，晶體管907截止，通過(guò)晶體管905，輸出端子VO從V2變化到V1。這對(duì)于輸入信號(hào)VIN的電壓從“L”變到“H”，在柵極電壓控制電路820中也進(jìn)行同樣的動(dòng)作。
在實(shí)施例9中，是在實(shí)施例8中，在晶體管907和晶體管905之間的位置追加了其柵極與輸出端子103連接的晶體管601。當(dāng)晶體管907和晶體管905均處于導(dǎo)通狀態(tài)時(shí)，晶體管601截止，可以大幅度削減電源901和900之間的貫通電流。另外，通過(guò)由輸入信號(hào)的反相信號(hào)908(或者輸入信號(hào)VIN)控制的柵極電壓控制電路810(820)，與晶體管830(907)和晶體管905的電流比無(wú)關(guān)，可以獲得高速開(kāi)關(guān)動(dòng)作。另外，可以獲得和實(shí)施例8相同的降低布局面積的效果。另外，即使在輸入信號(hào)的電壓電平低的情況下，也可以在不增大晶體管905的面積的情況下獲得高速開(kāi)關(guān)動(dòng)作。
(實(shí)施例10)圖13B表示有關(guān)本發(fā)明實(shí)施方10的電平轉(zhuǎn)換電路圖。圖13B，是在圖11的實(shí)施例8中追加了第1導(dǎo)電型晶體管701所構(gòu)成。晶體管701，插入到輸出端子VO和晶體管905的漏極之間，其柵極與漏極800連接。晶體管701是具有開(kāi)關(guān)裝置的第4開(kāi)關(guān)電路的構(gòu)成例。
在圖13B中，晶體管907處于導(dǎo)通狀態(tài)時(shí)，如果輸入信號(hào)VIN的電壓從“H”變到“L”，晶體管905雖然從截止?fàn)顟B(tài)變到導(dǎo)通狀態(tài)，但晶體管701處于截止?fàn)顟B(tài)。另一方面，柵極電壓控制電路810的輸出端子101的電壓下降，晶體管830處于導(dǎo)通狀態(tài)。因此，端子800的電壓上升，晶體管907截止，通過(guò)晶體管905，輸出端子VO從V2變化到V1。這對(duì)于輸入信號(hào)VIN的電壓從“L”變到“H”，在柵極電壓控制電路820中也進(jìn)行同樣的動(dòng)作。
在實(shí)施例10中，是在實(shí)施例8中，追加了晶體管701。晶體管701，插入到晶體管907和晶體管905之間，其柵極與端子800連接。當(dāng)晶體管907和晶體管905均處于導(dǎo)通狀態(tài)時(shí)，晶體管701截止，可以大幅度削減電源901和900之間的貫通電流。另外，通過(guò)由輸入信號(hào)的反相信號(hào)908(或者輸入信號(hào)VIN)控制的柵極電壓控制電路810(820)，與晶體管830(907)和晶體管905的電流比無(wú)關(guān)，可以獲得高速開(kāi)關(guān)動(dòng)作。另外，可以獲得和實(shí)施例8相同的降低布局面積的效果。另外，即使在輸入信號(hào)的電壓電平低的情況下，也可以在不增大晶體管905的面積的情況下獲得高速開(kāi)關(guān)動(dòng)作。
依據(jù)這些實(shí)施例8、9、10的構(gòu)成，通過(guò)使輸出端子成為1個(gè)，在不改變動(dòng)作速度、電能消耗的情況下可以刪除施加輸入信號(hào)的第1晶體管。并且，即使附加第2開(kāi)關(guān)電路或者第4開(kāi)關(guān)電路時(shí)，由于可以不采用第1開(kāi)關(guān)電路或者第3開(kāi)關(guān)電路，所以可以減少布局面積。
此外，在上述各實(shí)施例中，第1導(dǎo)電型晶體管為P溝道MOS晶體管時(shí)，第2導(dǎo)電型晶體管為N溝道MOS晶體管，當(dāng)?shù)?導(dǎo)電型晶體管為N溝道MOS晶體管時(shí)，第2導(dǎo)電型晶體管為P溝道MOS晶體管，對(duì)于那一種情況可以具有相同的效果。
如上所述，本發(fā)明，在第1輸出端子和第4晶體管的柵極之間包括由輸入信號(hào)控制的第2柵極電壓控制電路，并且在第2輸出端子和第3晶體管的柵極之間包括由輸入信號(hào)的反相信號(hào)控制的第1柵極電壓控制電路。這樣，輸入信號(hào)的振幅電壓V3即使比電源電壓V2低時(shí)，當(dāng)輸入信號(hào)VIN的電壓從“L”變到“H”時(shí)，第1輸出端子的電壓變化，與第1晶體管和第3晶體管之間的電流比無(wú)關(guān)，由于第1以及第2柵極電壓控制電路控制第3晶體管的柵極電壓。這樣，可以使第1輸出端子的電壓變化高速，減少貫通電流。另外，對(duì)于第2輸出端子也同樣。另外，該電壓變化由于與第1和第3之間的電流比以及第2和第4晶體管之間的電流比無(wú)關(guān)，所以沒(méi)有必要考慮晶體管的尺寸比。為此，可以提供降低了第1和第2晶體管的布局面積的電平轉(zhuǎn)換電路。
權(quán)利要求
1.一種電平轉(zhuǎn)換電路，其特征在于包括向源極供給第1電源電壓、向柵極輸入第1輸入信號(hào)、在漏極上連接第1端子的第1導(dǎo)電型的第1晶體管；向柵極輸入具有與所述第1輸入信號(hào)反相的關(guān)系的第2輸入信號(hào)、漏極與第2端子連接的第1導(dǎo)電型的第2晶體管；向源極供給第2電源電壓、在漏極上連接所述第1端子的第2導(dǎo)電型的第3晶體管；在漏極上連接所述第2端子的第2導(dǎo)電型的第4晶體管；與所述第2端子連接、輸入所述第2輸入信號(hào)、當(dāng)所述第1晶體管處于截止?fàn)顟B(tài)時(shí)使所述第3晶體管處于導(dǎo)通狀態(tài)的第1柵極電壓控制電路；以及與所述第1端子連接、輸入所述第1輸入信號(hào)、當(dāng)所述第2晶體管處于截止?fàn)顟B(tài)時(shí)使所述第4晶體管處于導(dǎo)通狀態(tài)的第2柵極電壓控制電路。
2.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)換電路，其特征在于所述第1柵極電壓控制電路包括向源極供給所述第1電源電壓、在漏極上連接所述第3晶體管的柵極、向柵極輸入所述第2輸入信號(hào)的第1導(dǎo)電型的第5晶體管；和在源極上連接所述第2端子、在柵極和漏極上連接所述第3晶體管的柵極的第2導(dǎo)電型的第6晶體管，所述第2柵極電壓控制電路包括向源極供給所述第1電源電壓、在漏極上連接所述第4晶體管的柵極、向柵極輸入所述第1輸入信號(hào)的第1導(dǎo)電型的第7晶體管；和在源極上連接所述第1端子、在柵極和漏極上連接所述第4晶體管的柵極的第2導(dǎo)電型的第8晶體管。
3.根據(jù)權(quán)利要求2所述的電平轉(zhuǎn)換電路，其特征在于所述第1柵極電壓控制電路進(jìn)一步包括在源極上連接所述第2端子、在漏極上連接所述第3晶體管的柵極、向柵極輸入所述第2輸入信號(hào)的第2導(dǎo)電型的第9晶體管，所述第2柵極電壓控制電路進(jìn)一步包括在源極連接所述第1端子、在漏極上連接所述第4晶體管的柵極、向柵極輸入所述第1輸入信號(hào)的第2導(dǎo)電型的第10晶體管。
4.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)換電路，其特征在于所述第1柵極電壓控制電路包括向源極供給所述第1電源電壓、在漏極上連接所述第3晶體管的柵極、向柵極輸入所述第2輸入信號(hào)的第1導(dǎo)電型的第5晶體管；和在源極連接所述第2端子、在柵極和漏極上連接所述第3晶體管的柵極、即使當(dāng)柵極和源極之間的電壓為0V時(shí)在源極和漏極之間也流動(dòng)電流的第2導(dǎo)電型的第11晶體管，所述第2柵極電壓控制電路包括向源極供給所述第1電源電壓、在漏極上連接所述第4晶體管的柵極、向柵極輸入所述第1輸入信號(hào)的第1導(dǎo)電型的第7晶體管；和在源極連接所述第1端子、在柵極和漏極上連接所述第4晶體管的柵極、即使當(dāng)柵極和源極之間的電壓為0V時(shí)在源極和漏極之間也流動(dòng)電流的第2導(dǎo)電型的第12晶體管。
5.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)換電路，其特征在于進(jìn)一步包括具有在所述第1端子和所述第1電源之間與所述第1晶體管串聯(lián)連接、由所述第3晶體管的柵極電壓控制、當(dāng)所述第3晶體管處于截止?fàn)顟B(tài)時(shí)變成導(dǎo)通狀態(tài)的開(kāi)關(guān)裝置的第1開(kāi)關(guān)電路；和具有在所述第2端子和所述第1電源之間與所述第2晶體管串聯(lián)連接、由所述第4晶體管的柵極電壓控制、當(dāng)所述第4晶體管處于截止?fàn)顟B(tài)時(shí)變成導(dǎo)通狀態(tài)的開(kāi)關(guān)裝置的第2開(kāi)關(guān)電路。
6.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)換電路，其特征在于進(jìn)一步包括具有在所述第1端子和所述第1電源之間與所述第1晶體管串聯(lián)連接、由所述第2端子電壓控制、當(dāng)所述第2端子電壓與所述第1電源電壓為相同的電壓電平時(shí)變成截止?fàn)顟B(tài)的開(kāi)關(guān)裝置的第3開(kāi)關(guān)電路；和具有在所述第2端子和所述第2電源之間與所述第2晶體管串聯(lián)連接、由所述第1端子電壓控制、當(dāng)所述第1端子電壓與所述第1電源電壓為相同的電壓電平時(shí)變成截止?fàn)顟B(tài)的開(kāi)關(guān)裝置的第4開(kāi)關(guān)電路。
7.一種電平轉(zhuǎn)換電路，其特征在于包括向源極供給第1電源電壓、向柵極輸入具有與第1輸入信號(hào)反相的關(guān)系的第2輸入信號(hào)、在漏極上連接第2端子的第1導(dǎo)電型的第2晶體管；向源極供給第2電源電壓、在漏極上連接所述第2端子的第2導(dǎo)電型的第4晶體管；向源極供給所述第2電源電壓的第2導(dǎo)電型的第13晶體管；與所述第2端子連接、并且輸入所述第2輸入信號(hào)、當(dāng)所述第2輸入信號(hào)為高電平時(shí)，使所述第13晶體管處于導(dǎo)通狀態(tài)的第3柵極電壓控制電路；以及與所述第13晶體管的漏極連接、并且輸入所述第1輸入信號(hào)、當(dāng)所述第1輸入信號(hào)為高電平時(shí)，使所述第4晶體管處于導(dǎo)通狀態(tài)的第4柵極電壓控制電路。
8.根據(jù)權(quán)利要求7所述的電平轉(zhuǎn)換電路，其特征在于進(jìn)一步包括在所述第2端子和所述第1電源之間與所述第2晶體管串聯(lián)連接、并與所述第4晶體管的柵極連接的第2開(kāi)關(guān)電路。
9.根據(jù)權(quán)利要求7所述的電平轉(zhuǎn)換電路，其特征在于進(jìn)一步包括在所述第2端子和所述第1電源之間與所述第2晶體管串聯(lián)連接、并與所述第13晶體管的漏極連接的第4開(kāi)關(guān)電路。
全文摘要
一種電平轉(zhuǎn)換電路，包括在第3晶體管的柵極和第2輸出端子之間插入的由輸入信號(hào)的反相信號(hào)控制的第1柵極電壓控制電路；在第4晶體管的柵極和第1輸出端子之間插入的由輸入信號(hào)控制的第2柵極電壓控制電路；第1晶體管；以及第2晶體管。當(dāng)輸入信號(hào)從“H”變到“L”時(shí)，第1晶體管處于截止?fàn)顟B(tài)，由第1柵極電壓控制電路使第3晶體管處于導(dǎo)通狀態(tài)，第1輸出端子的電壓上升。第2晶體管處于導(dǎo)通狀態(tài)，由第2柵極電壓控制電路使第4晶體管處于截止?fàn)顟B(tài)，第1輸出端子的電壓下降。可以實(shí)現(xiàn)特別是輸入電壓為低電壓時(shí)可以實(shí)現(xiàn)高速動(dòng)作、低耗電化的電平轉(zhuǎn)換電路。
文檔編號(hào)H03K17/16GK1499724SQ20031010472
公開(kāi)日2004年5月26日 申請(qǐng)日期2003年10月30日 優(yōu)先權(quán)日2002年10月30日
發(fā)明者山平征二, 服部規(guī)男, 荒川健, 男 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社