專利名稱：低電壓差分信號(hào)環(huán)形壓控振蕩器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及產(chǎn)生高頻振蕩信號(hào)發(fā)生裝置，特別涉及一種低電壓差分信號(hào)環(huán)形壓控振蕩器。
背景技術(shù)：
集成電路的高速度與低功耗一直是集成電路設(shè)計(jì)者不懈追求的目標(biāo)。低電壓差分信號(hào)通過降低信號(hào)的幅度，實(shí)現(xiàn)了信號(hào)傳輸?shù)母咚俣?，大大地減少了系統(tǒng)的功耗。同時(shí)由于信號(hào)幅度的減小，在一定程度上克服了串?dāng)_和電磁輻射干擾(EMI)等問題。
壓控振蕩器是一種用途廣泛的電路，它可以單獨(dú)用于產(chǎn)生局部時(shí)鐘，也可以作為高頻信號(hào)源使用于頻率合成、數(shù)據(jù)與時(shí)鐘恢復(fù)等電路與系統(tǒng)之中。
如果能夠使壓控振蕩器輸出信號(hào)為低電壓差分信號(hào)，則將提高壓控振蕩器的信號(hào)速度，降低功耗并且減少各種干擾。由此可見，需要一種產(chǎn)生低電壓差分信號(hào)的壓控振蕩器。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種能夠產(chǎn)生低電壓差分信號(hào)的壓控振蕩器。
本發(fā)明的上述發(fā)明目的通過以下技術(shù)方案實(shí)現(xiàn)一種低電壓差分信號(hào)環(huán)形壓控振蕩器，包含包含偶數(shù)級(jí)延遲單元的環(huán)形振蕩回路，其中，前一級(jí)延遲單元的同相輸出端和反相輸出端分別與后一級(jí)延遲單元的反相輸入端和同相輸入端相連，最后一級(jí)延遲單元的同相輸出端和反相輸出端分別與第一級(jí)延遲單元的同相輸入端和反相輸入端相連，每級(jí)延遲單元的差分信號(hào)振蕩頻率控制端和差分信號(hào)振蕩幅度控制端分別接于頻率控制信號(hào)線和振蕩幅度控制信號(hào)線；以及共模網(wǎng)絡(luò)，其與環(huán)形振蕩回路的最后一級(jí)延遲單元的輸出端相連以將最后一級(jí)延遲單元輸出的差分信號(hào)分別疊加在一直流電平上后輸出。
本發(fā)明的上述發(fā)明目的還通過以下技術(shù)方案實(shí)現(xiàn)一種低電壓差分信號(hào)環(huán)形壓控振蕩器，其特征在于，包含包含奇數(shù)級(jí)延遲單元的環(huán)形振蕩回路，其中，前一級(jí)延遲單元的同相輸出端和反相輸出端分別與后一級(jí)延遲單元的反相輸入端和同相輸入端相連，最后一級(jí)延遲單元的同相輸出端和反相輸出端分別與第一級(jí)延遲單元的反相輸入端和同相輸入端相連，每級(jí)延遲單元的差分信號(hào)振蕩頻率控制端和差分信號(hào)振蕩幅度控制端分別接于頻率控制信號(hào)線和振蕩幅度控制信號(hào)線；以及共模網(wǎng)絡(luò)，其與環(huán)形振蕩回路的最后一級(jí)延遲單元的輸出端相連以將最后一級(jí)延遲單元輸出的差分信號(hào)分別疊加在一直流電平上后輸出。
比較好的是，在上述低電壓差分信號(hào)環(huán)形壓控振蕩器中，最后一級(jí)延遲單元包含8個(gè)MOS管，其中，MOS管(M1)的源極與直流電源(VDD)相連，MOS管(M1)的漏極與MOS管(M2)的源極連接，MOS管(M2)的漏極與源極之間并聯(lián)一旁路，該旁路的閉合由差分信號(hào)振蕩幅度控制端(Actrl)控制，MOS管(M3，M4)的源極與MOS管(M2)的漏極共接而漏極分別與MOS管(M5，M6)的漏極相連，MOS管(M3，M5)的柵極共接于該延遲單元的同相輸入端(In_P)，MOS管(M4，M6)的柵極共接于該延遲單元的反相輸入端(In_N)，MOS管(M5，M7)的漏極以及MOS管(M6，M8)的漏極分別共接于該延遲單元的反相輸出端(Out_N)和同相輸出端(Out_P)，MOS管(M5，M6，M7，M8)的源極與接地(Gnd)共接，MOS管(M7，M8)的柵極共接于差分信號(hào)振蕩頻率控制信號(hào)線(Vctrl)，MOS管(M3，M4)與MOS管(M5，M6，M7，M8)為不同類型的MOS管。
比較好的是，在上述低電壓差分信號(hào)環(huán)形壓控振蕩器中，其它各級(jí)延遲單元包含6個(gè)MOS管，其中，MOS管(M1)的源極與直流電源(VDD)相連，MOS管(M1)的漏極與MOS管(M2)的源極連接，MOS管(M2)的漏極與源極之間并聯(lián)一旁路，該旁路的閉合由差分信號(hào)振蕩幅度控制端(Actrl)控制，MOS管(M3，M4)的源極與MOS管(M2)的漏極共接而漏極分別與MOS管(M7，M8)的漏極相連，MOS管(M3)的柵極接于該延遲單元的同相輸入端(In_P)，MOS管(M4)的柵極接于該延遲單元的反相輸入端(In_N)，MOS管(M3，M7)的漏極以及MOS管(M4，M8)的漏極分別共接于該延遲單元的反相輸出端(Out_N)和同相輸出端(Out_P)，MOS管(M7，M8)的源極與接地(Gnd)共接，MOS管(M7，M8)的柵極共接于差分信號(hào)振蕩頻率控制信號(hào)線(Vctrl)，MOS管(M3，M4)與MOS管(M7，M8)為不同類型的MOS管。
比較好的是，在上述低電壓差分信號(hào)環(huán)形壓控振蕩器中，共模網(wǎng)絡(luò)包含串聯(lián)在最后一級(jí)延遲單元的同相輸出端(Out_P)與反相輸出端(Out_N)之間的電阻(R1，R2)和從電阻(R1，R2)之間引出的共模電壓輸入端(Vcm)。
本發(fā)明的壓控振蕩器通過輸出低電壓差分信號(hào)，降低了信號(hào)幅度，從而明顯降低了系統(tǒng)的功耗，并且提高了抗串?dāng)_和抗電磁輻射的能力。此外，由于輸出信號(hào)的振蕩頻率和幅度可調(diào)并且可向外部提供一定驅(qū)動(dòng)能力，因此輸出級(jí)的電路結(jié)構(gòu)和輸出的信號(hào)可滿足LVDS接口的標(biāo)準(zhǔn)。


通過以下結(jié)合附圖對(duì)本發(fā)明較佳實(shí)施例的描述，可以進(jìn)一步理解本發(fā)明的目的、特征和優(yōu)點(diǎn)，附圖中相同或相似的部分采用相同的標(biāo)號(hào)表示，其中圖1為按照本發(fā)明一個(gè)較佳實(shí)施例的低電壓差分信號(hào)環(huán)形壓控振蕩器的電路結(jié)構(gòu)示意圖。
圖2為圖1所示環(huán)形壓控振蕩器輸出的低電壓差分信號(hào)的波形原理圖。
圖3為圖1所示環(huán)形壓控振蕩器的D_4延遲單元電路的示意圖。
圖4為圖1所示環(huán)形壓控振蕩器的D_3延遲單元電路示意圖。
圖5為圖1所示環(huán)形壓控振蕩器的D_1延遲單元電路示意圖。
具體實(shí)施例方式
以下借助附圖描述本發(fā)明的較佳實(shí)施例。
本發(fā)明較佳實(shí)施例的低電壓差分信號(hào)環(huán)形壓控振蕩器包含偶數(shù)級(jí)延遲單元的環(huán)形振蕩回路和共模網(wǎng)絡(luò)。如圖1所示，環(huán)形振蕩單元包含延遲單元D_1～D_4，前一級(jí)延遲單元的同相輸出端和反相輸出端分別與后一級(jí)延遲單元的反相輸入端和同相輸入端相連，最后一級(jí)延遲單元D_4的同相輸出端和反相輸出端分別與第一級(jí)延遲單元D_1的同相輸入端和反相輸入端相連，每級(jí)延遲單元的差分信號(hào)振蕩頻率控制端和差分信號(hào)振蕩幅度控制端分別接于頻率控制信號(hào)線Vcontrl和振蕩幅度控制信號(hào)線Acontrl，因此可通過Actrl控制差分信號(hào)的幅度并通過控制電壓Vctrl控制差分信號(hào)的頻率。共模網(wǎng)絡(luò)CM與延遲單元D_4的輸出端相連以將最后一級(jí)延遲單元輸出的差分信號(hào)疊加在一直流電平Vcm上后從而輸出圖2所示的低電平差分信號(hào)Vout_P和Vout_N，圖2為低電壓差分信號(hào)的波形原理圖。
以下描述延遲單元D_1～D_4的電路結(jié)構(gòu)。
圖3為圖1所示環(huán)形壓控振蕩器的D_1和D_2延遲單元電路的示意圖。如圖3所示，延遲單元D_1和D_2包含6個(gè)MOS管，其中，MOS管M1的源極與直流電源VDD相連，MOS管M1和M2的柵極共接于偏置電壓輸入Vbias，MOS管M1的漏極與MOS管M2的源極連接，MOS管M2的漏極與源極之間并聯(lián)一旁路，該旁路的閉合由差分信號(hào)振蕩幅度控制端Actrl控制，MOS管M3和M4的源極與MOS管M2的漏極共接而漏極分別與MOS管M7和M8的漏極相連，MOS管M3的柵極接于該延遲單元的同相輸入端In_P(也即延遲單元D_4的同相輸出端)，MOS管M4的柵極接于該延遲單元的反相輸入端In_N(也即延遲單元D_4的反相輸出端)，MOS管M3和M7的漏極以及MOS管M4和M8的漏極分別共接于該延遲單元的反相輸出端Out_N和同相輸出端Out_P，MOS管M7和M8的源極與接地Gnd共接，MOS管M7和M8的柵極共接于差分信號(hào)振蕩頻率控制信號(hào)線Vctrl，MOS管M3和M4與MOS管M7和M8為不同類型的MOS管，在這里，M3和M4為P型MOS管而M5～M8為N型MOS管，但是也可以是M3和M4為N型MOS管而M5～M8為P型MOS管，這些對(duì)于本發(fā)明技術(shù)效果的實(shí)現(xiàn)沒有本質(zhì)上的影響。
在延遲單元D_1和D_2中，通過調(diào)節(jié)MOS管M1和M2的寬長(zhǎng)比W/L，可以調(diào)節(jié)振蕩信號(hào)幅值的變化范圍。
圖4為最后一級(jí)延遲單元之前一級(jí)延遲單元D_3的電路結(jié)構(gòu)圖，其與圖3所示延遲單元的主要區(qū)別在于，為了形成較大的差分信號(hào)從而驅(qū)動(dòng)最后一級(jí)延遲單元以形成驅(qū)動(dòng)電流的瀉放回路，MOS管M2被旁路，因此M3和M4源極的電壓升高。
圖5為圖1所示環(huán)形壓控振蕩器的D_4延遲單元電路的示意圖。如圖5所示，該級(jí)延遲單元包含8個(gè)MOS管，其中，MOS管M1的源極與直流電源VDD相連，MOS管M1和M2的柵極共接于偏置電壓輸入Vbias，MOS管M1的漏極與MOS管M2的源極連接，MOS管M2的漏極與源極之間并聯(lián)一旁路，該旁路的閉合由差分信號(hào)振蕩幅度控制端Actrl控制，MOS管M3和M4的源極與MOS管M2的漏極共接而漏極分別與MOS管M5和M6的漏極相連，MOS管M3和M5的柵極共接于該延遲單元的同相輸入端In_P(也即延遲單元D_3的反相輸出端)，MOS管M4和M6的柵極共接于該延遲單元的反相輸入端In_N(也即延遲單元D_3的同相輸出端)，MOS管M5和M7的漏極以及MOS管M6和M8的漏極分別共接于該延遲單元的反相輸出端Out_N和同相輸出端Out_P，MOS管M5～M8的源極與接地Gnd共接，MOS管M7和M8的柵極共接于差分信號(hào)振蕩頻率控制信號(hào)線Vctrl，MOS管M3和M4與MOS管M5～M8為不同類型的MOS管，在這里，M3和M4為P型MOS管而M5～M8為N型MOS管，但是也可以是M3和M4為N型MOS管而M5～M8為P型MOS管，這些對(duì)于本發(fā)明技術(shù)效果的實(shí)現(xiàn)沒有本質(zhì)上的影響。
再次參見圖5，在本實(shí)施例中，共模網(wǎng)絡(luò)CM采用電阻網(wǎng)絡(luò)，其包含串聯(lián)在最后一級(jí)延遲單元D_4的同相輸出端Out_P與反相輸出端Out_N之間的電阻R1、R2和從電阻R1、R2之間引出的共模電壓輸入端Vcm，因此可獲得如圖2所示的差分信號(hào)。
以下描述環(huán)形振蕩回路的工作原理。參見圖3～5，In_P和In_N上輸入的是一對(duì)差分信號(hào)，在正半周期，MOS管M4和M5導(dǎo)通，從而形成歷經(jīng)M4、節(jié)點(diǎn)Out_P、外部連線、節(jié)點(diǎn)Out_N和M5的電流回路；在負(fù)半周期，M3和M6導(dǎo)通，從而形成歷經(jīng)M3、節(jié)點(diǎn)Out_N、外部連線、節(jié)點(diǎn)Out_P和M6的電流回路。偏置電流Is在任一狀態(tài)下只能流經(jīng)上述電流回路中的一條，從而對(duì)節(jié)點(diǎn)Out_P或Out_N處的寄生電容充電。為簡(jiǎn)化起見，假設(shè)兩個(gè)節(jié)點(diǎn)處的寄生電容皆為C1，MOS管M1～M8具有相同的特征參數(shù)，并且忽略MOS管M5和M6的寄生電容，由此得到每個(gè)單元的延遲td為td=Vout·C1Is---(1)]]>這里的Vout為每個(gè)延遲單元輸出的差分信號(hào)幅度值。
在一級(jí)近似的情況下，由延遲單元D_1～D_4構(gòu)成的環(huán)形振蕩回路的振蕩頻率fvco為fVCO=IsM·Vout·C1=μnCoxWL(Vctrl-Vthn-Vout2)M·C1---(2)]]>
在上式中，M為延遲單元的級(jí)數(shù)(這里為4)，μn為載流子遷移率，Cox為每個(gè)MOS管的柵極電容，Vthn為每個(gè)MOS管的門限電壓，W和L分別為每個(gè)MOS管的寬度和長(zhǎng)度。由公式(2)可見，在一級(jí)近似的情況下，壓控振蕩器的振蕩頻率fVCO與控制電壓Vctrl近似成正比，而且在實(shí)際設(shè)計(jì)中，可以通過調(diào)整MOS管M7和M8的寬長(zhǎng)比或M3和M4的寬長(zhǎng)比來調(diào)整壓控振蕩器的振蕩頻率。
值得指出的是，在上述較佳實(shí)施例中，低電壓差分信號(hào)環(huán)形壓控振蕩器的環(huán)形振蕩回路包含了偶數(shù)級(jí)延遲單元，但是也可以包含奇數(shù)級(jí)延遲單元，與圖1所示的壓控振蕩器相比，此時(shí)前一級(jí)延遲單元的同相輸出端和反相輸出端仍然分別與后一級(jí)延遲單元的反相輸入端和同相輸入端相連，但是最后一級(jí)延遲單元的同相輸出端和反相輸出端分別與第一級(jí)延遲單元的反相輸入端和同相輸入端相連。
本發(fā)明低電壓差分信號(hào)環(huán)形壓控振蕩器產(chǎn)生的低電壓差分信號(hào)既可以作為符合LVDS的接口標(biāo)準(zhǔn)的高頻同步時(shí)鐘源在印刷電路板上傳輸，也可以作為鎖相環(huán)系統(tǒng)的高頻信號(hào)源。
權(quán)利要求
1.一種低電壓差分信號(hào)環(huán)形壓控振蕩器，其特征在于，包含包含偶數(shù)級(jí)延遲單元的環(huán)形振蕩回路，其中，前一級(jí)延遲單元的同相輸出端和反相輸出端分別與后一級(jí)延遲單元的反相輸入端和同相輸入端相連，最后一級(jí)延遲單元的同相輸出端和反相輸出端分別與第一級(jí)延遲單元的同相輸入端和反相輸入端相連，每級(jí)延遲單元的差分信號(hào)振蕩頻率控制端和差分信號(hào)振蕩幅度控制端分別接于頻率控制信號(hào)線和振蕩幅度控制信號(hào)線；以及共模網(wǎng)絡(luò)，其與環(huán)形振蕩回路的最后一級(jí)延遲單元的輸出端相連以將最后一級(jí)延遲單元輸出的差分信號(hào)分別疊加在一直流電平上后輸出。
2.如權(quán)利要求1所述的低電壓差分信號(hào)環(huán)形壓控振蕩器，其特征在于，最后一級(jí)延遲單元包含8個(gè)MOS管，其中，MOS管(M1)的源極與直流電源(VDD)相連，MOS管(M1)的漏極與MOS管(M2)的源極連接，MOS管(M2)的漏極與源極之間并聯(lián)一旁路，該旁路的閉合由差分信號(hào)振蕩幅度控制端(Actrl)控制，MOS管(M3，M4)的源極與MOS管(M2)的漏極共接而漏極分別與MOS管(M5，M6)的漏極相連，MOS管(M3，M5)的柵極共接于該延遲單元的同相輸入端(In_P)，MOS管(M4，M6)的柵極共接于該延遲單元的反相輸入端(In_N)，MOS管(M5，M7)的漏極以及MOS管(M6，M8)的漏極分別共接于該延遲單元的反相輸出端(Out_N)和同相輸出端(Out_P)，MOS管(M5，M6，M7，M8)的源極與接地(Gnd)共接，MOS管(M7，M8)的柵極共接于差分信號(hào)振蕩頻率控制信號(hào)線(Vctrl)，MOS管(M3，M4)與MOS管(M5，M6，M7，M8)為不同類型的MOS管。
3.如權(quán)利要求2所述的低電壓差分信號(hào)環(huán)形壓控振蕩器，其特征在于，其它各級(jí)延遲單元包含6個(gè)MOS管，其中，MOS管(M1)的源極與直流電源(VDD)相連，MOS管(M1)的漏極與MOS管(M2)的源極連接，MOS管(M2)的漏極與源極之間并聯(lián)一旁路，該旁路的閉合由差分信號(hào)振蕩幅度控制端(Actrl)控制，MOS管(M3，M4)的源極與MOS管(M2)的漏極共接而漏極分別與MOS管(M7，M8)的漏極相連，MOS管(M3)的柵極接于該延遲單元的同相輸入端(In_P)，MOS管(M4)的柵極接于該延遲單元的反相輸入端(In_N)，MOS管(M3，M7)的漏極以及MOS管(M4，M8)的漏極分別共接于該延遲單元的反相輸出端(Out_N)和同相輸出端(Out_P)，MOS管(M7，M8)的源極與接地(Gnd)共接，MOS管(M7，M8)的柵極共接于差分信號(hào)振蕩頻率控制信號(hào)線(Vctrl)，MOS管(M3，M4)與MOS管(M7，M8)為不同類型的MOS管。
4.如權(quán)利要求2或3所述的低電壓差分信號(hào)環(huán)形壓控振蕩器，其特征在于，共模網(wǎng)絡(luò)包含串聯(lián)在最后一級(jí)延遲單元的同相輸出端(Out_P)與反相輸出端(Out_N)之間的電阻(R1，R2)和從電阻(R1，R2)之間引出的共模電壓輸入端(Vcm)。
5.一種低電壓差分信號(hào)環(huán)形壓控振蕩器，其特征在于，包含包含奇數(shù)級(jí)延遲單元的環(huán)形振蕩回路，其中，前一級(jí)延遲單元的同相輸出端和反相輸出端分別與后一級(jí)延遲單元的反相輸入端和同相輸入端相連，最后一級(jí)延遲單元的同相輸出端和反相輸出端分別與第一級(jí)延遲單元的反相輸入端和同相輸入端相連，每級(jí)延遲單元的差分信號(hào)振蕩頻率控制端和差分信號(hào)振蕩幅度控制端分別接于頻率控制信號(hào)線和振蕩幅度控制信號(hào)線；以及共模網(wǎng)絡(luò)，其與環(huán)形振蕩回路的最后一級(jí)延遲單元的輸出端相連以將最后一級(jí)延遲單元輸出的差分信號(hào)分別疊加在一直流電平上后輸出。
6.如權(quán)利要求5所述的低電壓差分信號(hào)環(huán)形壓控振蕩器，其特征在于，最后一級(jí)延遲單元包含8個(gè)MOS管，其中，MOS管(M1)的源極與直流電源(VDD)相連，MOS管(M1)的漏極與MOS管(M2)的源極連接，MOS管(M2)的漏極與源極之間并聯(lián)一旁路，該旁路的閉合由差分信號(hào)振蕩幅度控制端(Actrl)控制，MOS管(M3，M4)的源極與MOS管(M2)的漏極共接而漏極分別與MOS管(M5，M6)的漏極相連，MOS管(M3，M5)的柵極共接于該延遲單元的同相輸入端(In_P)，MOS管(M4，M6)的柵極共接于該延遲單元的反相輸入端(In_N)，MOS管(M5，M7)的漏極以及MOS管(M6，M8)的漏極分別共接于該延遲單元的反相輸出端(Out_N)和同相輸出端(Out_P)，MOS管(M5，M6，M7，M8)的源極與接地(Gnd)共接，MOS管(M7，M8)的柵極共接于差分信號(hào)振蕩頻率控制信號(hào)線(Vctrl)，MOS管(M3，M4)與MOS管(M5，M6，M7，M8)為不同類型的MOS管。
7.如權(quán)利要求6所述的低電壓差分信號(hào)環(huán)形壓控振蕩器，其特征在于，其它各級(jí)延遲單元包含6個(gè)MOS管，其中，MOS管(M1)的源極與直流電源(VDD)相連，MOS管(M1)的漏極與MOS管(M2)的源極連接，MOS管(M2)的漏極與源極之間并聯(lián)一旁路，該旁路的閉合由差分信號(hào)振蕩幅度控制端(Actrl)控制，MOS管(M3，M4)的源極與MOS管(M2)的漏極共接而漏極分別與MOS管(M7，M8)的漏極相連，MOS管(M3)的柵極接于該延遲單元的同相輸入端(In_P)，MOS管(M4)的柵極接于該延遲單元的反相輸入端(In_N)，MOS管(M3，M7)的漏極以及MOS管(M4，M8)的漏極分別共接于該延遲單元的反相輸出端(Out_N)和同相輸出端(Out_P)，MOS管(M7，M8)的源極與接地(Gnd)共接，MOS管(M7，M8)的柵極共接于差分信號(hào)振蕩頻率控制信號(hào)線(Vctrl)，MOS管(M3，M4)與MOS管(M7，M8)為不同類型的MOS管。
8.如權(quán)利要求6或7所述的低電壓差分信號(hào)環(huán)形壓控振蕩器，其特征在于，共模網(wǎng)絡(luò)包含串聯(lián)在最后一級(jí)延遲單元的同相輸出端(Out_P)與反相輸出端(Out_N)之間的電阻(R1，R2)和從電阻(R1，R2)之間引出的共模電壓輸入端(Vcm)。
全文摘要
本發(fā)明提供一種能夠產(chǎn)生低電壓差分信號(hào)的壓控振蕩器，包含包含偶數(shù)級(jí)延遲單元的環(huán)形振蕩回路，其中，前一級(jí)延遲單元的同相輸出端和反相輸出端分別與后一級(jí)延遲單元的反相輸入端和同相輸入端相連，最后一級(jí)延遲單元的同相輸出端和反相輸出端分別與第一級(jí)延遲單元的同相輸入端和反相輸入端相連，每級(jí)延遲單元的差分信號(hào)振蕩頻率控制端和差分信號(hào)振蕩幅度控制端分別接于頻率控制信號(hào)線和振蕩幅度控制信號(hào)線；以及共模網(wǎng)絡(luò)，其與環(huán)形振蕩回路的最后一級(jí)延遲單元的輸出端相連以將最后一級(jí)延遲單元輸出的差分信號(hào)分別疊加在一直流電平上后輸出。上述壓控振蕩器通過輸出低電壓差分信號(hào)明顯降低了系統(tǒng)的功耗并提高了抗串?dāng)_和抗電磁輻射的能力。
文檔編號(hào)H03B28/00GK1627628SQ200310109219
公開日2005年6月15日 申請(qǐng)日期2003年12月10日 優(yōu)先權(quán)日2003年12月10日
發(fā)明者陳后鵬 申請(qǐng)人:上海貝嶺股份有限公司