專利名稱：信號電平變換器的制作方法
技術領域：
本發(fā)明涉及一種信號電平變換器，尤其涉及一種設置在具有不同電源電平的邏輯電路間的信號電平變換器。
背景技術：
通常，在包含CPU(Central Processing Unit中央運算處理裝置)的系統中，在CPU與外圍設備之間存在多個交換數據的總線(信號線)，外圍設備下垂地連接于這些總線上。
CPU為了提高其處理速度而增大功耗，所以通過實現處理的細微化或實現電源電壓的降低，可抑制CPU本身的功率增大。
但是，連接于CPU上的外圍設備等，在多數情況下為了維持與其它裝置的互換性而不容易進行電源電壓的低電壓化。這種傾向多見于由電池驅動的設備，作為這種電池驅動設備，例如可舉出便攜電話或PDA(Personal DigitalAssistant)等應用。
在該應用中為了延長使用時間，要求低功耗，對CPU的低功耗的要求強。但是，因為連接于總線上的外圍設備必需維持互換性，所以現狀是難以變更電源電壓。
若向總線提供電源電平不同的信號，則系統的消耗電流增加，同時元件被破壞，使元件誤操作。
因此，需要用于變換信號電源電平的集成電路元件。
圖20中，作為PDA等應用的系統1具備以電源電平A動作的VccA系統電路2與由電源電平B動作的VccB系統電路3。
具體而言，系統1在信號沿箭頭4的方向從終端A1流向端子B1的情況下，具備第1輸入緩沖器電路5、第1(AtoB)邏輯電路6、變換電源電平的電平移動電路7、和第1輸出緩沖器電路8。
VccA系統電路2與VccB系統電路3哪個動作由控制電路9來控制?？刂齐娐?通過從方向切換信號的輸入端子DIR與動作信號的輸入端子*OE輸入的各信號，向箭頭4的方向與箭頭10的方向切換動作方向。
在信號沿箭頭10的方向從端子B1流向端子A1的情況下，具備第2輸入緩沖器電路11、第2(BtoA)邏輯電路12、第2輸出緩沖器電路13。另外，動作信號*OE中的[*]在本說明書中表示反轉信號的電平。
圖20所示的現有系統表示電源電平為VccA＜VccB的情況，例如當作為從端子A1輸入后輸出到端子B1的信號處理系統的VccA系統電路的電源電平為2.5V時，VccB系統電路3的電源電平為3.3V。說明這種電路結構與基于電源電平的系統1的動作。
當考慮A1端子為輸入、B1端子為輸出的情況時，從端子A1輸入的信號通過第1輸入緩沖器電路5、第1(AtoB)邏輯電路6，輸入電平移動電路7。電平移動電路7從VccA電平變換到VccB，將VccB電平的信號從第1輸出緩沖器電路8輸出到端子B1。
電平移動電路7是為了確實使第1輸出緩沖器電路的P溝道晶體管截止而插入的電路。但是，在未設備電平移動電路7的情況下，P溝道晶體管的柵極與源極間的電壓Vgs不為0V，P溝道晶體管未截止，流過貫通電流。
相反，在B1端子為輸入、A1端子為輸出的情況時，不必在第2(BtoA)邏輯電路12與第2輸出緩沖器電路13之間設置電平移動電路，從B1端子輸入的信號經和1輸入緩沖器電路11、第2(BtoA)邏輯電路12、第2輸出緩沖器電路13，將VccA電平的信號輸出到第2輸出緩沖器電路13。
用圖21來說明現有系統(圖20)的動作。
圖21中，當端子*OE為如下設定的端子當為VccB電平時，端子A和端子B的兩端子變?yōu)楦咦杩範顟B(tài)，當為接地(GND)電平時，端子A、端子B變?yōu)檩斎牖蜉敵觥?br> 并且，端子DIR為如下設定的端子當為Vccb電平時，端子A為輸入，端子B為輸出，當為接地(GND)電平時，端子B為輸入，端子A為輸出。
舉例端子A為輸入、端子B為輸出(即*OE＝GND、DIR＝VccB)的情況，說明其動作。
當向端子A輸入VccA電平的信號時，α節(jié)點變?yōu)閂ccA電平，電平移動電路7的N溝道晶體管N1、P溝道晶體管P2導通(N2與P1截止)，向β節(jié)點輸出VccB電平。
將該信號輸入第1輸出緩沖器電路8，將VccB電平的信號輸出到端子B，可進行從VccA到VccB的電平變換。
但是，在圖21所示第1現有例的雙向系統的電平移動電路結構中，因為形成電路的元件數量多，所以存在芯片尺寸變大的缺點。
另外，必需設置用于切換方向的端子DIR并決定輸入/輸出方向，增加了控制的煩雜。
另外，以不同電源電平動作的總線系統不僅使用圖20、圖21所示的雙向系統，也使用圖22-圖24所示的單向系統。
用圖22-圖24來說明作為這些單向系統的第2現有例。
在單向系統的情況下，僅通過不設置輸入控制信號處理方向的方向切換信號的端子DIR，基本結構對應于圖21的雙向系統的結構，向相同的結構要素附加相同符號，省略重復說明。
圖22所示的單向系統的動作與雙向系統中從終端A到端子B或從端子B到端子A進行邏輯電路系統的信號處理的情況相同。
因為單向系統中沒有端子DIR，所以沒有雙向系統等的控制煩雜，但電路結構相當復雜，芯片尺寸大，這些缺點與雙向系統的情況一樣。
作為單向系統的現有例，如圖23所示，還有僅用N溝道晶體管來進行電平變換的電路。從連接以第1電源電平動作的第1邏輯電路的端子A輸入的信號經未圖示的輸入緩沖器電路與(AtoB)邏輯電路(未圖示)，由電平移動電路7變換信號的電源電平。之后，變換電平后的信號從終端B輸出到以第2電源電平動作的第2邏輯電路。
控制電路9根據從端子*OE輸入的*OE信號，將控制信號提供給電平移動電路7的N溝道晶體管N1的柵極。
具體而言，端子*OE是如下設定的端子當為Vccb電平時，使N溝道晶體管N1截止，切離端子A與端子B之間，當為接地電平GND時，在端子A與端子B之間通過信號。
考慮端子*OE為接地電平GND、N溝道晶體管N1導通，端子A為接地GND電平、從端子B為接地GND電平的狀態(tài)開始，到端子B切換為VccB電平的情況。
當向端子B施加VccB電平的信號電壓時，向晶體管N1的柵極施加VccB，晶體管N1導通，所以在端子A呈現[VccB-VthN](VthN為晶體管N1的閾值)電壓。
具體舉例說明數值，當設VccB＝3.3V、VccA＝2.5V、VthN＝1.0V時，在端子A呈現VccB-VthN＝3.3v-1.0V＝2.3V的電壓。
但是，在該第2現有例的電路中，輸出電壓左右晶體管N1的閾值電壓VthN的差異。當閾值電壓VthN的差異被設為±0.2V時，輸出電壓在2.1-2.5V的范圍內變化。若現在考慮輸出最低電壓2.1V的情況，則因為VccA為2.5V，差0.4V，所以在連接于端子A上的元件的初級中流過貫通電流。
用圖24來說明流過貫通電流的情況。
圖24表示連接于端子A上的第1邏輯電路的元件的初極電路是反相器的情況的結構。
在從端子B到端子A的單向系統的情況下，因為向端子A輸出2.1V，所以構成連接于端子A上的元件初級的反相器的晶體管N2導通。但是，將作為與2.5V(VccA電平)之差的0.4V作為柵極、源極間電壓Vgs施加到反相器另一方的晶體管P1，僅晶體管P1導通，所以從構成反相器的晶體管P1經N2流過貫通電流。
相反，當考慮端子A為輸入、端子B為輸出的從端子A向端子B的單向系統的情況下時，向端子A施加2.5V，在端子B上，與上述從B向A的單向的情況一樣，呈現[3.3V-1V＝2.3V]，作為晶體管N1的柵極電壓。
在端子B上連接其它元件的情況下，因為向初級電路的P溝道晶體管施加[3.3V-2.3V＝1V]的柵極、源極電壓Vgs，所以與上述情況相比，流過更多的貫通電流。
這樣，在僅由N溝道晶體管構成的電平變換器中，取代電路結構簡單，產生N溝道晶體管的差異影響或連接于次級的元件中流過貫通電流等缺點。
根據適用于上述雙向邏輯電路系統的現有信號電平變換器，因為構成信號電平變換器的元件數量多，所以存在電路整體的芯片尺寸變大等問題。另外，由于必需設置切換方向用的端子DIR來決定輸入/輸出的方向的結構，所以還存在控制煩雜等問題。
另外，因為單向邏輯電路系統中沒有各端子DIR，所以控制上的煩雜主要是在雙向邏輯電路系統中，但在使用現有信號電平變換器的情況下，因為電路結構復雜，所以存在芯片尺寸很大等問題。
另外，在使用開關晶體管作為單向邏輯電路系統的信號電平變換器的情況下，由于開關晶體管的閾值電壓的差異，所以存在構成連接于單向邏輯電路系統輸出端子側上的元件的初級電路的晶體管等中流過貫通電流等問題。

發(fā)明內容
本發(fā)明的目的在于提供一種在實現芯片尺寸縮小與控制簡化的同時，可準確設定輸出到各端子的電壓的信號電平變換器。
為了實現上述目的，根據本發(fā)明的第1結構的信號電平變換器連接于第1端子與第2端子之間，第1端子連接于通過比規(guī)定的基準電壓高的第1電源電壓動作的第1邏輯電路上，第2端子連接于通過比所述第1電源電壓高的第2電源電壓動作的第2邏輯電路上，可在兩端子間傳遞雙向信號，其特征在于具備開關晶體管，通過提供給柵極的控制信號，在所述第1端子與所述第2端子之間形成電流路徑；第1總線保持電路，在所述第1端子為輸入端子、所述第2端子為輸出端子的情況下，設置在所述開關晶體管與所述第2端子之間，將經該開關晶體管傳遞來的信號的電壓電平設為所述第2端子的電壓電平；和第2總線保持電路，在所述第2端子為輸入端子、所述第1端子為輸出端子的情況下，設置在所述開關晶體管與所述第1端子之間，將經該開關晶體管傳遞來的信號的電壓電平設為所述第1端子的電壓電平。
另外，根據本發(fā)明的第2結構的信號電平變換器連接于第1端子與第2端子之間，第1端子連接于通過比規(guī)定的基準電壓高的第1電源電壓動作的第1邏輯電路上，第2端子連接于通過比所述第1電源電壓高的第2電源電壓動作的第2邏輯電路上，可在兩端子間傳遞雙向信號，其特征在于具備開關晶體管，通過提供給柵極的控制信號，在所述第1端子與所述第2端子之間形成電流路徑；第1總線保持電路，由并聯連接于所述開關晶體管與輸入輸出所述第2電源電壓的所述第2端子之間的第1反相器與第2反相器的串聯連接體構成；和第2總線保持電路，由并聯連接于所述開關晶體管與輸入輸出所述第1電源電壓的所述第1端子之間的第3反相器與第4反相器的串聯連接體構成。
另外，根據本發(fā)明的第3結構的信號電平變換器連接于第1端子與第2端子之間，第1端子連接于通過比規(guī)定的基準電壓高的第1電源電壓動作的第1邏輯電路上，第2端子連接于通過比所述第1電源電壓高的第2電源電壓動作的第2邏輯電路上，可在兩端子間傳遞雙向信號，其特征在于具備開關晶體管，通過提供給柵極的控制信號，在所述第1端子與所述第2端子之間形成電流路徑；第1總線保持電路，由并聯連接于所述開關晶體管與輸入輸出所述第2電源電壓的所述第2端子之間的第1時鐘反相器與第2反相器的串聯連接體構成；和第2總線保持電路，由并聯連接于所述開關晶體管與輸入輸出所述第1電源電壓的所述第1端子之間的第2時鐘反相器與第4反相器的串聯連接體構成。
另外，根據本發(fā)明的第4結構的信號電平變換器連接于第1端子與第2端子之間，第1端子連接于通過比規(guī)定的基準電壓高的第1電源電壓動作的第1邏輯電距上，第2端子連接于通過比所述第1電源電壓高的第2電源電壓動作的第2邏輯電路上，可在兩端子間傳遞雙向信號，其特征在于具備開關晶體管，通過提供給柵極的控制信號，在所述第1端子與所述第2端子之間形成電流路徑；第1總線保持電路，由并聯連接于所述開關晶體管與輸入輸出所述第2電源電壓的所述第2端子之間的第1時鐘反相器與第1與非電路的串聯連接體構成；和第2總線保持電路，由并聯連接于所述開關晶體管與輸入輸出所述第1電源電壓的所述第1端子之間的第2時鐘反相器與第2與非電路的串聯連接體構成。
另外，根據本發(fā)明的第5結構的信號電平變換器連接于第1端子與第2端子之間，第1端子連接于通過比規(guī)定的基準電壓高的第1電源電壓動作的第1邏輯電路上，第2端子連接于通過比所述第1電源電壓高的第2電源電壓動作的第2邏輯電路上，變換輸入到任一端子的單向信號的電平，其特征在于具備開關晶體管，通過提供給柵極的控制信號，在所述第1端子與所述第2端子之間形成電流路徑；和總線保持電路，當所述第1和第2端子中一個端子為輸入端子時，設置在作為輸出端子的另一個端子與所述開關晶體管之間，將經該開關晶體管傳遞來的信號的電壓電平設為所述另一個端子的電壓電平。
另外，根據本發(fā)明的第6結構的信號電平變換器連接于第1端子與第2端子之間，第1端子連接于通過比規(guī)定的基準電壓高的第1電源電壓動作的第1邏輯電路上，第2端子連接于通過比所述第1電源電壓高的第2電源電壓動作的第2邏輯電路上，變換輸入到任一端子的單向信號的電平，其特征在于具備開關晶體管，通過提供給柵極的控制信號，在所述第1端子與所述第2端子之間形成電流路徑；和總線保持電路，由當所述第1和第2端子中的一個為輸入端子時并聯連接于作為輸出端子的另一個端子與所述開關晶體管之間的第1反相器與第2反相器的串聯連接體構成。
另外，根據本發(fā)明的第7結構的信號電平變換器連接于第1端子與第2端子之間，第1端子連接于通過比規(guī)定的基準電壓高的第1電源電壓動作的第1邏輯電路上，第2端子連接于通過比所述第1電源電壓高的第2電源電壓動作的第2邏輯電路上，變換輸入到任一端子的單向信號的電平，其特征在于具備開關晶體管，通過提供給柵極的控制信號，在所述第1端子與所述第2端子之間形成電流路徑；和總線保持電路，由當所述第1和第2端子中的一個為輸入端子時并聯連接于作為輸出端子的另一個端子與所述開關晶體管之間的第1時鐘反相器與第2反相器的串聯連接體構成。
另外，根據本發(fā)明的第8結構的信號電平變換器連接于第1端子與第2端子之間，第1端子連接于通過比規(guī)定的基準電壓高的第1電源電壓動作的第1邏輯電路上，第2端子連接于通過比所述第1電源電壓高的第2電源電壓動作的第2邏輯電路上，變換輸入到任一端子的單向信號的電平，其特征在于具備開關晶體管，通過提供給柵極的控制信號，在所述第1端子與所述第2端子之間形成電流路徑；和總線保持電路，由當所述第1和第2端子中的一個為輸入端子時并聯連接于作為輸出端子的另一個端子與所述開關晶體管之間的第1時鐘反相器與第2與非電路的串聯連接體構成。


圖1是表示根據本發(fā)明實施形態(tài)1的信號電平變換器的邏輯電路的結構電路圖。
圖2是表示從根據實施形態(tài)1的信號電平變換器的端子B側向端子A側方向的信號傳遞動作的特性圖。
圖3是表示從根據實施形態(tài)1的信號電平變換器的端子A側向端子B側方向的信號傳遞動作的特性圖。
圖4是表示根據本發(fā)明實施形態(tài)2的信號電平變換器的邏輯電路的結構電路圖。
圖5是表示根據本發(fā)明實施形態(tài)3的信號電平變換器的邏輯電路的結構電路圖。
圖6是表示根據本發(fā)明實施形態(tài)4的信號電平變換器的邏輯電路的結構電路圖。
圖7是表示從根據實施形態(tài)4的信號電平變換器的端子B側向端子A側方向的信號傳遞動作的特性圖。
圖8是表示從根據實施形態(tài)4的信號電平變換器的端子A側向端子B側方向的信號傳遞動作的特性圖。
圖9是表示根據本發(fā)明實施形態(tài)5的信號電平變換器的邏輯電路的結構電路圖。
圖10是表示根據本發(fā)明實施形態(tài)6的信號電平變換器的邏輯電路的結構電路圖。
圖11是表示根據本發(fā)明實施形態(tài)7的信號電平變換器的邏輯電路的結構電路圖。
圖12是表示根據本發(fā)明實施形態(tài)8的信號電平變換器的邏輯電路的結構電路圖。
圖13是表示根據本發(fā)明實施形態(tài)9的信號電平變換器的邏輯電路的結構電路圖。
圖14是表示根據本發(fā)明實施形態(tài)10的信號電平變換器的邏輯電路的結構電路圖。
圖15是表示根據本發(fā)明實施形態(tài)11的信號電平變換器的邏輯電路的結構電路圖。
圖16是表示根據本發(fā)明實施形態(tài)12的信號電平變換器的邏輯電路的結構電路圖。
圖17是表示根據本發(fā)明實施形態(tài)13的信號電平變換器的邏輯電路的結構電路圖。
圖18是表示根據本發(fā)明實施形態(tài)14的信號電平變換器的邏輯電路的結構電路圖。
圖19是表示根據本發(fā)明實施形態(tài)15的信號電平變換器的邏輯電路的結構電路圖。
圖20是表示現有信號電平變換器的結構框圖。
圖21是表示現有雙向信號電平變換器的電路結構的電路圖。
圖22是表示現有單向信號電平變換器的結構的電路圖。
圖23是表示作為第2現有例的單向邏輯電路結構的電路圖。
圖24是表示連接于圖23所示第2現有例的端子A上的元件初級中流過貫通電流情況的電路圖。
具體實施例方式
下面，參照附圖來詳細說明根據本發(fā)明的信號電平變換器的實施形態(tài)。
首先，用圖1-圖3來說明本發(fā)明的實施形態(tài)1。
圖1是示意表示根據本發(fā)明實施形態(tài)1的信號電平變換器的邏輯電路的結構電路圖。圖1中，信號電平變換器15連接于端子A與端子B之間，端子A連接于通過比規(guī)定的基準電壓高的第1電源電壓VccA動作的第1邏輯電路上，端子B連接于通過比第1電源電壓VccA高的第2電源電壓VccB動作的第2邏輯電路上，可在兩端子A、B間傳遞雙向信號。
信號電平變換器15具備開關晶體管16，通過提供給柵極的控制信號，在所述第1端子A與所述第2端子B之間形成電流路徑；第1總線保持電路17，在第1端子A為輸入端子、第2端子B為輸出端子的情況下，設置在開關晶體管16與第2端子B之間，將經該開關晶體管16傳遞來的信號的電壓電平變?yōu)榈?端子B的電壓電平、即第2電源電壓(VccB)；和第2總線保持電路18，在第2端子B為輸入端子、第1端子A為輸出端子的情況下，設置在開關晶體管16與第1端子A之間，將經該開關晶體管傳遞來的信號的電壓電平變?yōu)榈?端子A的電壓電平、即第1電源電平(VccA)。
信號電平變換器15除第1端子A和第2端子B外，還具備輸入控制信號的控制端子*OE，開關晶體管16由N溝道晶體管N1構成，該晶體管的柵極連接于控制端子*OE上，同時源極和漏極分別于第1端子A與第2端子B上，當柵極由于控制信號而導通時，若向任一端子提供信號，則在兩端子間形成電流路徑。
輸入端子*OE的信號在被由反相器構成的控制電路19反轉后，作為控制信號OE提供給開關晶體管16的柵極。
在本實施形態(tài)1的情況下，如圖1所示，第1電源電壓(VccA)系統2僅由第2總線保持電路18構成，開關晶體管16、第1總線保持電路17和控制電路19包含于第2電源電壓(VccB)系統3中。
如上所述，根據實施形態(tài)1的信號電平變換器15被用于雙向邏輯電路系統，具備第1總線保持電路17和第2總線保持電路18。
第1總線保持電路17將串聯連接的兩個反相器INV1、INV2并聯連接于晶體管N1與第2端子B之間，第2總線保持電路18將串聯連接的兩個反相器INV3、INV4并聯連接于晶體管N1與第1端子A之間。
下面，說明信號電平變換器(實施形態(tài)1)15的動作，例如以2.5V(第1電源電壓VccA)和3.3V(第2電源電壓VccB)動作。
信號電平變換器15基本上如下動作。
邏輯電路系統整體被設定為，當端子*OE為第2電源電壓VccB時，開關晶體管16截止，斷開端子A與端子B之間，當變?yōu)榛鶞孰妷弘娖?、例如GND電平(0V)時，在端子A、B之間通過信號。
考慮當端子*OE為GND電平時，構成開關晶體管16的N溝道晶體管N1導通，第1端子A為GND電平、第2端子B從GND電平的狀態(tài)切換為VccB電平的情況。
因為向晶體管N1的柵極施加第2電源電壓VccB的控制信號，晶體管N1導通，所以當向第2端子B施加第2電源電壓VccB的信號時，在第1端子A上呈現從第2電源電壓VccB中減去晶體管N1的閾值電壓VthN后的關系為[VccB-VthN]的電壓。
例如，當設VccB＝3.3V、VccA＝2.5V、VthN＝1.0V時，在第1端子A上呈現VccB-VthN＝3.3v-1.0V＝2.3V的電壓。通過傳遞來的2.3V，第2總線保持電路18的反相器INV4反轉，輸出GND電平，反相器INV3輸出2.5V，所以如圖2中波形所示，第1端子A上升到2.5V。
相反，在向第1端子A施加第1電源電壓VccA(2.3V)的情況下，首先向第2端子B輸出3.3V-1.0V＝2.3V的電壓。通過該2.3V電壓，構成第1總線保持電路7的反相器INV2反轉，輸出GND電平，反相器INV1輸出3.3V，所以如圖3的波形圖所示，從2.3V到3.3V的剩余1.0V可能通過反相器INV1提供電壓而上升。因此，向第2端子B輸出3.3V，作為第2電源電壓VccB。
下面，當考慮第1端子A為第1電源電壓VccA、第2端子B從第2電源電壓(VccB)變?yōu)镚ND(基準)電平的情況時，晶體管N1因為第2端子B為GND電平，所以完全導通，導通持續(xù)到第1端子A變?yōu)镚ND電平為止。相反情況也一樣，在GND電平的控制中，僅由晶體管N1就可控制。
當控制端子*OE變?yōu)榈?電源電壓電平、即(*OE＝VccB)時，晶體管N1截止，斷開第1、第2端子A、B間的信號傳遞，在第1、第2總線保持電路17、18中可以保持以前的狀態(tài)。
這樣，通過僅設置分別連接于在用作開關的晶體管N1和不同的兩個電源電壓電平的端子之間的第1、第2總線保持電路17、18，就可進行電平變換，通過電路簡化來縮小芯片尺寸。
因為晶體管N1只是開關晶體管，所以只要是決定導通、截止的信號(此時為控制信號*OE)即可，不需要以前決定用于控制雙向邏輯電路方向性的方向信號IDR等的信號傳遞方向的端子，可削減雙向邏輯電路中的端子。
就總線保持電路17和18而言，其是為將經晶體管N1傳遞來的信號電平變?yōu)楦鞫俗拥碾娫措妷弘娖剿匦璧?，由于即使晶體管的尺寸(能力)小也無妨，所以對芯片的縮小化有效。
因為呈現在第1端子A、第2端子B各自上的信號電平確實變?yōu)楦麟娫措妷篤ccA、VccB，所以在連接于端子最近次極上的元件中不產生貫通電流，可降低功耗。
另外，圖1中說明了將N溝道晶體管N1適用為開關晶體管16，但本發(fā)明不限于此，也可將P溝道晶體管適用于開關晶體管。對于構成第1、第2總線保持電路17、18的反相器INV1、INV2、INV3、INV4而言，也可使用N溝道、P溝道晶體管來適當構成。
另外，在圖1中，第1、第2總線保持電路17、18分別將串聯連接的兩個反相器(invertor)并聯連接于開關晶體管16與第2端子B或第1端子A之間。
但是，如圖4所示實施形態(tài)2的信號電平變換器所示，也可由通過控制信號OE來切換的時鐘反相器INV1、INV3來分別構成第1總線保持電路17的反相器INV1與第2總線保持電路18的反相器3。
如實施形態(tài)2所示，當通過將反相器INV1、INV3變更為時鐘反相器，來使構成開關晶體管16的N溝道晶體管N1截止時，可去除反相器INV1、INV3分別驅動端子A和端子B的電流，可實現功耗的降低。此時，N溝道晶體管N1截止時，端子A和端子B為高阻抗HZ狀態(tài)。
另外，在圖4所示實施形態(tài)2中，反相器INV2和INV4即使在晶體管N1截止時也在第2端子B和第1端子A的總線信號變化時流過動作電流，功耗多，所以功耗降低不充分。
因此，如圖5所示的實施形態(tài)3所示，也可將反相器INV2和INV4分別變更為第1和第2與非電路NAND1和NAND2。這些第1及第2與非電路NAND1和NAND2各自的一側輸入連接于晶體管N1與端子B或A之間，向另一側輸入提供控制信號OE。
在如此構成的實施形態(tài)3的信號電平變換器中，當晶體管N1截止時，可完全固定第1和第2總線保持電路17、18，可實現功耗的進一步降低。
即，當晶體管N1由于控制信號OE而被截止時，因為第1和第3時鐘反相器INV1、INV3、與第1和第2與非電路NAND1、NAND2通過相同的控制信號OE而被截止，所以即使在向第1端子A和第2端子B的總線信號變化的情況下，也不會流過動作電流，可完全停止提供無用的消耗電流。
另外，上述實施形態(tài)1-3中，控制端子*OE都為第2電源電壓VccB系統3，但本發(fā)明不限于這種結構，也可如圖6-圖8所示實施形態(tài)4的信號電平變換器那樣構成。
本實施形態(tài)4也適用于與實施形態(tài)1一樣的雙向邏輯電路系統，但連接于第1、第2端子A、B上的第1、第2邏輯電路的詳細內部結構省略圖示，僅圖示關聯本發(fā)明的信號電平變換器。
根據實施形態(tài)4的信號電平變換器是向控制端子*OE提供第1電源電壓VccA的情況下的基本實施例。
控制電路19如圖6所示，由包含在第1電源電壓VccA系統2中的反相器構成。本實施形態(tài)4除控制電路19的電源電壓電平為VccA系統這點與實施形態(tài)1不同外，其它結構與實施形態(tài)1的信號電平變換器相同。
就動作而言，除控制端子*OE通過例如作為2.5V的VccA系統的電源電壓來控制開關晶體管16外，與實施形態(tài)1相同。
即，向構成開關晶體管16的N溝道晶體管N1的柵極直接施加VccA系統的電源電壓。此時，呈現在輸出端子A或B上的信號電壓為[VccA-VthN]，比實施形態(tài)1時還低，由總線保持電路抬升的量多，所以切換用的期間變長這么多。
例如，若設VccB＝3.3V、VccA＝2.5V、端子B為輸入、端子A為輸出時，因為向晶體管N1的柵極施加2.5V，所以僅[2.5-1.0＝1.5V]傳遞到端子A，就剩余的1.0V而言，必需由第2總線保持電路18來使之上升。
當圖7中示出此時的端子A的輸出信號電平的變遷時，呈現在端子A上的信號電平的兩個波形重合。
即，根據對端子B的3.3V電源電壓的輸入，從施加到作為開關晶體管16的N溝道晶體管N1的柵極上的2.5V中差動晶體管的消耗量1.0V后的1.5V經晶體管N1首先傳遞到端子A，接著，通過第1總線保持電路17從1.5V上升到2.5V，在端子A上呈現2.5V的電壓。
與此相反，在端子A為輸入、端子B為輸出的情況下，因為作為經晶體管N1傳遞的到端子B的輸出僅為1.5V，所以有必要由第1總線保持電路17使剩余的3.3V-1.5V＝1.8V上升，如圖8的特性圖所示，在使端子B上升到作為VccB系統的電壓的3.3V中，必需比向端子A的輸出情況更長的期間。
但是，通過設置第1和第2總線保持電路17、18，即使根據本實施形態(tài)4的信號電平變換器也可向另一側端子B或A提供本來的信號電平的輸出。
圖6中，第1總線保持電路17由與實施形態(tài)1一樣串聯連接的兩個反相器INV1和INV2構成，第2總線保持電路18也同樣由兩個反相器INV3和INV4構成。因為這些反相器的動作也與實施形態(tài)1一樣，所以省略重復說明。
另外，第1和第2總線保持電路17、18的結構與實施形態(tài)2和3對實施形態(tài)1的關系一樣，也可使用時鐘反相器或“與非”電路來代替反相器。下面，將這些實例作為實施形態(tài)5和6來說明。圖9中示出實施形態(tài)5，圖10中示出實施形態(tài)6。
圖9中，根據實施形態(tài)5的信號電平變換器與圖4中示出的實施形態(tài)2的信號電平變換器一樣，由時鐘反相器INV1與反相器INV2構成第1總線保持電路17，由時鐘反相器INV3與反相器INV4構成第2總線保持電路18。
實施形態(tài)5在第2總線保持電路18與控制電路19為第1電源電壓VccA系統2、開關晶體管16與第1總線保持電路17為第2電源電壓VccB系統3這點上與圖6所示實施形態(tài)4一樣。
圖10中，根據實施形態(tài)6的信號電平變換器與圖5中示出的實施形態(tài)3的信號電平變換器一樣，由時鐘反相器INV1和與非電路NAND1構成第1總線保持電路17，由時鐘反相器INV3和與非電路NAND2構成第2總線保持電路18。
實施形態(tài)6在第2總線保持電路18與控制電路19為第1電源電壓(VccA)系統2、開關晶體管16與第1總線保持電路17為第2電源電壓(VccB)系統3這點上與圖6所示實施形態(tài)4一樣。
這樣，也可通過上述圖6-圖8所示實施形態(tài)4、圖9所示實施形態(tài)5、圖10所示實施形態(tài)6來實現本發(fā)明的目的。
盡管如此，在這些實施形態(tài)中，為了使從控制電路19提供到開關晶體管16的柵極的第1電源電壓VccA系統的控制信號上升到第2電源電壓VccB，僅第1總線保持電路17中要花費較長時間。
因此，提議設置電平移動電路20來作為包含開關晶體管16和第1總線保持電路17的VccB系統的內部電路的實施形態(tài)7的信號電平為換器。圖11中示出根據實施形態(tài)7的信號電平變換器。
具體而言，在屬于第1電源電壓VccA系統的控制電路19與屬于第2電源電壓VccB的開關晶體管16的柵極之間插入VccB系統的電平移動電路20，將控制信號OE的信號電平從第1電源電壓(VccA)的電平變?yōu)榈?電源電壓(VccB)的電平。
簡單說明根據實施形態(tài)7的信號電平變換器的動作。
如實施形態(tài)7所示，在將控制電路19的輸出從第1電源電壓VccA電平變換到第2電源電壓VccB后提供給開關晶體管16的柵極的情況下，開關晶體管16以后的動作與用圖2和圖3說明的實施形態(tài)1的動作相同。
即，第2電源電壓VccB系統3的信號輸入第2端子B的情況下的動作如圖2所示，向第1端子A輸出第1電源電壓VccA系統2的電平信號。
另外，在向第1端子A輸入第1電源電壓(VccA)系統2的電平信號的情況下，如圖3所示，向第2端子B輸同第2電源電壓VccB系統3的電平信號。
在圖11所示實施形態(tài)7中，第1和第2總線保持電路17、18的結構不限于串聯連接的兩個反相器INV1與INV2、INV3與INV4的結構，也可是時鐘反相器與反相器的串聯連接結構或時鐘反相器和與非電路的串聯連接結構。
圖12所示實施形態(tài)8中第1總線保持電路17由時鐘反相器INV1與反相器INV2構成，第2總線保持電路18由時鐘反相器INV3與反相器INV4構成。其它結構與圖11所示實施形態(tài)7一樣。
圖13所示實施形態(tài)9中第1總線保持電路17由時鐘反相器INV1和與非電路NAND1構成，第2總線保持電路18由時鐘反相器INV3和與非電路NAND2構成。其它結構與圖11所示實施形態(tài)7一樣。
如上述說明的實施形態(tài)7-9所示，在VccB系統3中設置電平移動電路20的情況下，從控制電路19輸出的第1電源電壓VccA系統2的控制信號OE通過電平移動電路20移動到第2電源電壓VccB系統3的電平。
該電平移動在向作為開關晶體管16的晶體管N1的柵極施加3.3V、向第1端子A輸出信號的情況下，第2總線保持電路18使2.3V的電壓上升到2.5V。另外，在向端子B輸出信號的情況下，第1總線保持電路17使2.3V的電壓上升到3.3V。
換言之，由總線保持電路保持的信號電壓的電平量在設置電平移動電路20的情況下變少，由與實施形態(tài)1相同的電壓量上升的期間長度也與實施形態(tài)1的情況相同。因此，如上所述，有無電平移動電路20的差別僅在于總線保持電路上升電壓的量與上升所需時間的長度不同。
這樣，根據實施形態(tài)1-9的信號電平變換器特別在具有雙向信號輸入的情況下，不需要用于切換信號方向的方向控制信號。這意味著減少一個芯片化的集成電路中的輸入端子。因此，具有對在端子設置數量上有限制的芯片化集成電路元件實現結構簡化的好的效果。
說明以上實施形態(tài)1-9的信號電平變換器全部可雙向傳遞信號的情況。本發(fā)明不限于此，信號的傳遞方向也可是從第1端子A向第2端子B的方向或從第2端子B向第1端子A的方向等單向。
下面，用圖14-圖19所示實施形態(tài)10-15來說明單向傳遞信號的情況下的信號電平變換器。
圖14所示實施形態(tài)10的信號電平變換器中將端子A設為輸入端子，將端子B設為輸出端子。
經控制端子*OE提供第2電源電壓(VccB)系統3的信號，由控制電路19反轉為控制信號OE后，提供給開關晶體管16的柵極，晶體管N1變?yōu)閷顟B(tài)。此時，當向第1端子A輸入第1電源電壓VccA系統2的信號時，經晶體管N1傳遞信號，向第2端子B輸出第2電源電壓VccB系統3的電平信號。
因此，在開關晶體管16與第2電源電壓VccB的第2端子B之間設置一個第3總線保持電路25。第3總線保持電路25與(圖1)的第1總線保持電路17一樣，在開關晶體管16與端子B之間并聯連接串聯連接反相器INV1與INV2的串聯體。
第1電源電壓VccA系統的信號向第1端子A的輸入在晶體管16的第2端子B側、即第3總線保持電路25的輸入側變換為3.3V-1.0V＝2.3V。
這在晶體管16(N1)響應向端子*OE的GND電平的控制信號而導通時產生。該電壓2.3V由構成第3總線保持電路25的反相器INV2反轉后，輸出GND電平，反相器INV1輸出3.3V。
因此，就從2.3V到3.3V的剩余1.0V而言，反相器INV1提供電壓使之上升，向端子B輸出3.3V的信號。此時的動作與圖3一樣。
圖14所示實施形態(tài)10中，第3總線保持電路25由反相器INV1、INV2構成，但與上述實施形態(tài)一樣，也可由其它元件來構成第3總線保持電路25。
圖15所示實施形態(tài)11的信號電平變換器與實施形態(tài)2、5、8一樣，將串聯連接時鐘反相器INV1與反相器INV2的串聯體構成的第3總線保持電路25從端子B側并聯連接到晶體管16側。
圖16所示的實施形態(tài)12的信號電平變換器與實施形態(tài)3、6、9一樣，將串聯連接時鐘反相器INV1和與非電路NAND1的串聯體構成的第3總線保持電路25從端子B側并聯連接到晶體管16側。
以上實施形態(tài)10-12說明了從端子A側向端子B側提供單向信號的情況，但本發(fā)明不限于此，即使是從端子B側向端子A側提供單向信號的情況也可適用。
圖17所示實施形態(tài)13的信號電平變換器向第2端子B提供第2電源電壓VccB系統3的信號，向第1端子A輸出第1電源電壓VccA系統2的信號。在開關晶體管16與端子A之間插入將串聯連接反相器INV3與反相器INV4的串聯體并聯連接于晶體管16與第1端子A側之間的第4總線保持電路30。
簡單說明動作，設定成當控制端子*OE為第2電源電壓VccB電平時，晶體管16截止，當控制端子*OE為GND電平時，晶體管16導通，信號從第2端子B流向第1端子A。
當控制端子*OE為GND電平、晶體管16導通時，若向第2端子B提供第2電源電壓VccB系統的信號，則在晶體管16的端子A側呈現3.3V-1.0V＝2.3V的信號，通過該2.3V，第1總線保持電路30的反相器INV4反轉，輸出GND電平，反相器INV3輸出2.5V，由于如此動作，所以在第1端子A呈現上升到2.5V的信號。
根據上述實施形態(tài)13的信號電平變換器，說明將串聯連接反相器INV3、INV4的串聯體作為第4總線保持電路30來并聯連接于開關晶體管16與第1端子A之間，但本發(fā)明不限于此，與實施形態(tài)2、5、8、11一樣，也可由將第4總線保持電路30的結構替代為時鐘反相器和與非電路的結構來實施。
圖18所示實施形態(tài)14的信號電平變換器通過串聯連接時鐘反相器INV3與反相器INV4來構成第4總線保持電路30。通過這種結構，與可與實施形態(tài)13的信號電平變換器一樣動作，可實現一樣的作用效果。
另外，如圖19所示實施形態(tài)15的信號電平變換器那樣，也可由時鐘反相器INV3和與非電路NAND2來構成第4總線保持電路30。通過實施形態(tài)15也可實現與實施形態(tài)13和14的信號電平變換器一樣的動作，可實現同樣的作用效果。
另外，雖省略圖示說明，但即使是單向的信號電平變換器，也可將控制電路19作為第1電源電壓VccA系統2，向控制端子*OE提供第1電源電壓VccA2的控制信號。此時，如圖12所示的實施形態(tài)8的信號電平變換器那樣，也可在控制電路19與開關晶體管16的基極之間設置電平移動電路20。
如上詳細所示，根據本發(fā)明的信號電平變換器，在沿任一方向傳遞不同電源電壓電平的信號時，可由簡單的結構來實現電源電壓的電平變換，可實現組裝在集成電路芯片中時的芯片尺寸的縮小與控制的簡化，同時，可將輸出到各端子的電壓變?yōu)榭煽侩娖降碾妷骸?br> 權利要求
1.一種信號電平變換器，連接于第1端子與第2端子之間，第1端子連接于通過比規(guī)定的基準電壓高的第1電源電壓動作的第1邏輯電路上，第2端于連接于通過比所述第1電源電壓高的第2電源電壓動作的第2邏輯電路上，可在兩端子間傳遞雙向信號，其特征在于具備開關晶體管，通過提供給柵極的控制信號，在所述第1端子與所述第2端子之間形成電流路徑；第1總線保持電路，在所述第1端子為輸入端子、所述第2端子為輸出端子的情況下，設置在所述開關晶體管與所述第2端子之間，將經該開關晶體管傳遞來的信號的電壓電平設為所述第2端子的電壓電平；和第2總線保持電路，在所述第2端子為輸入端子、所述第1端子為輸出端子的情況下，設置在所述開關晶體管與所述第1端子之間，將經該開關晶體管傳遞來的信號的電壓電平設為所述第1端子的電壓電平。
2.根據權利要求1所述的信號電平變換器，其特征在于還具備控制端子；和控制電路，設置在該控制端子與所述柵極之間，以所述第2電源電壓動作，輸出控制信號，所述開關晶體管的所述柵極由所述控制信號來控制。
3.根據權利要求1所述的信號電平變換器，其特征在于還具備控制端子；和控制電路，設置在該控制端子與所述柵極之間，以所述第1電源電壓動作，輸出控制信號，所述開關晶體管的所述柵極由所述控制信號來控制。
4.根據權利要求3所述的信號電平變換器，其特征在于在所述控制電路與所述柵極之間設置將所述控制信號的電平從第1電源電壓變?yōu)榈?電源電壓的電平移動電路。
5.根據權利要求1所述的信號電平變換器，其特征在于所述第1總線保持電路是并聯連接于所述開關晶體管與所述第2端子之間的第1反相器與第2反相器的串聯連接體，同時，所述第2總線保持電路是并聯連接于所述開關晶體管與所述第1端子之間的第3反相器與第4反相器的串聯連接體。
6.根據權利要求1所述的信號電平變換器，其特征在于所述第1總線保持電路是并聯連接于所述開關晶體管與所述第2端子之間的第1時鐘反相器與第2反相器的串聯連接體，同時，所述第2總線保持電路是并聯連接于所述開關晶體管與所述第1端子之間的第2時鐘反相器與第4反相器的串聯連接體。
7.根據權利要求1所述的信號電平變換器，其特征在于所述第1總線保持電路是并聯連接于所述開關晶體管與所述第2端子之間的第1時鐘反相器與第1與非電路的串聯連接體，同時，所述第2總線保持電路是并聯連接于所述開關晶體管與所述第1端子之間的第2時鐘反相器與第2與非電路的串聯連接體。
8.根據權利要求1所述的信號電平變換器，其特征在于所述開關晶體管是N溝道晶體管。
9.根據權利要求1所述的信號電平變換器，其特征在于所述開關晶體管是P溝道晶體管。
10.一種信號電平變換器，連接于第1端子與第2端子之間，第1端子連接于通過比規(guī)定的基準電壓高的第1電源電壓動作的第1邏輯電路上，第2端子連接于通過比所述第1電源電壓高的第2電源電壓動作的第2邏輯電路上，可在兩端子間傳遞雙向信號，其特征在于具備開關晶體管，通過提供給柵極的控制信號，在所述第1端子與所述第2端子之間形成電流路徑；第1總線保持電路，由并聯連接于所述開關晶體管與所述第2端子之間、由所述第2電源電壓驅動的第1反相器與第2反相器的串聯連接體構成；和第2總線保持電路，由并聯連接于所述開關晶體管與所述第1端子之間、由所述第1電源電壓驅動的第3反相器與第4反相器的串聯連接體構成。
11.根據權利要求10所述的信號電平變換器，其特征在于還具備控制端子；和控制電路，設置在該控制端子與所述柵極之間，以所述第2電源電壓動作，輸出控制信號，所述開關晶體管的所述柵極由所述控制信號來控制。
12.根據權利要求10所述的信號電平變換器，其特征在于還具備控制端子；和控制電路，設置在該控制端子與所述柵極之間，以所述第1電源電壓動作，輸出控制信號，所述開關晶體管的所述柵極由所述控制信號來控制。
13.根據權利要求12所述的信號電平變換器，其特征在于在所述控制電路與所述柵極之間設置將所述控制信號的電平從第1電源電壓變?yōu)榈?電源電壓的電平移動電路。
14.根據權利要求10所述的信號電平變換器，其特征在于所述開關晶體管是N溝道晶體管。
15.根據權利要求10所述的信號電平變換器，其特征在于所述開關晶體管是P溝道晶體管。
16.一種信號電平變換器，連接于第1端子與第2端子之間，第1端子連接于通過比規(guī)定的基準電壓高的第1電源電壓動作的第1邏輯電路上，第2端子連接于通過比所述第1電源電壓高的第2電源電壓動作的第2邏輯電路上，可在兩端子間傳遞雙向信號，其特征在于具備開關晶體管，通過提供給柵極的控制信號，在所述第1端子與所述第2端子之間形成電流路徑；第1總線保持電路，由并聯連接于所述開關晶體管與輸入輸出所述第2電源電壓的所述第2端子之間的第1時鐘反相器與第2反相器的串聯連接體構成；和第2總線保持電路，由并聯連接于所述開關晶體管與輸入輸出所述第1電源電壓的所述第1端子之間的第2時鐘反相器與第4反相器的串聯連接體構成。
17.根據權利要求16所述的信號電平變換器，其特征在于還具備控制端子；和控制電路，設置在該控制端子與所述柵極之間，以所述第2電源電壓動作，輸出控制信號，所述開關晶體管的所述柵極由所述控制信號來控制。
18.根據權利要求16所述的信號電平變換器，其特征在于還具備向所述柵極輸入第1電源電壓的控制信號的控制端子；和控制電路，設置在該控制端子與所述柵極之間，以所述第1電源電壓動作，所述開關晶體管通過所述第1電源電壓來動作。
19.根據權利要求18所述的信號電平變換器，其特征在于在所述控制電路與所述柵極之間設置將所述控制信號的電平從第1電源電壓變?yōu)榈?電源電壓的電平移動電路。
20.根據權利要求16所述的信號電平變換器，其特征在于所述開關晶體管是N溝道晶體管。
21.根據權利要求16所述的信號電平變換器，其特征在于所述開關晶體管是P溝道晶體管。
22.一種信號電平變換器，連接于第1端子與第2端子之間，第1端子連接于通過比規(guī)定的基準電壓高的第1電源電壓動作的第1邏輯電路上，第2端子連接于通過比所述第1電源電壓高的第2電源電壓動作的第2邏輯電路上，可在兩端子間傳遞雙向信號，其特征在于具備開關晶體管，通過提供給柵極的控制信號，在所述第1端子與所述第2端子之間形成電流路徑；第1總線保持電路，由并聯連接于所述開關晶體管與所述第2端子之間、以所述第2電源電壓驅動的第1時鐘反相器與第1與非電路的串聯連接體構成；和第2總線保持電路，由并聯連接于所述開關晶體管與所述第1端子之間、以所述第1電源電壓驅動的第2時鐘反相器與第2與非電路的串聯連接體構成。
23.根據權利要求22所述的信號電平變換器，其特征在于還具備控制端子；和控制電路，設置在該控制端子與所述柵極之間，以所述第2電源電壓動作，輸出控制信號，所述開關晶體管的所述柵極由所述控制信號來控制。
24.根據權利要求22所述的信號電平變換器，其特征在于還具備控制端子；和控制電路，設置在該控制端子與所述柵極之間，以所述第1電源電壓動作，輸出控制信號，所述開關晶體管的所述柵極由所述控制信號來控制。
25.根據權利要求24所述的信號電平變換器，其特征在于在所述控制電路與所述柵極之間設置將所述控制信號的電平從第1電源電壓變?yōu)榈?電源電壓的電平移動電路。
26.根據權利要求22所述的信號電平變換器，其特征在于所述開關晶體管是N溝道晶體管。
27.根據權利要求22所述的信號電平變換器，其特征在于所述開關晶體管是P溝道晶體管。
28.一種信號電平變換器，連接于第1端子與第2端子之間，第1端子連接于通過比規(guī)定的基準電壓高的第1電源電壓動作的第1邏輯電路上，第2端子連接于通過比所述第1電源電壓高的第2電源電壓動作的第2邏輯電路上，變換輸入到任一端子的單向信號的電平，其特征在于具備開關晶體管，通過提供給柵極的控制信號，在所述第1端子與所述第2端子之間形成電流路徑；和總線保持電路，當所述第1和第2端子中一個為輸入端子時，設置在作為輸出端子的另一個端子與所述開關晶體管之間，將經該開關晶體管傳遞來的信號的電壓電平設為所述另一個端子的電壓電平。
29.根據權利要求28所述的信號電平變換器，其特征在于所述總線保持電路在所述第1端子是輸入端子、所述第2端子是輸出端子時，具備設置在這開關晶體管與所述第2端子之間、將經該開關晶體管傳遞來的第1電源電壓的信號電平變?yōu)榈?電源電壓的總線保持電路。
30.根據權利要求29所述的信號電平變換器，其特征在于所述總線保持電路是并聯連接于所述開關晶體管與所述第2端子之間的第1反相器與第2反相器的串聯連接體。
31.根據權利要求29所述的信號電平變換器，其特征在于所述總線保持電路是并聯連接于所述開關晶體管與所述第2端子之間的第1時鐘反相器與第2反相器的串聯連接體。
32.根據權利要求29所述的信號電平變換器，其特征在于所述總線保持電路是并聯連接于所述開關晶體管與所述第2端子之間的第1時鐘反相器與第1與非電路的串聯連接體。
33.根據權利要求28所述的信號電平變換器，其特征在于所述總線保持電路在所述第2端子是輸入端子、所述第1端子是輸出端子時，設置在這開關晶體管與所述第1端子之間，將經該開關晶體管傳遞來的信號電平從第2電源電壓變?yōu)榈?電源電壓。
34.根據權利要求33所述的信號電平變換器，其特征在于所述總線保持電路是并聯連接于所述開關晶體管與所述第1端子之間的第1反相器與第2反相器的串聯連接體。
35.根據權利要求33所述的信號電平變換器，其特征在于所述總線保持電路是并聯連接于所述開關晶體管與所述第1端子之間的第1時鐘反相器與第2反相器的串聯連接體。
36.根據權利要求33所述的信號電平變換器，其特征在于所述總線保持電路是并聯連接于所述開關晶體管與所述第1端子之間的第1時鐘反相器與第1與非電路的串聯連接體。
37.根據權利要求28所述的信號電平變換器，其特征在于還具備控制端子；控制電路，設置在所述控制端子與所述開關晶體管的所述柵極之間，通過第1電源電壓動作，輸出控制所述開關晶體管的柵極的控制信號；和電平移動電路，設置在所述控制電路與所述開關晶體管之間，將所述控制信號的電平從第1電源電壓變換為第2電源電壓。
38.根據權利要求28所述的信號電平變換器，其特征在于所述開關晶體管是N溝道晶體管。
39.根據權利要求28所述的信號電平變換器，其特征在于所述開關晶體管是P溝道晶體管。
40.一種信號電平變換器，連接于第1端子與第2端子之間，第1端子連接于通過比規(guī)定的基準電壓高的第1電源電壓動作的第1邏輯電路上，第2端子連接于通過比所述第1電源電壓高的第2電源電壓動作的第2邏輯電路上，變換輸入到任一端子的單向信號的電平，其特征在于具備開關晶體管，通過提供給柵極的控制信號，在所述第1端子與所述第2端子之間形成電流路徑；和總線保持電路，由當所述第1和第2端子中的一個為輸入端子時，并聯連接于作為輸出端子的另一個端子與所述開關晶體管之間的第1反相器與第2反相器的串聯連接體構成。
41.根據權利要求40所述的信號電平變換器，其特征在于還具備控制端子；控制電路，設置在所述控制端子與所述開關晶體管的所述柵極之間，通過所述第1電源電壓動作，輸出控制所述開關晶體管的柵極的控制信號；和電平移動電路，設置在所述控制電路與所述開關晶體管之間，將所述控制信號的電平從第1電源電壓變換為第2電源電壓。
42.根據權利要求40所述的信號電平變換器，其特征在于所述開關晶體管是N溝道晶體管。
43.根據權利要求40所述的信號電平變換器，其特征在于所述開關晶體管是P溝道晶體管。
44.一種信號電平變換器，連接于第1端子與第2端子之間，第1端子連接于通過比規(guī)定的基準電壓高的第1電源電壓動作的第1邏輯電路上，第2端子連接于通過比所述第1電源電壓高的第2電源電壓動作的第2邏輯電路上，變換輸入到任一端子的單向信號的電平，其特征在于具備開關晶體管，通過提供給柵極的控制信號，在所述第1端子與所述第2端子之間形成電流路徑；和總線保持電路，由當所述第1和第2端子中的一個為輸入端子時，并聯連接于作為輸出端子的另一個端子與所述開關晶體管之間的第1時鐘反相器與第2反相器的串聯連接體構成。
45.根據權利要求44所述的信號電平變換器，其特征在于還具備控制端子；控制電路，設置在所述控制端子與所述開關晶體管的所述柵極之間，通過所述第1電源電壓動作，輸出控制所述開關晶體管的柵極的控制信號；和電平移動電路，設置在所述控制電路與所述開關晶體管之間，將所述控制信號的電平從第1電源電壓變換為第2電源電壓。
46.根據權利要求44所述的信號電平變換器，其特征在于所述開關晶體管是N溝道晶體管。
47.根據權利要求44所述的信號電平變換器，其特征在于所述開關晶體管是P溝道晶體管。
48.一種信號電平變換器，連接于第1端子與第2端子之間，第1端子連接于通過比規(guī)定的基準電壓高的第1電源電壓動作的第1邏輯電路上，第2端子連接于通過比所述第1電源電壓高的第2電源電壓動作的第2邏輯電路上，變換輸入到任一端子的單向信號的電平，其特征在于具備開關晶體管，通過提供給柵極的控制信號，在所述第1端子與所述第2端子之間形成電流路徑；和總線保持電路，由當所述第1和第2端子中的一個為輸入端子時，并聯連接于作為輸出端子的另一個端子與所述開關晶體管之間的第1時鐘反相器與第2與非電路的串聯連接體構成。
49.根據權利要求48所述的信號電平變換器，其特征在于還具備控制端子；控制電路，設置在所述控制端子與所述開關晶體管的所述柵極之間，通過所述第1電源電壓動作，輸出控制所述開關晶體管的柵極的控制信號；和電平移動電路，設置在所述控制電路與所述開關晶體管之間，將所述控制信號的電平從第1電源電壓變換為第2電源電壓。
50.根據權利要求48所述的信號電平變換器，其特征在于所述開關晶體管是N溝道晶體管。
51.根據權利要求48所述的信號電平變換器，其特征在于所述開關晶體管是P溝道晶體管。
全文摘要
本發(fā)明提供一種在實現芯片尺寸縮小與控制簡化的同時，可準確設定輸出到各端子的電壓的信號電平變換器。信號電平變換器連接于第1端子與第2端子之間，第1端子連接于在比基準電壓高的第1電源電壓動作的第1邏輯電路上，第2端子連接于在比第1電源電壓高的第2電源電壓動作的第2邏輯電路上。具備開關晶體管，通過提供給柵極的控制信號，在第1端子與第2端子之間形成電流路徑；和總線保持電路，在第1和第2的一個端子為輸入端子時，將經該晶體管傳遞來的信號電平變?yōu)樗隽硪欢俗拥男盘栯娖?。在雙向信號傳遞的情況下，在開關晶體管與輸出側的端子之間設置第1、第2總線保持電路，在單向的情況下，在與輸出端子之間設置一個總線保持電路。
文檔編號H03K19/0185GK1521949SQ200410005009
公開日2004年8月18日 申請日期2004年2月12日 優(yōu)先權日2003年2月12日
發(fā)明者瀧場明, 藤井亨, 重弘哲世, 世 申請人:株式會社東芝