專利名稱：噪聲消除電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種噪聲消除電路，用于消除進(jìn)入時鐘輸入端子等的噪聲，而與產(chǎn)生時的變化無關(guān)。
背景技術(shù)：
圖6是示出在現(xiàn)有技術(shù)中使用RC濾波器的噪聲消除電路的配置實例的電路圖。在圖6中，參考符號1到4是反相器，R1是電阻器，以及C1是電容器。現(xiàn)在，當(dāng)將圖7A所示的包括噪聲NZ的信號IN輸入到輸入端子時，在電阻器R1和電容器C1之間的連接點處的信號ND2如圖7B所示，而反相器2的輸出信號ND3和反相器4的輸出信號OUT分別如圖7C和7D所示。從該圖中可以看出，如果噪聲NZ的寬度超過預(yù)定值，這樣的噪聲不能夠由RC濾波器吸收，并且噪聲會出現(xiàn)在輸出信號OUT上。這可以通過將反相器2構(gòu)造為施密特電路(Schmidt circuit)來改善。
圖8A到8D是當(dāng)使用施密特電路時的工作波形圖。響應(yīng)圖8A所示的包含噪聲NZ的輸入信號IN，RC濾波器的輸出信號ND2如圖8B到8D中的細(xì)線所示，并且響應(yīng)施密特電路的閾值電平VIL、VIH，輸出信號OUT如相同附圖中的粗線所示。換句話說，如果閾值電平VIL較低，則如圖8B所示，輸出信號OUT稍后升高，而與噪聲NZ無關(guān)。如果閾值電平VIL、VIH高于圖8B所示的情況，則如圖8C所示，當(dāng)信號ND2與閾值電平VIL交叉時，輸出信號OUT升高。按照這種方式，如果使用施密特電路，可以通過施密特電路來抑制噪聲的影響。然而，如果閾值電平VIL相當(dāng)高而閾值電平VIH較低，則如圖8D所示，可能會使響應(yīng)噪聲NZ的噪聲出現(xiàn)在輸出信號OUT。
專利文獻(xiàn)1公開了一種電路，在這種電路中，由內(nèi)部電路而非外部電路來實現(xiàn)磁滯輸入電路，并且通過該磁滯輸入電路來消除噪聲。然而，盡管將磁滯特性提供給該輸入電路，但是在某些情況下，依據(jù)噪聲的類型，不能夠消除噪聲。在專利文獻(xiàn)2所公開的電路中，將磁滯特性提供給輸入電路，并且還通過將正反饋從輸出端施加到輸入端，將延遲特性提供給反饋環(huán)。然而，該電路能夠消除窄噪聲，但是這樣的電路的缺點在于該電路不能夠消除其寬度超過預(yù)定值的噪聲。
專利文獻(xiàn)3公開了其中由具有磁滯特性的施密特電路來構(gòu)造輸入級的噪聲消除電路。然而，該電路的缺點在于當(dāng)輸入信號不具有超過預(yù)定值的寬度時，該電路不工作。
專利文獻(xiàn)1JP-B-3-30323專利文獻(xiàn)2JP-A-59-172826專利文獻(xiàn)3JP-B-1-29094發(fā)明內(nèi)容考慮到上述情況，已經(jīng)提出了本發(fā)明，本發(fā)明的目的是提供一種噪聲消除電路，所述噪聲消除電路在噪聲寬度較寬和噪聲寬度較窄這兩種情況下都能夠消除噪聲而不會失敗，并且當(dāng)輸入信號的脈沖寬度較窄時能夠保證進(jìn)行工作。
為了解決上述目的，本發(fā)明的特征在于具有以下配置(1)一種噪聲消除電路，包括低通濾波器，用于消除輸入信號中包含的高頻分量；放大單元，響應(yīng)低通濾波器的大于或者小于閾值電平的輸出，輸出處于高或低電平的信號；脈沖產(chǎn)生電路，在放大單元的輸出電平改變的時刻輸出脈沖信號；以及拉入電路(Pull-in circuit)，用于接收從脈沖產(chǎn)生電路輸出的脈沖信號，并且將低通濾波器的輸出強(qiáng)制地拉到高電平或者低電平。
(2)根據(jù)(1)所述的噪聲消除電路，其中拉入電路包括插入在低通濾波器的輸出和高電平端子之間的第一晶體管，和插入在低通濾波器的輸出和低電平端子之間的第二晶體管，以及脈沖產(chǎn)生電路的輸出被提供給第一和第二晶體管的控制端子。
(3)根據(jù)(1)或者(2)所述的噪聲消除電路，其中，所述脈沖產(chǎn)生電路包括延遲電路，用于延遲放大單元的輸出；反相電路，用于對放大單元的輸出進(jìn)行反相；“與”電路，用于計算延遲電路和反相電路之間的邏輯積；以及“或”電路，用于計算延遲電路和反相電路之間的邏輯和。
(4)根據(jù)(1)到(3)中任一個所述的噪聲消除電路，其中，所述放大單元包括施密特電路。


圖1是示出依據(jù)本發(fā)明的實施例的噪聲消除電路的配置的方框圖。
圖2A到2E是解釋該實施例的操作的波形圖。
圖3是示出圖1所示的實施例的特定實例的電路圖。
圖4A到4H是解釋該實例的操作的波形圖。
圖5是示出在該實例中的延遲電路的另一配置實例的電路圖。
圖6是示出在現(xiàn)有技術(shù)中的噪聲消除電路的配置實例的電路圖。
圖7A到7D是解釋圖6所示的電路的操作的波形圖。
圖8A到8D是解釋當(dāng)在圖6所示的電路中反相器2由施密特電路構(gòu)成時的操作的波形圖。
具體實施例方式
下面將參考附圖來解釋本發(fā)明的實施例。圖1是示出依據(jù)本發(fā)明的實施例的噪聲消除電路的配置的方框圖。在圖1中，11是向其輸入輸入信號IN的輸入端子，12是用于對輸入信號IN進(jìn)行反相以便輸出的反相器，以及13是用于消除反相器12的輸出的高頻分量的低通濾波器。將該低通濾波器13的輸出提供給P溝道FET(場效應(yīng)晶體管)14的漏極、N溝道FET 15的漏極以及反相器16的輸入端之間的連接點。FET 14的源極與電源電壓連接，而將FET 15的源極接地。將反相器16的輸出提供給單觸發(fā)脈沖產(chǎn)生電路(one-shot pulse generating circuit)17的輸入端，并且提供給輸出端子18。單觸發(fā)脈沖產(chǎn)生電路17響應(yīng)反相器16的輸出信號(即，輸出端子18的信號OUT)的前沿產(chǎn)生具有預(yù)定寬度的“H”電平脈沖信號NACC，并且將其輸出到FET 15的柵極。單觸發(fā)脈沖產(chǎn)生電路17響應(yīng)反相器16的輸出信號的后沿產(chǎn)生具有預(yù)定寬度的“L”電平脈沖信號PACC，并且將其輸出到FET 14的柵極。
接下來將參考圖2所示的時序圖來解釋上述電路的操作。
在輸入端子11的輸入信號IN上升到“H”電平時，如圖2A所示，反相器12的輸出下降，因此，低通濾波器13的輸出ND2逐漸下降，如圖2B所示。然后，當(dāng)?shù)屯V波器13的輸出ND2下降到反相器16的反相電平時，反相器16的輸出，即輸出端子18的輸出信號OUT上升為“H”電平，如圖2C所示。當(dāng)信號OUT上升為“H”電平時，將從單觸發(fā)脈沖產(chǎn)生電路17輸出的“H”電平脈沖信號NACC(圖2E)提供給FET 15的柵極。結(jié)果，F(xiàn)ET 15導(dǎo)通，因而，低通濾波器13的輸出信號ND2被強(qiáng)制下拉到“L”電平(地電平)。此時，信號PACC(圖2D)處于“H”電平，并且FET 14處于截止?fàn)顟B(tài)。在預(yù)定的時間之后信號NACC返回到“L”電平。因此，F(xiàn)ET 15截止，而信號ND2的“L”電平狀態(tài)仍然繼續(xù)。
在上述操作期間，即使圖2A所示的噪聲NZ包含在了輸入信號IN中，該噪聲NZ也由脈沖信號NACC所吸收，因此，在輸出信號OUT中決不會產(chǎn)生噪聲。
然后，當(dāng)輸入信號IN下降時，低通濾波器13的輸出ND2逐漸上升。然后，當(dāng)此輸出ND2上升到反相器16的反相電平時，反相器16的輸出信號OUT下降到“L”電平，如圖2C所示。此后，當(dāng)此信號OUT下降時，從單觸發(fā)脈沖產(chǎn)生電路17中輸出“L”電平脈沖信號PACC(圖2D)，并將其提供給FET 14的柵極。因而，F(xiàn)ET 14導(dǎo)通，并且低通濾波器13的輸出信號ND2被強(qiáng)制上拉到“H”電平。
接下來將參考圖3來解釋上述實施例的特定實例。在圖3中，將相同的參考符號賦予與圖1中的各部分相同的部分。
在圖3所示的實例中，圖1中的低通濾波器13由電阻器R1和電容器C1組成，反相器21、22插入在反相器16和輸出端子18之間，以及單觸發(fā)脈沖產(chǎn)生電路17由反相器24到26、電阻器R2、電容器C2、“與非”門27和低電平有效“與”門28組成。在這種情況下，反相器24對反相器16的輸出信號ND3進(jìn)行反相，并且將反相后的信號提供給由電阻器R2和電容器C2組成的延遲電路。將該延遲電路的輸出通過反相器26，分別提供給“與非”門27和低電平有效“與”門28的第一輸入端子。
以上所提到的反相器24、電阻器R2、電容器C2和反相器26構(gòu)成延遲電路。信號ND3延遲了由電阻器R2和電容器C2所確定的預(yù)定時間，然后將其分別提供給“與非”門27和低電平有效“與”門28的第一輸入端子，作為信號ND3D。反相器25對信號ND3進(jìn)行反相，并且將反相后的信號分別提供給“與非”門27和低電平有效“與”門28的第二輸入端子。將“與非”門27的輸出和低電平有效“與”門28的輸出分別提供給FET 14和15的柵極，作為脈沖信號PACC和NACC。
下面將參考圖4所示的時序圖來解釋上述電路的操作。
當(dāng)輸入端子11的輸入信號IN上升到“H”電平時，如圖4A所示，低通濾波器13的輸出ND2逐漸下降，如圖4B所示。然后，當(dāng)?shù)屯V波器13的輸出ND2下降到反相器16的反相電平時，反相器16的輸出信號ND3上升到“H”電平，如圖4C所示。然后，當(dāng)信號ND3上升到“H”電平時，反相器25的輸出信號ND3N下降(圖4D)。在將這樣的信號從信號ND3的前沿開始延遲預(yù)定時間之后，反相器26的信號ND3D上升(圖4E)。
在信號ND3N下降之后但是在信號ND3D上升之前，低電平有效“與”門28的輸出信號NACC(圖4F)上升到“H”電平，然后，當(dāng)信號ND3D上升時，輸出信號NACC返回到“L”電平。換句話說，在信號ND3上升的同時，脈沖信號NACC從單觸發(fā)脈沖產(chǎn)生電路17中輸出，然后被提供給FET 15的柵極。因此，F(xiàn)ET 15導(dǎo)通，從而將低通濾波器13的輸出信號ND2強(qiáng)制下拉到“L”電平(地電平)側(cè)。
在上述操作期間，即使圖4A所示的噪聲NZ包含在了輸入信號IN中，該噪聲NZ也被脈沖信號NACC所吸收，因而在輸出信號OUT中決不會產(chǎn)生噪聲(圖4H)。此外，即使稍后產(chǎn)生噪聲NZ1，該噪聲也會被低通濾波器13吸收，因而在輸出信號OUT中不會產(chǎn)生噪聲。
然后，當(dāng)輸入信號IN下降時，低通濾波器13的輸出ND2逐漸上升。之后，當(dāng)輸出ND2上升到反相器16的反相電平時，反相器16的輸出信號ND3下降到“L”電平，如圖4C所示。此后，當(dāng)信號ND3下降時，反相器25的輸出信號ND3N上升(圖4D)。在將該信號從信號ND3的后沿開始延遲預(yù)定時間之后，反相器26的輸出信號ND3D下降(圖4E)。
在信號ND3N上升之后但是在信號ND3D下降之前，“與非”門27的輸出信號PACC(圖4G)下降到“L”電平，然后當(dāng)信號ND3D下降時，信號PACC返回到“H”電平。換句話說，在信號ND3下降的同時，脈沖信號PACC從單觸發(fā)脈沖產(chǎn)生電路17中輸出，然后被提供給FET 14的柵極。因此，F(xiàn)ET 14導(dǎo)通，從而低通濾波器13的輸出信號ND2被強(qiáng)制上拉到“H”電平側(cè)。
在這種情況下，在上述實例中，延遲電路由反相器24、電阻器R2、電容器C2和反相器26構(gòu)成。如圖5所示，延遲電路可以由反相器31到34的串聯(lián)電路構(gòu)成，可以構(gòu)造該串聯(lián)電路來替代此電路。
在上述實例中，可以采用雙極型晶體管來替代FET 14、15。
在圖1和圖3的電路中，可以采用公知的施密特電路來替代反相器16。在這種情況下，改善了電路配置，以致于即使施加了更大的噪聲以及使ND2的幅度改變更大，也不會將噪聲傳送到ND3。
如上所述，依據(jù)本發(fā)明，在噪聲寬度較寬和噪聲寬度較窄這兩種情況下，都可以消除噪聲而不會失敗。例如，相對于周期為40微秒的時鐘脈沖，可以消除具有非常窄的寬度例如5納秒的噪聲。根據(jù)本發(fā)明，其實現(xiàn)的優(yōu)點在于當(dāng)輸入信號脈沖寬度較窄時，該噪聲消除電路可以保證進(jìn)行工作。
權(quán)利要求
1.一種噪聲消除電路，包括低通濾波器，用于消除輸入信號中包含的高頻分量；放大單元，響應(yīng)低通濾波器的大于或者小于閾值電平的輸出，輸出處于高或低電平的信號；脈沖產(chǎn)生電路，在放大單元的輸出電平改變的時刻輸出脈沖信號；以及拉入電路，用于接收從脈沖產(chǎn)生電路輸出的脈沖信號，并且將低通濾波器的輸出強(qiáng)制地拉到高電平或者低電平。
2.根據(jù)權(quán)利要求1所述的噪聲消除電路，其特征在于拉入電路包括插入在低通濾波器的輸出和高電平端子之間的第一晶體管，和插入在低通濾波器的輸出和低電平端子之間的第二晶體管，以及脈沖產(chǎn)生電路的輸出被提供給第一和第二晶體管的控制端子。
3.根據(jù)權(quán)利要求1或者2所述的噪聲消除電路，其特征在于，所述脈沖產(chǎn)生電路包括延遲電路，用于延遲放大單元的輸出；反相電路，用于對放大單元的輸出進(jìn)行反相；“與”電路，用于計算延遲電路和反相電路之間的邏輯積；以及“或”電路，用于計算延遲電路和反相電路之間的邏輯和。
4.根據(jù)權(quán)利要求1到3中任一個所述的噪聲消除電路，其特征在于，所述放大單元包括施密特電路。
全文摘要
一種噪聲消除電路，其中低通濾波器消除輸入信號中包含的高頻分量。反相器響應(yīng)低通濾波器的大于或者小于閾值電平的輸出，輸出處于高或低電平的信號。單觸發(fā)脈沖產(chǎn)生電路在放大單元的輸出電平改變的時刻輸出脈沖信號。FET接收從單觸發(fā)脈沖產(chǎn)生電路輸出的脈沖信號，并且將低通濾波器的輸出強(qiáng)制地拉到高電平或者低電平。依據(jù)該拉入操作，可以防止在輸出端子產(chǎn)生噪聲。
文檔編號H03K5/00GK1523758SQ20041000526
公開日2004年8月25日 申請日期2004年2月17日 優(yōu)先權(quán)日2003年2月17日
發(fā)明者關(guān)本康彥 申請人:雅馬哈株式會社