專利名稱：鎖相環(huán)路電路和使用方法
技術(shù)領(lǐng)域：
本發(fā)明要求2003年2月25日提交的韓國(guó)專利申請(qǐng)No.11685/2003的優(yōu)先權(quán)，其主題結(jié)合在此作為參考。
背景技術(shù)：
發(fā)明領(lǐng)域本發(fā)明涉及通信系統(tǒng)的同步裝置。本發(fā)明尤其涉及鎖相環(huán)路(PLL)電路。
相關(guān)技術(shù)背景PLL電路是用于產(chǎn)生通信或各種信號(hào)傳輸所需的頻率的信號(hào)的復(fù)合電路。PLL電路可以以穩(wěn)定的頻率鎖定所產(chǎn)生的信號(hào)。
PLL電路可以用于數(shù)字領(lǐng)域以及模擬電子電路系統(tǒng)中。例如，PLL電路可以用作各種無線電發(fā)送器/接收器的頻率合成器或頻率振蕩源。
現(xiàn)在將參考

圖1和2描述PLL電路。圖1是示出根據(jù)實(shí)例排列的PLL電路的結(jié)構(gòu)。其它排列也是可以的。如圖所示，PLL電路可以包括頻率發(fā)生器10、第一分頻器20、相位檢測(cè)器30、環(huán)路濾波器40、電壓控制振蕩器50、第二分頻器60。頻率發(fā)生器10可以用來產(chǎn)生基準(zhǔn)頻率的信號(hào)。第一分頻器20可以產(chǎn)生具有關(guān)于基準(zhǔn)頻率的預(yù)定的定比(constant ratio)(1/R)的頻率(即基準(zhǔn)頻率)信號(hào)。相位檢測(cè)器30可以比較基準(zhǔn)頻率的信號(hào)的相位和從第二分頻器60反饋的信號(hào)的相位并輸出與這兩個(gè)信號(hào)的相位差成比例的電壓的信號(hào)(以下稱作“控制電壓或轉(zhuǎn)變電壓”)。環(huán)路濾波器40可以消除相位檢測(cè)器30的輸出信號(hào)中包含的諧波分量。電壓控制的振蕩器(VCO)50可以通過環(huán)路濾波器40接收相位檢測(cè)器30的輸出信號(hào)，并根據(jù)輸入信號(hào)的電壓輸出頻率信號(hào)(即Fout)。第二分頻器60通過參考VCO50的輸出信號(hào)(Fout信號(hào))可以產(chǎn)生頻率信號(hào)，該信號(hào)具有關(guān)于輸出信號(hào)(即Fout信號(hào))頻率的預(yù)定的定比(1/N)。第二分頻器60可以將所產(chǎn)生的信號(hào)應(yīng)用到相位檢測(cè)器30。
現(xiàn)在將描述PLL電路的鎖相循環(huán)(looping)。首先，頻率發(fā)生器10產(chǎn)生基準(zhǔn)頻率信號(hào)并將該信號(hào)應(yīng)用到第一分頻器20。第一分頻器20產(chǎn)生具有關(guān)于基準(zhǔn)頻率的預(yù)定的定比(1/R)的頻率信號(hào)(即基準(zhǔn)頻率)，并將所產(chǎn)生的信號(hào)應(yīng)用到相位檢測(cè)器30。
相位檢測(cè)器30將基準(zhǔn)信號(hào)的相位和從第二分頻器60輸入的信號(hào)的相位進(jìn)行比較，并輸出與這兩個(gè)信號(hào)的相位差成比例的控制電壓信號(hào)。環(huán)路濾波器40可以消除控制電壓信號(hào)中包含的諧波分量，隨后將該信號(hào)應(yīng)用到VCO50。環(huán)路濾波器40可以具有低通濾波器結(jié)構(gòu)，并濾除循環(huán)期間產(chǎn)生的雜頻率。
在將控制電壓信號(hào)應(yīng)用到VCO50時(shí)，VCO50可以根據(jù)應(yīng)用信號(hào)的電壓產(chǎn)生具有頻率的信號(hào)。隨后，從VCO50輸出的信號(hào)變成PLL電路的輸出信號(hào)(即Fout信號(hào))。
第二分頻器60可以參考輸出信號(hào)(Fout信號(hào))產(chǎn)生具有關(guān)于輸出信號(hào)(即Fout信號(hào))頻率的預(yù)定的定比(1/N)的頻率信號(hào)。第二分頻器60可以將產(chǎn)生的信號(hào)應(yīng)用到相位檢測(cè)器30。
通過將以上過程重復(fù)幾次，輸出信號(hào)(Fout信號(hào))的頻率可以變穩(wěn)定。即，PLL電路的輸出信號(hào)(Fout信號(hào))可以鎖定在特定頻率。到PLL電路的輸出信號(hào)(Fout信號(hào))被鎖定在特定頻率所消耗的時(shí)間可以稱作鎖定時(shí)間，例如如圖2所示的。
因此，只要系統(tǒng)需要新頻率的輸出信號(hào)(Fout信號(hào))，PLL信號(hào)會(huì)消耗特定量的時(shí)間(即鎖定時(shí)間)以使頻率穩(wěn)定(或鎖住頻率)。PLL電路的這種鎖定時(shí)間是一問題，它會(huì)引起通信系統(tǒng)性能的劣化。
發(fā)明概述本發(fā)明的目的在于解決至少以上的問題和/或缺點(diǎn)并提供至少以下所述的優(yōu)點(diǎn)。本發(fā)明的另一個(gè)目的在于提供一種用于縮短PLL電路的鎖定時(shí)間的PLL電路。
本發(fā)明的實(shí)施例可以提供一種PLL電路，它包括用于(由系統(tǒng)信道)存儲(chǔ)控制電壓的存儲(chǔ)器和用于在系統(tǒng)信道改變時(shí)從存儲(chǔ)器加載對(duì)應(yīng)于改變的信道的控制電壓的處理器。存儲(chǔ)器可以將控制電壓提供給電壓控制振蕩器(VCO)。
當(dāng)初始化包含PLL電路的系統(tǒng)時(shí)，可以存儲(chǔ)控制電壓?？梢詫⒋鎯?chǔ)器的控制電壓提供給VCO作為控制電壓的初始值。
本發(fā)明的實(shí)施例可以提供一種方法，用于同步PLL電路中的頻率相位以通過進(jìn)行鎖相循環(huán)獲得穩(wěn)定的頻率。這可以包括(通過系統(tǒng)信道)將控制電壓存儲(chǔ)在存儲(chǔ)器中和在系統(tǒng)信道改變時(shí)從存儲(chǔ)器加載對(duì)應(yīng)于改變的信道的控制電壓?？梢詫⒖刂齐妷簯?yīng)用到VCO。該應(yīng)用的控制電壓可以設(shè)定為初始控制電壓。該方法還可以包括進(jìn)行鎖相循環(huán)。
部分在以下描述中闡述了本發(fā)明的其它優(yōu)點(diǎn)、目的、特點(diǎn)和實(shí)施例，而部分將在以下的部分審查或可以通過本發(fā)明的實(shí)施使本技術(shù)領(lǐng)域中的一般技術(shù)人員易于理解。
附圖概述包含附圖來提供本發(fā)明的進(jìn)一步理解，且結(jié)合附圖以構(gòu)成說明書的一部分，所述附圖示出本發(fā)明的實(shí)施例并和描述一起用來說明本發(fā)明的原理。
將參考附圖詳細(xì)地描述本發(fā)明的實(shí)施例，其中相同的標(biāo)號(hào)表示相同的元件，其中圖1是示出根據(jù)實(shí)例排列的PLL電路的結(jié)構(gòu)的框圖；圖2是示出根據(jù)實(shí)例排列的穩(wěn)定輸出信號(hào)(Fout信號(hào))的過程的示意圖；圖3是示出根據(jù)本發(fā)明的實(shí)例性實(shí)施例的PLL電路的結(jié)構(gòu)的框圖；圖4是示出根據(jù)本發(fā)明的實(shí)例性實(shí)施例的PLL電路的操作過程的流程圖；以及圖5是示出根據(jù)本發(fā)明的實(shí)例性實(shí)施例的檢測(cè)初始電壓的過程的流程圖。
具體實(shí)施例方式
現(xiàn)在將結(jié)合附圖詳細(xì)參考本發(fā)明的實(shí)例性實(shí)施例?？梢圆幻枋龉墓δ芎徒Y(jié)構(gòu)以使本發(fā)明清楚。
圖3是示出根據(jù)本發(fā)明的實(shí)例性實(shí)施例的PLL電路的結(jié)構(gòu)的框圖。其它實(shí)施例和結(jié)構(gòu)也在本發(fā)明的范圍之內(nèi)。
根據(jù)本發(fā)明實(shí)例性實(shí)施例的PLL電路可以包括存儲(chǔ)器80、處理器100和A/D&D/A轉(zhuǎn)換器70。存儲(chǔ)器80可以存儲(chǔ)VCO控制電壓(通過系統(tǒng)信道)。在系統(tǒng)信道改變時(shí)，處理器100(也稱作中央處理單元(CPU))可以從存儲(chǔ)器80加載對(duì)應(yīng)于改變的信道的VCO控制電壓，并將VCO控制電壓提供給VCO50。
信號(hào)轉(zhuǎn)換器70可以將VCO控制電壓值轉(zhuǎn)換成數(shù)字信號(hào)以將該信號(hào)發(fā)送給存儲(chǔ)器80或?qū)⒋鎯?chǔ)器80的信號(hào)轉(zhuǎn)換為模擬信號(hào)以將該信號(hào)發(fā)送給VCO50。
PLL電路的其它部件，諸如頻率發(fā)生器10、第一分頻器20、相位檢測(cè)器30、環(huán)路濾波器40、VCO50和第二分頻器60，可以采用以上討論的類似方式工作。
當(dāng)系統(tǒng)改變信道時(shí)，如果PLL電路的輸出電壓(Fout信號(hào))鎖定在新信道(例如信道α)的頻率，則CPU100可以將在鎖住輸出信號(hào)(Fout信號(hào))時(shí)提供給VCO50的控制電壓(例如，控制電壓β)存儲(chǔ)在存儲(chǔ)器80中。當(dāng)系統(tǒng)使用信道α?xí)r，CPU100可以從存儲(chǔ)器80加載控制電壓β。加載的控制電壓β可以用作VCO50的控制電壓的初始值。
可以通過信號(hào)轉(zhuǎn)換器70將控制電壓β轉(zhuǎn)換成數(shù)字信號(hào)，隨后將其存儲(chǔ)在存儲(chǔ)器80中。此外，當(dāng)存儲(chǔ)器80中存儲(chǔ)的信息被加載到VCO50時(shí)，可以通過信號(hào)轉(zhuǎn)換器70將數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)。
圖4示出根據(jù)本發(fā)明的實(shí)例性實(shí)施例的PLL電路的工作方法的流程圖。圖5是示出根據(jù)實(shí)例性實(shí)施例的檢測(cè)初始電壓的過程的流程圖。其它實(shí)施例、結(jié)構(gòu)、操作和操作順序也在本發(fā)明的范圍之內(nèi)。
圖4示出這種方法可以包括獲得每個(gè)信道的VCO控制電壓的初始值和將該初始值存儲(chǔ)在存儲(chǔ)器中(S10)。如果系統(tǒng)改變信道，則可以從存儲(chǔ)器加載改變的信道的頻率信息(S20，S30)。所加載的信息可以轉(zhuǎn)換成模擬信號(hào)(S40)。被轉(zhuǎn)換的信息可以設(shè)定為VCO控制電壓的初始值(S50)并可以進(jìn)行鎖相循環(huán)(S60)。其它操作和操作順序也在本發(fā)明的范圍之內(nèi)。
如圖5所示，將VCO控制電壓存儲(chǔ)到存儲(chǔ)器可以包括通過進(jìn)行鎖相循環(huán)(S100，S110)獲得VCO控制電壓。VCO控制電壓值可以轉(zhuǎn)換成數(shù)字信號(hào)(S120)。被轉(zhuǎn)換的VCO控制電壓可以存儲(chǔ)在存儲(chǔ)器中(S130)。
PLL電路可以包括存儲(chǔ)器80來存儲(chǔ)控制電壓的初始值以便提供給VCO50?？梢栽诔跏蓟到y(tǒng)時(shí)獲得存儲(chǔ)器80中存儲(chǔ)的控制電壓的初始值或可以在生產(chǎn)有關(guān)系統(tǒng)時(shí)將其存儲(chǔ)在存儲(chǔ)器80中。在至少一個(gè)實(shí)施例中，可以在初始化有關(guān)系統(tǒng)時(shí)檢測(cè)初始電壓(S10)以便存儲(chǔ)VCO控制電壓的初始電壓。
現(xiàn)在將描述檢測(cè)初始電壓(S10)。在初始化系統(tǒng)時(shí)，PLL電路可以選擇一個(gè)信道，并為該信道的頻率進(jìn)行鎖相循環(huán)(圖5中的S100)。隨后，如果PLL電路的輸出信號(hào)(即Fout信號(hào))被鎖住于有關(guān)信道的頻率，則PLL電路可以檢測(cè)提供給VCO50的控制電壓并將被檢測(cè)的控制電壓轉(zhuǎn)換成數(shù)字信號(hào)(S110，S120)。隨后，被轉(zhuǎn)換成數(shù)字信號(hào)的控制電壓可以存儲(chǔ)在存儲(chǔ)器80中(S130)。
過程(S100～S130)可以重復(fù)進(jìn)行，直到獲得了用于系統(tǒng)的每個(gè)信道頻率的VCO控制電壓。
現(xiàn)在將描述根據(jù)本發(fā)明的實(shí)例性實(shí)施例的PLL電路的操作。如果改變系統(tǒng)的信道(S20)，CPU100可以從存儲(chǔ)器80加載對(duì)應(yīng)于改變的信道的VCO控制電壓(S30)。信號(hào)轉(zhuǎn)換器70可以將加載的VCO控制電壓轉(zhuǎn)換成模擬信號(hào)，隨后將轉(zhuǎn)換的VCO控制電壓應(yīng)用到VCO50(S40，S50)。
代替從環(huán)路濾波器40發(fā)送的控制電壓，VCO50可以接收從存儲(chǔ)器80加載的控制電壓作為VCO控制電壓的初始值。如果將控制電壓的初始值應(yīng)用到VCO50，則PLL電路可以進(jìn)行完全(full-scale)的鎖相循環(huán)(S60)以獲得改變的信道的頻率?？梢圆捎蒙鲜鐾瑯拥姆绞竭M(jìn)行PLL電路的鎖相循環(huán)VCO會(huì)對(duì)溫度或周圍環(huán)境敏感。因此，用于鎖定成特定頻率的VCO控制電壓可能不總是一樣的。但是，如果之前鎖定成一頻率的VCO控制電壓被用作VCO50的VCO控制電壓的初始電壓，則PLL電路可以更快地鎖定成一頻率。
如果完成了從存儲(chǔ)器80加載控制電壓，則CPU100可以禁用信號(hào)轉(zhuǎn)換器90以便不干擾鎖相循環(huán)。
只要系統(tǒng)改變信道，存儲(chǔ)于存儲(chǔ)器的有關(guān)信道頻率的控制電壓就可以用作提供到VCO50的控制電壓的初始值，從而明顯地減少鎖相循環(huán)中消耗的時(shí)間。由于本發(fā)麻的實(shí)施例可以應(yīng)用到各種領(lǐng)域，因此預(yù)計(jì)其將有助于改善各種通信設(shè)備的處理速度和其性能。
本發(fā)明的實(shí)施例可以體現(xiàn)于各種形式中，而不背離其基本特性或精神。應(yīng)注意，除非指明，上述實(shí)施例受以上描述細(xì)節(jié)的限制，而是應(yīng)廣泛地在所附權(quán)利要求書所限定的精神和范圍內(nèi)加以分析，因此在權(quán)利要求書的界限和范圍或這種界限和范圍的等效物內(nèi)的所有改變和修改旨在由所附權(quán)利要求書支持。
權(quán)利要求
1.一種鎖相環(huán)路(PLL)電路，其特征在于，包括存儲(chǔ)器，用于存儲(chǔ)控制電壓；和處理器，用于在系統(tǒng)信道改變時(shí)從所述存儲(chǔ)器加載對(duì)應(yīng)于所述改變的信道的控制電壓，并將該控制電壓提供給電壓控制振蕩器(VCO)。
2.如權(quán)利要求1所述的PLL電路，其特征在于，所述存儲(chǔ)器的控制電壓提供給VCO作為控制電壓的初始值。
3.如權(quán)利要求1所述的PLL電路，其特征在于，一旦將所述存儲(chǔ)器的控制電壓提供給所述VCO，則所述處理器切斷存儲(chǔ)器和VCO之間的通路。
4.如權(quán)利要求1所述的PLL電路，其特征在于，在初始化包括PLL的系統(tǒng)時(shí)，存儲(chǔ)所述控制電壓。
5.如權(quán)利要求1所述的PLL電路，其特征在于，還包括信號(hào)轉(zhuǎn)換器，它用于將控制信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)并將所述數(shù)字信號(hào)發(fā)送到所述存儲(chǔ)器。
6.如權(quán)利要求1所述的PLL電路，其特征在于，還包括信號(hào)轉(zhuǎn)換器，它用于將所述存儲(chǔ)器的控制電壓信息轉(zhuǎn)換成模擬信號(hào)并將所述模擬信號(hào)發(fā)送給所述VCO。
7.如權(quán)利要求6所述的PLL電路，其特征在于，一將所述模擬信號(hào)發(fā)送給所述VCO，即禁用所述信號(hào)轉(zhuǎn)換器。
8.一種用于在PLL電路中同步化頻率相位的方法，其特征在于，包括將控制電壓存儲(chǔ)在存儲(chǔ)器中；從所述存儲(chǔ)器將對(duì)應(yīng)于改變的信道的所述控制電壓加載到VCO；以及將所述控制電壓設(shè)定為初始控制電壓。
9.如權(quán)利要求8所述的方法，其特征在于，還包括進(jìn)行鎖相循環(huán)。
10.如權(quán)利要求8所述的方法，其特征在于，在改變系統(tǒng)信道時(shí)，將控制電壓加載到所述VCO。
11.如權(quán)利要求8所述的方法，其特征在于，在初始化包括PLL的系統(tǒng)時(shí)，存儲(chǔ)所述控制電壓。
12.如權(quán)利要求8所述的方法，其特征在于，存儲(chǔ)所述控制電壓包括通過進(jìn)行鎖相循環(huán)獲得所述控制電壓；將所述控制電壓轉(zhuǎn)換成數(shù)字信號(hào)；和將所述轉(zhuǎn)換的控制電壓存儲(chǔ)在所述存儲(chǔ)器中。
13.如權(quán)利要求12所述的方法，其特征在于，重復(fù)存儲(chǔ)所述控制電壓直到獲得用于系統(tǒng)的每個(gè)信道的控制電壓。
14.如權(quán)利要求8所述的方法，其特征在于，還包括將所述加載的控制電壓信息轉(zhuǎn)換成模擬信號(hào)。
15.一種鎖相環(huán)路(PLL)電路，其特征在于，包括電壓控制振蕩器(VCO)，用于根據(jù)輸入信號(hào)的電壓輸出信號(hào)；存儲(chǔ)器裝置，用于存儲(chǔ)控制電壓；和處理器，用于從所述存儲(chǔ)器裝置將所述控制電壓加載到所述VCO。
16.如權(quán)利要求15所述的PLL電路，其特征在于，當(dāng)改變系統(tǒng)信道時(shí)，所述處理器將所述控制電壓從所述存儲(chǔ)器裝置加載到所述VCO。
17.如權(quán)利要求16所述的PLL電路，其特征在于，所述控制電壓對(duì)應(yīng)于改變的信道。
18.如權(quán)利要求15所述的PLL電路，其特征在于，還包括信號(hào)轉(zhuǎn)換器，它用于將信號(hào)從模擬轉(zhuǎn)換成數(shù)字和從數(shù)字轉(zhuǎn)換成模擬。
19.如權(quán)利要求15所述的PLL電路，其特征在于，所述控制電壓用作所述VCO的控制電壓的初始值。
20.如權(quán)利要求15所述的PLL電路，其特征在于，還包括頻率發(fā)生器、相位檢測(cè)器、環(huán)路濾波器以及第一和第二分頻器。
全文摘要
一種PLL電路可以包括用于存儲(chǔ)控制電壓的存儲(chǔ)器和用于在改變系統(tǒng)信道時(shí)從存儲(chǔ)器加載對(duì)應(yīng)于改變的信道的控制電壓并將所述控制電壓提供給電壓控制振蕩器(VCO)的處理器。只要系統(tǒng)改變信道，則存儲(chǔ)器中已存儲(chǔ)的有關(guān)信道頻率的控制電壓可以用作提供到VCO50的控制電壓的初始值，從而可以明顯減少進(jìn)行鎖相循環(huán)的時(shí)間(即鎖定時(shí)間)。這可以改善各種通信設(shè)備的處理速度和它們的性能。
文檔編號(hào)H03L7/00GK1534872SQ200410007608
公開日2004年10月6日 申請(qǐng)日期2004年2月25日 優(yōu)先權(quán)日2003年2月25日
發(fā)明者白種赫 申請(qǐng)人:Lg電子株式會(huì)社