欧美在线观看视频网站,亚洲熟妇色自偷自拍另类,啪啪伊人网,中文字幕第13亚洲另类,中文成人久久久久影院免费观看 ,精品人妻人人做人人爽,亚洲a视频

可分裂的查找表及邏輯元件的制作方法

文檔序號:7506433閱讀:156來源:國知局
專利名稱:可分裂的查找表及邏輯元件的制作方法
技術(shù)領(lǐng)域
本發(fā)明涉及與可編程邏輯設(shè)備或者其他類似設(shè)備一同使用的邏輯元件。
背景技術(shù)
可編程邏輯設(shè)備(“PLD”)(有時也稱為CPLD,PAL,PLA,F(xiàn)PLA,EPLD,EEPLD,LCA,F(xiàn)PGA,或者其他的名稱)是眾所周知的集成電路,其提供了固定集成電路的諸多優(yōu)點和自定義集成電路的靈活性。這樣的設(shè)備在本領(lǐng)域是眾所周知的,并且典型地提供一種其至少一個部分能夠被電子編程以滿足用戶的特殊需要的“不用定制的”的設(shè)備。傳統(tǒng)上,專用集成電路(“ASIC”)是固定集成電路,然而,可能提供具有一個或者多個可編程部分的ASIC;因而,集成電路設(shè)備可能同時具有ASIC和PLD的特性。在這里使用的術(shù)語PLD將被認(rèn)為是足夠廣泛的,并且包括了這樣的設(shè)備。
典型地,PLD包括邏輯元件塊,其有時被稱為邏輯陣列塊(“LAB”)或者“可配置邏輯塊”(“CLB”)。邏輯元件(“LE”)也用其他的名字進(jìn)行命名,諸如“邏輯電路”或者“邏輯單元”,該邏輯元件塊也可以包括一個查找表(“LUT”),乘積項(product term),執(zhí)行鏈,寄存器,以及其他的元件。
包括基于LUT的邏輯元件在內(nèi)的邏輯元件,典型地包括可配置元件,這些可配置元件保存了用于決定邏輯元件所實現(xiàn)的一個或多個特殊函數(shù)的配置數(shù)據(jù)。典型的LUT電路可以包括保存數(shù)據(jù)(“1”或者“0”)的RAM比特。然而,可以使用其他類型的可配置元件。一些示例可以包括靜態(tài)存取存儲器,磁存取存儲器,鐵電存取存儲器或者動態(tài)隨機(jī)存取存儲器,電可擦只讀存儲器,閃存,熔斷式可編程連接,反熔斷式可編程連接。在設(shè)備的制造期間通過掩模程序設(shè)計也能實現(xiàn)配置元件的編程。盡管掩模程序設(shè)計相對于一些已經(jīng)列出的現(xiàn)場可編程的可選方案可能具有一些缺點,但是其可以被用于某種大量生產(chǎn)應(yīng)用中。為了這個目的,通用術(shù)語“存儲元件”將被用于指任意一種可編程元件,其可以被配置以決定由PLD所實現(xiàn)的函數(shù)。
正像前面所討論的,通常將查找表(“LUT”)用作基本邏輯元件來構(gòu)造PLD。例如,一個K-輸入查找表(K-LUT)典型地包括2K個可編程存儲元件,以及一個2K到1的多路復(fù)用器,在K個至多路復(fù)用器的選擇輸入的控制下選擇其中一個存儲元件。這K個輸入可被認(rèn)為是K-輸入邏輯函數(shù)的輸入,通過將存儲元件的內(nèi)容設(shè)置為合適值,就可以實現(xiàn)任意特殊的所需的邏輯函數(shù)。
在用LUT構(gòu)造的邏輯電路的成本和速度之間存在一個權(quán)衡。典型地,每一LUT的成本隨著K的選擇而按指數(shù)規(guī)律地增長,K值越高,構(gòu)造邏輯電路所需的LUT的數(shù)量的降低速度越慢。然而,對于更大的K值,串聯(lián)的LUT的數(shù)量將減少,使得邏輯電路變得更快。例如,采用K=4,將需要十六個存儲元件和一個16:1的多路復(fù)用器以構(gòu)造一個單一的LUT,并且對于K=6,將需要六十四個存儲元件和一個64:1的多路復(fù)用器。一個給定的邏輯電路可以需要一千個4-LUT,但是僅需要八百個6-LUT。在這種假定下,需要更多的硬件來構(gòu)造6-LUT邏輯元件,因為LUT數(shù)量的減少不足以補(bǔ)償每一LUT復(fù)雜性的提高。然而,對于6-LUT電路系統(tǒng)越來越高的硬件需求由延遲的減少來補(bǔ)償。經(jīng)過邏輯電路最長的路徑可以是十個4-LUT或八個6-LUT。這樣,6-LUT形式的電路可能更大,但是更快。此外,6-LUT電路將或許需要更少的PLD可編程路由,這部分地補(bǔ)償了更高的成本所帶來的影響。
較大LUT的效率較低的一個原因是,不是所有的邏輯函數(shù)都將使用所有的K個輸入。對于前面所述的示例,八百個6-LUT實際可以包括三百個6-輸入函數(shù),三百個5-輸入函數(shù),一百個4-輸入函數(shù)以及一百個3-輸入函數(shù)。因而,基于6-LUT的LE在八百中僅有三百個能完全發(fā)揮其作用。
這樣,需要這樣一種具有可編程結(jié)構(gòu)的邏輯元件它能被配置為實現(xiàn)相對大的LUT,或者做為替換,實現(xiàn)多個較小的LUT。

發(fā)明內(nèi)容
在本發(fā)明的一個實施例中,邏輯元件包括存儲元件,多路復(fù)用器和控制信號。這些多路復(fù)用器按等級排列,包括一個最高等級的多路復(fù)用器,其具有連接到存儲元件的輸入端和連接到次高等級的多路復(fù)用器輸入端的輸出端,這些多路復(fù)用器還包含一個第一等級的多路復(fù)用器,其具有連接到第二等級的多路復(fù)用器的輸出端的輸入端和至少一個輸出端??刂菩盘柋贿B接到多路復(fù)用器。在第一種操作模式中,控制信號確定在至少一個第一等級多路復(fù)用器的輸出端處的第一模式輸出,以及在第二操作模式中,控制信號確定在所選擇的非第一等級多路復(fù)用器的輸出端處的第二模式輸出。依照這個實施例的另一個方面,當(dāng)邏輯元件在第一操作模式時,第一模式輸出提供一個控制信號的完整函數(shù)。依照另一個方面,當(dāng)邏輯元件在第二操作模式時,每一第二模式輸出提供一個適當(dāng)子集的控制信號的完整函數(shù)。依照另一個方面,當(dāng)邏輯元件在第二操作模式時,一個或者多個控制信號被分為多個子控制信號,以至于使得相應(yīng)的子控制信號在每一連接到所述分裂控制信號的多路復(fù)用器處替代每一分裂的控制信號。依照另一個方面,邏輯元件進(jìn)一步包括一個或者多個控制多路復(fù)用器,具有連接到一個或者多個邏輯元件的控制信號的輸出端,并且具有由控制多路復(fù)用器輸入確定的輸入。在某些操作條件下,至少兩個控制多路復(fù)用器接收一個相同的控制多路復(fù)用器輸入。依照另一個方面,邏輯元件進(jìn)一步包括附加多路復(fù)用器,該附近的多路復(fù)用器能與觸發(fā)器組合。依照另一個方面,邏輯元件進(jìn)一步包括一個或者多個被連接到邏輯元件的模式多路復(fù)用器,用于在第一操作模式和第二操作模式之間切換。依照另一個方面,邏輯元件被包含在一種可編程邏輯設(shè)備內(nèi),該可編程邏輯設(shè)備本身包含在一種數(shù)據(jù)處理系統(tǒng)中。
本發(fā)明的另一個實施例,一種制造邏輯元件的方法包括提供存儲元件,提供多路復(fù)用器,和提供控制信號。這些多路復(fù)用器按等級排列,包括最高等級的多路復(fù)用器,其具有連接到存儲元件的輸入端,和連接到次高等級的多路復(fù)用器輸入端的輸出端,這些多路復(fù)用器還包括一個第一等級的多路復(fù)用器,其具有連接到第二等級的多路復(fù)用器輸出端的輸入端和至少一個輸出端??刂菩盘柋贿B接到多路復(fù)用器。在第一操作模式下,控制信號確定在第一等級的多路復(fù)用器的至少一個輸出端處的第一模式輸出,以及在第二操作模式下,控制信號確定所選擇的非第一等級多路復(fù)用器的輸出端處的第二模式輸出。這個實施例可以包括針對其他實施例在前面所討論的方面。依照另一個方面,本方法進(jìn)一步包括向邏輯元件添加一個或者多個控制多路復(fù)用器,具有連接到一個或者多個邏輯元件的控制信號的輸出端,并且具有由控制多路復(fù)用器輸入確定的輸入。依照另一個方面,本方法進(jìn)一步包括向邏輯元件添加一個或者多個連接到該邏輯元件的模式多路復(fù)用器,用于在第一操作模式和第二操作模式之間切換。


圖1示出依照本發(fā)明的一個實施例的可分裂(fracturable)6-LUT(“6-輸入查找表”電路);圖2示出依照本發(fā)明的一個實施例的可分裂(6,2)-LUT;圖3示出依照本發(fā)明的一個實施例的具有兩個觸發(fā)器的可分裂(6,2)-LUT;圖4示出依照本發(fā)明的一個實施例的支持6 LUT和獨立寄存器的可分裂(6,2)-LUT;圖5示出依照本發(fā)明的一個實施例的支持6-LUT和兩個獨立寄存器的可分裂(6,2)-LUT;圖6示出一個示范性的數(shù)據(jù)處理系統(tǒng),包括示范性可編程邏輯設(shè)備,在其中可以實現(xiàn)依照本發(fā)明的邏輯電路;圖7示出一個常規(guī)的6-LUT;圖8A示出一個常規(guī)的4-LUT;圖8B示出在圖8A中示出的4:1多路復(fù)用器的進(jìn)一步的細(xì)節(jié)。
具體實施例方式
圖7示出一個常規(guī)的6-LUT700,其包括4個4-LUT702。每一個4-LUT702包括十六個存儲元件和一個16:1多路復(fù)用器,其由輸入a,b,c,d 704控制。4-LUT702的輸出向兩個2:1多路復(fù)用器706提供輸入,每一個多路復(fù)用器受輸入e708的控制。這些多路復(fù)用器的輸出向附加的2:1多路復(fù)用器710提供輸入,該多路復(fù)用器710受輸入f712的控制,從而提供最終的輸出714。以這種方式,能夠?qū)崿F(xiàn)六個輸入的任意函數(shù)z1(a,b,c,d,e,f)。
圖8A示出一個常規(guī)的4-LUT800,其能被用作一個圖7示出的6-LUT的組件。4-LUT800包括存儲元件819,以及4:1多路復(fù)用器850,840。每一存儲元件819能保存一個數(shù)據(jù)比特(即,1或者0),并且如所示,每一個存儲元件被連接到多路復(fù)用器850的輸入端,以向其提供該比特。每一多路復(fù)用器850的兩個控制輸入端被分別連接到4-LUT800的輸入A814和輸入B813。如圖所示,這些多路復(fù)用器850的每一個的輸出端被連接到另一個4:1多路復(fù)用器840的輸入端。這個多路復(fù)用器840的兩個控制輸入端被分別連接到4-LUT800的輸入C811和輸入D812。這個多路復(fù)用器840的輸出端提供4-LUT800的最終的輸出815。
本領(lǐng)域的那些技術(shù)人員將理解,諸如圖8A的4-LUT800的一個4-LUT能提供一個四個輸入信號的完整函數(shù)。在這個上下文中的“完整”僅僅是指存儲元件819能被編程以配置4-LUT800,從而實現(xiàn)任何一個四-輸入函數(shù)。也就是說,能通過對存儲元件819進(jìn)行編程來對4-LUT800進(jìn)行配置(例如,將數(shù)值載入那些元件),以至于使得輸出信號Y815是輸入信號A814,B813,C811和D812的全部邏輯函數(shù)中的任何一個,這將被本領(lǐng)域的那些技術(shù)人員理解。類以地,圖7的6-LUT也能提供其6輸入信號的完整函數(shù)。
圖8B示出2:1多路復(fù)用器841,842的“樹型結(jié)構(gòu)”,其構(gòu)成最終的4:1多路復(fù)用器840(另一個4:1多路復(fù)用器850能夠類似地被表征)。多路復(fù)用器841,842的控制輸入811,812與4-LUT800的輸入端相對應(yīng)。更高等級的多路復(fù)用器842的輸出(即,更接近于存儲元件819)送到更接近輸出815的下一個等級841。正像本領(lǐng)域技術(shù)人員可以理解的,可以將組成最終的4:1多路復(fù)用器840的2:1多路復(fù)用器841,842的“樹型結(jié)構(gòu)”看作是表征4-LUT800的更大2:1多路復(fù)用器樹型結(jié)構(gòu)的一部分。一般地說,一個典型的LUT電路具有一個多路復(fù)用器的樹型結(jié)構(gòu),其可以參照相對于LUT電路的輸出所提供的2:1多路復(fù)用器的“等級”。
例如,最接近輸出815的多路復(fù)用器841可以被稱為在4-LUT800的整個2:1多路復(fù)用器樹型結(jié)構(gòu)中的第一等級多路復(fù)用器,并且下一組的兩個多路復(fù)用器842可被稱為該樹型結(jié)構(gòu)中的第二等級。通過將圖8B的結(jié)構(gòu)擴(kuò)展為圖8A的結(jié)構(gòu),在4-LUT800中存在四個等級的2:1多路復(fù)用器。4-LUT800具有第三等級,包括四個2:1多路復(fù)用器(即,每個2:1多路復(fù)用器用于每一個多路復(fù)用器150),具有連接到邏輯輸入B813的控制輸入,以及一個第四等級,包括八個2:1多路復(fù)用器(即,兩個2:1多路復(fù)用器用于每一個多路復(fù)用器150),具有連接到邏輯輸入A114的控制輸入。
正像將被本領(lǐng)域的技術(shù)人員所理解的,一個4:1多路復(fù)用器可以以不同于所示出的多路復(fù)用器840的方式而被實現(xiàn),其在兩個不同的等級具有三個2:1多路復(fù)用器841,842的樹型結(jié)構(gòu)。例如,可以由四個選通門來實現(xiàn)一個4:1多路復(fù)用器,每一個選通門可以由兩個控制信號的譯碼輸出來控制。在這樣一個示例中,四個選通門將不能由彼此的等級來區(qū)別自身,然而,4:1多路復(fù)用器將有效實現(xiàn)兩個等級的2:1多路復(fù)用。
圖1示出一個依照本發(fā)明的第一實施例的可分裂6-LUT100。與常規(guī)的6-LUT700相似,可分裂6-LUT100包括四個4-LUT102。每一個4-LUT102包括十六個存儲元件和一個受輸入a,b,c,d104控制的16:1多路復(fù)用器。4-LUT102的輸出端向兩個2:1多路復(fù)用器106提供輸入,這兩個多路復(fù)用器中的每一個受輸入e108的控制。這些多路復(fù)用器106的輸出端向一個附加的2:1多路復(fù)用器110提供輸入,該附加的2:1多路復(fù)用器110受輸入f112的控制,從而提供最終的輸出114。以這種方式,能夠?qū)崿F(xiàn)6個輸入的任意函數(shù)z1(a,b,c,d,e,f)。
與常規(guī)的6-LUT700比較,可分裂6-LUT100包括一個附加的2:1多路復(fù)用器116,其能獲得來自兩個4-LUT102的輸入,并且受輸入f112的控制。當(dāng)用作一個6-LUT(即,非分裂操作模式)時,輸出信號z1 114是所有6個輸入的完整函數(shù)。當(dāng)作為兩個函數(shù)使用時(即,分裂操作模式),從LUT100的上半部獲得的輸出z0 118提供ab,c,d,e的完整函數(shù),以及,從附加的2:1多路復(fù)用器116獲得的z2 120的輸出提供a,b,c,d,f的完整函數(shù)。這樣,LUT能實現(xiàn)兩個5-輸入函數(shù),這兩個函數(shù)共享四個輸入a,b,c,和d。可分裂LUT的邏輯外圍電路被用于實現(xiàn)以下的選擇功能當(dāng)LUT100被用作單個的6-LUT時選擇z1函數(shù)114,或當(dāng)LUT100被用作兩個5-LUT時選擇z0 118和z2 120??梢岳斫?,LUT的分裂可以更深一層地繼續(xù),以使得例如一個可分裂6-LUT能被配置為一個5-LUT和兩個4-LUT的組合(這可以通過,例如,用頂部的兩個4-LUT102的相應(yīng)輸出來替換z0 118輸出來實現(xiàn))。其他組合可能類似地包括一個5-LUT和一個或者兩個3-LUT的組合,或者最直接從圖1示出的結(jié)構(gòu)得出,一個四個4-LUT的組合。
正像圖1所示出的,對于K=6的情況,一個可分裂的K-LUT僅有K個輸入,以至于兩個(K-1)函數(shù)必須使用一個共用K輸入信號組。這意味著每一(K-1)-LUT僅有一個唯一的輸入信號,并且與另一個LUT共享(K-2)個信號。為了增加的可分裂LUT使用的靈活性,希望包括更多的輸入信號。這可通過從前面的LUT級的公共輸入信號中分裂出信號來實現(xiàn)。其以一個可分裂(K,M)-LUT來表示,其中M指的是加到LUT的附加輸入信號的數(shù)量。
圖2示出一個依照本發(fā)明的另一個實旋例的可分裂(6,2)-LUT。與圖1的可分裂6-LUT相似,可分裂(6,2)-LUT200包括四個4-LUT202。每一個4-LUT202包括十六個存儲元件和一個16:1多路復(fù)用器。4-LUT202的輸出端向兩個2:1多路復(fù)用器206提供輸入,每一個多路復(fù)用器206受輸入e208的控制。這些多路復(fù)用器206的輸出端向附加的2:1多路復(fù)用器210提供輸入,該多路復(fù)用器210受輸入f212的控制,從而輸出最終的輸出214。一個附加2:1多路復(fù)用器216從兩個4-LUT202獲得輸入,并且受輸入f212的控制。
與可分裂6-LUT100比較,到四個4-LUT202的兩個輸入被分裂。也就是說,兩個輸入a和b204與在可分裂6-LUT100中的相似輸入104相對應(yīng)。然而,可分裂6-LUT100的輸入c和d104被分裂為用于4-LUT202的上半部分的輸入c1和d1 222,以及被用于下半部分的輸入c2和d2 224。
按照慣例,到LUT的輸入按照從最慢到最快的順序被列出(即,a,b,c,d),以至于使得d是到每一4-LUT202的最快輸入。希望的是將到LUT最快的輸入分裂,使得最快的輸入彼此獨立。當(dāng)LUT被用作一個6-LUT時,d1和d2配備有相同的輸入信號(即,d=d1=d2),類似地,c1和c2配備有相同的輸入信號(即,c=c1=c2)。當(dāng)LUT被用作兩個5-LUT時,頂部的兩個4-LUT形成邏輯函數(shù)z0(a,b,c1,d1,e),而底部的兩個4-LUT形成邏輯函數(shù)z2(a,b,c2,d2,f)。這樣,僅有兩個邏輯信號,a和b必須在兩個LUT之間共享。
因此,在可分裂模式的操作中,能夠?qū)崿F(xiàn)五個輸入的完整函數(shù),用于z0(a,b,c1,d1,e)218和z2(a,b,c2,d2,e)220,并且在非分裂模式的操作中,采用c=c1=c2和d=d1=d2,能夠?qū)崿F(xiàn)一個六個輸入的完整函數(shù)z1(a,b,c,d,e,f)214。
可替換地,通過配置LUT,使之沒有對一個或者多個輸入的函數(shù)依賴性,一個可分裂(6,2)-LUT200僅僅使用不多于8個不同的輸入信號就能實現(xiàn)任何兩個函數(shù),諸如,一個3-輸入函數(shù)和一個5-輸入函數(shù)。例如,通過配置4-LUT202的上半部分,使之沒有對輸入a和b204的依賴性,就可以使一個(6,2)-LUT200能夠?qū)崿F(xiàn)函數(shù)z0(c1,d1,e)218和z2(a,b,c2,d2,f)220。通常,一個(K,M)-LUT能實現(xiàn)最多可具有K-1個輸入的任何兩個函數(shù),這兩個函數(shù)僅僅使用不多于K+M個不同的輸入信號。
通過利用8個輸入a,b,c1,c2,d1,d2,e,和f208,222,204,224,212以及z1 214的輸出,可分裂(6,2)-LUT200也可被用于不完整邏輯函數(shù)。在這種情況下,能夠?qū)崿F(xiàn)8-輸入函數(shù)z1(a,b,c1,c2,d2,e,f)的一些集合,但是,不同于一般的LUT,不是每一個8-輸入函數(shù)都能被實現(xiàn)。然而,這可以通過試圖設(shè)計包含這些函數(shù)和任意函數(shù)的邏輯電路得以開發(fā)。
邏輯元件的另一個方面是從LUT提供一個觸發(fā)器的能力。按照慣例,LUT輸出可以被用作輸入到包含在相同邏輯元件中的觸發(fā)器的數(shù)據(jù)。同樣,在各種配置信息和邏輯信號的控制下,輸入到觸發(fā)器的數(shù)據(jù)可以被選擇為到LUT的輸入之一。本發(fā)明令人滿意地使得可以將可分裂LUT與一個或者多個邏輯元件中的觸發(fā)器組合在一起。
圖3示出一個依照本發(fā)明的另一個實施例的邏輯元件300。邏輯元件300包括一個可分裂(6,2)-LUT302和兩個觸發(fā)器304a,304b。(6,2)-LUT302具有輸入A,B,C1,C2,D1,D2,E,和F,其中這些輸入通過輸入線LEIMA,LEIMB,LEIMC1,LEIMC2,LEIMD1,LEIMD2,LEIME,和LEIMF306被供給。另外,通過用一個寄存器值REG0對LEIMC1進(jìn)行多路復(fù)用和用一個寄存器值REG1對LEIMC2進(jìn)行多路復(fù)用,兩個多路復(fù)用器308a,308b供給輸入C1和C2。在非分裂模式下,LUT302提供一個單獨的輸出z1 310,并且在分裂模式下,提供兩個輸出z0 123和z1 314。
LUT302的輸出是到兩個多路復(fù)用器316a,316b的輸入。這些多路復(fù)用器316a,316b提供到另一對多路復(fù)用器318a,318b的輸入,另一對多路復(fù)用器318a,318b也從輸入線LEIMC1 320a和LEIMC2 320b獲得的輸入,LEIMC1320a和LEIMC2 320b與反相器322a,322b,NOR門324a,324b,和NAND門326a,326b組合。
來自這些后面的多路復(fù)用器318a,318b的輸出和線值LEIMC1 320a和LEIMC2 320b被送到觸發(fā)器304a,304b,這些觸發(fā)器也接收來自存儲值328和多路復(fù)用器330a,330b的組合的數(shù)據(jù)。這些觸發(fā)器304a,304b的相關(guān)結(jié)構(gòu)與那些用在當(dāng)前由加利福尼亞,圣何塞的Altera公司當(dāng)前售賣的Stratix邏輯元件中的結(jié)構(gòu)類似。
第一觸發(fā)器304a的輸出連同LUT輸出z0 312和z1 310轉(zhuǎn)到第一組的三個多路復(fù)用器332a,從而確定第一組輸出LOCAL0,LEOUT0和LEOUT1 334a。第二觸發(fā)器304b的輸出連同LUT輸出z1 310和z2 314轉(zhuǎn)到第二組的三個多路復(fù)用器332b,從而確定第二組輸出LOCAL1,LEOUT2和LEOUT3 334a。
這個邏輯元件300令人滿意地包括多路復(fù)用結(jié)構(gòu),用于使多達(dá)四個信號從LE輸出(即,LEOUT0,LEOUT1,LEOUT2和LEOUT3)以及將兩個信號送到內(nèi)部(即,LOCAL0和LOCAL1)。在這個圖中,線信號LEIMx306指的是連接到邏輯元件的輸入的邏輯信號源。圖3的實施例令人滿意地包括兩個觸發(fā)器304a,304b。LUT302現(xiàn)在能生成兩個邏輯函數(shù),因此,希望有兩個觸發(fā)器,能從非分裂K-LUT,或者從任一分裂LUT載入數(shù)據(jù)。
正像前面所討論的,在圖3中示出的觸發(fā)器的連接能夠被推廣。各種各樣的替代實施例是可能的,其中有關(guān)的觸發(fā)器數(shù)據(jù)輸入可以是LUT輸出或者與LUT輸入中的一個相同。在圖3示出的實施例中,邏輯裝置與加利福尼亞,圣何塞的Altera公司當(dāng)前售賣的Stratix邏輯元件類似。
在圖3的實施例中,觸發(fā)器304a,304b中的每一個能從6-LUT輸出z1 310或者從兩個5-LUT輸出z0 312和z2 314的其中一個載入。每一輸出能從6-LUT輸出,一個5-LUT輸出或者一個觸發(fā)器選擇。多路復(fù)用器也被提供,用于將觸發(fā)器的輸出送回到LUT,以提供與Stratix設(shè)備一樣的快速反饋。利用這個結(jié)構(gòu),6-LUT能供給一個或者兩個觸發(fā)器,每一個5-LUT能供給一個觸發(fā)器,或者獨立的觸發(fā)器可以與一個共享輸入的5-LUT或一個不共享輸入的4-LUT相組合。然而,這種結(jié)構(gòu)具有一個限制,也就是不能將一個6-LUT與一個獨立的觸發(fā)器組合,除非其共享一個輸入,即使在總共有八個輸入可用的情況中也是如此。這是因為在非分裂6-LUT模式下,C1和C2,以及D1和D2必須都提供相同的輸入信號到LUT(即,C=C1=C2,D=D1=D2)。圖4的實施例針對這個問題。
圖4示出一個依照本發(fā)明的另一個實施例的邏輯元件400。這個邏輯元件400與圖3的邏輯元件300類似,但是在到LUT402的輸入處包含了另加的多路復(fù)用。輸入線LEIMC1 406和寄存器值REG0被輸入到多路復(fù)用器408a,其為LUT402的C1輸入提供輸入,并且輸入線LEIMC1和LEIMC2 406連同寄存器值REG1被輸入到多路復(fù)用器408b,其為LUT402的C2輸入提供輸入。
邏輯元件400包括一個可分裂(6,2)-LUT402和兩個觸發(fā)器404a,404b。(6,2)-LUT402具有輸入A,B,C1,C2,D1,D2,E,和F,其中通過輸入線LEIMA,LEIMAB,LEIMC1,LEIMC2,LEIMD1,LEIMD2,LEIME,和LEIMF406提供這些輸入。另外,通過用一個寄存器值REG0對LEIMC1進(jìn)行多路復(fù)用和用一個寄存器值REG1對LEIMC2進(jìn)行多路復(fù)用,兩個多路復(fù)用器408a,408b饋給輸入C1和C2。不同于圖3的實施例,為輸入C2提供輸入的第二多路復(fù)用器408b,從輸入線LEIMC1,輸入線LEIMC2 406和寄存器值REG1接收輸入。
與先前的實施例300類似,在非分裂模式下,LUT402提供一個單獨的輸出z1 410,并且在分裂模式下,提供兩個輸出z0 412和z1 414。同樣,與先前的實施例相同,電路包括用于LEMC1 420a和LEMC2 420b的附加線,多路復(fù)用器416a,416b,418a,418b,430a,430b,432a,432b,反相器422a,422b,NOR門424a,424b,NAND門426a,426b,存儲值428,和輸出434a,434b。
當(dāng)LUT402在非分裂模式下操作時,圖4的實施例有利地使用附加輸入信號。在這種結(jié)構(gòu)中,其中通過從原輸入中分裂出來的附加的輸入(在這種情況下C1)在相應(yīng)的多路復(fù)用器408b處可以被連接到相應(yīng)的分裂輸入(在這種情況下C2)。這允許6-LUT將C信號帶到單獨引腳C1上,并將其連接到LUT402中的C1和C2。結(jié)果,輸入引腳C2現(xiàn)在能用于另一個目的,就是在這種情況下,將數(shù)據(jù)信號帶入一個完全獨立的觸發(fā)器404b。這允許邏輯元件支持一個6LUT,其可以有選擇地為一個觸發(fā)器404a以及一個獨立觸發(fā)器404b提供輸入。
在圖4的實施例中,通過利用兩個觸發(fā)器載入相同數(shù)據(jù),可以將寄存器的快速反饋送到LUT的輸入,因此,結(jié)果能被反饋到C1和C2。在一個替代實施例中,REG0和REG1被輸入到為C1和C2提供輸入的多路復(fù)用器408a,408b中的一個或者兩個。這允許單個的觸發(fā)器被用于存儲數(shù)據(jù),并且被反饋回到C1和C2。各種替代實施例選擇在哪個觸發(fā)器404a,404b能被用于6-LUT402的快速反饋模式時是不同的,并且最佳的選擇將取決于將被實現(xiàn)的邏輯電路和在PLD中提供的路由結(jié)構(gòu)的靈活性。盡管通常優(yōu)選的是將到LUT最慢的分裂輸入提供給觸發(fā)器,但也可以使用其他輸入。
圖5示出一個對應(yīng)于本發(fā)明的另一個實施例的邏輯元件500。這個邏輯元件500與圖3的邏輯元件300類似,但是在到LUT502的輸入處包括附加多路復(fù)用。輸入線LEIMC1 506為LUT502的C1輸入提供輸入,并且輸入線LEIMC1,輸入線LEIMC2 506連同寄存器值REG0被輸入到多路復(fù)用器508a,該多路復(fù)用器508a為LUT502的C2輸入提供輸入。輸入線LEIMD2 506為LUT502的D2輸入提供輸入,并且輸入線LEIMD1,輸入線LEIMD2 506連同寄存器值REG1被輸入到多路復(fù)用器508b,多路復(fù)用器508b為LUT502的D1輸入提供輸入。
邏輯元件500包括一個可分裂(6,2)-LUT502和兩個觸發(fā)器504a,504b。(6,2)-LUT502具有輸入A,B,C1,C2,D1,D2,E,和F,其中通過輸入線LEIMA,LEIMAB,LEIMC1,LEIMC2,LEIMD1,LEIMD2,LEIME,和LEIMF506提供這些輸入。另外,通過將REG0與LEIMC1、LEIMC2多路復(fù)用,以及將REG1與LEIMD1、LEIMD2多路復(fù)用,兩個多路復(fù)用器508a,508b為輸入C2和D1提供輸入。不同于圖3的實施例,為輸入C2提供輸入的第一多路復(fù)用器508a從輸入線LEIMC1,輸入線LEIMC2和寄存器值REG0接收輸入,并且為輸入D1提供輸入的第二多路復(fù)用器408b從輸入線LEIMD1,輸入線LEIMD2和寄存器值REG1接收輸入。
與圖3中的實施例類似,LUT502在非分裂模式下提供一個單獨的輸出z1510,并且在分裂模式下,提供兩個輸入z0 512和z2 514。同樣,與先前的實施例相同,電路包括用于LEMC1 520a和LEMC2 520b的附加線,多路復(fù)用器516a,516b,518a,518b,530a,530b,532a,532b,反相器522a,522b,NOR門524a,524b,NAND門526a,526b,存儲值528,和輸出534a,534b。
圖5的實施例通過將觸發(fā)器504a,504b與LUT相組合來使得增加靈活性,從而允許6-LUT502與兩個獨立的寄存器(在第一多路復(fù)用器508a處的REG0和在第二多路復(fù)用器508b處的REG1)組合。通過允許C1/2或者D1/2被驅(qū)動到相應(yīng)的引腳上,一個單獨的信號可以被用于C和D中的每一個。在圖5的實施例中,C1能被用作一個LUT輸入,C2被用作一個到觸發(fā)器504b的數(shù)據(jù)輸入,而D2被用作到LUT的另一個輸入,D1被用作到觸發(fā)器504a的數(shù)據(jù)輸入。對于哪個輸入被用于哪個觸發(fā)器以及哪個信號被用作LUT輸入或者觸發(fā)器數(shù)據(jù)的精確選擇將取決于正在被構(gòu)建的邏輯電路的性質(zhì)。此外,從哪些輸入中分裂出輸入的選擇可以根據(jù)所包括的觸發(fā)器封裝靈活性程度而發(fā)生變化。隨著并入更多的多路復(fù)用器以增加觸發(fā)器的封裝靈活性,所增加的延遲將引起其優(yōu)選地從更慢的輸入中分裂出輸入而不是從最快的輸入中分裂出輸入。最佳選擇取決于將被實現(xiàn)的邏輯電路以及LUT設(shè)計中的延遲的權(quán)衡。
在圖5的實施例中,僅通過用于邏輯元件中的單獨的觸發(fā)器來支持快速反饋。正像前面所討論的,通過添加附加輸入到多路復(fù)用器從而支持兩個快速反饋來實現(xiàn)替代實施例。
圖6示出一個數(shù)據(jù)處理系統(tǒng)600,具有一個PLD610,可以包括如前面所討論的本發(fā)明的實施例。PLD610包括多個邏輯陣列塊(LAB),諸如所示出的LAB612(僅示出一個LAB,以避免附圖過于復(fù)雜)。LAB612包括多個邏輯元件,諸如所示出的邏輯元件611(僅示出一個邏輯元件,以避免附圖過于復(fù)雜)。數(shù)據(jù)處理系統(tǒng)600可以包括下列組件中的一個或者多個處理器640;存儲器650;I/O電路620;以及外圍設(shè)備630。這些組件通過系統(tǒng)總線665連接在一起,并且放在一個電路板660上,其被包含在一個最終用戶系統(tǒng)670中。
系統(tǒng)600能被用于各種各樣的應(yīng)用中,諸如計算機(jī)組網(wǎng),數(shù)據(jù)組網(wǎng),檢測儀表,視頻處理,數(shù)字信號處理,或者任意其他的期望利用可編程或者可再編程的優(yōu)點的應(yīng)用,PLD610能被用于執(zhí)行各種不同的邏輯函數(shù)。例如,PLD610能被配置為一個處理器或者控制器,與處理器640協(xié)同工作(或者,在替代實施例中,一個PLD其本身可用作一個單獨的系統(tǒng)處理器)。PLD610也可以被用作一個判定器,用于判定是否可以訪問系統(tǒng)600的共享資源。在另一個例子中,PLD610能被配置為一個在處理器和系統(tǒng)600的其他組件之一之間的接口。應(yīng)當(dāng)注意,系統(tǒng)600僅是示范性的。
盡管僅在前面詳細(xì)描述了本發(fā)明的某些示范性實施例,本領(lǐng)域的技術(shù)人員將容易地理解,在不從本質(zhì)上脫離本發(fā)明的新穎的教導(dǎo)和優(yōu)點的前提下,可能對示范性實施例進(jìn)行許多修改。因此,所有這樣的修改都被包含在本發(fā)明的范圍之內(nèi)。
權(quán)利要求
1.一種邏輯元件,包括多個存儲元件;多個多路復(fù)用器,所述的多個多路復(fù)用器按照多個等級進(jìn)行排列,包括最高等級的多路復(fù)用器,其具有連接到存儲元件的輸入端以及連接到次高等級的多路復(fù)用器的輸入端的輸出端,所述的多個多路復(fù)用器還包括第一等級的多路復(fù)用器,其具有連接到第二等級的多路復(fù)用器的輸出端的輸入端和至少一個輸出端,以及多個連接到多路復(fù)用器的控制信號,其中在第一操作模式下,控制信號確定在第一等級的多路復(fù)用器的至少一個輸出端處的第一模式輸出,以及在第二操作模式下,控制信號確定在除第一等級多路復(fù)用器以外的多路復(fù)用器的所選輸出端處的多個第二模式的輸出。
2.根據(jù)權(quán)利要求1所述的邏輯元件,其中,在第一操作模式下,第一模式輸出提供控制信號的完整函數(shù)。
3.根據(jù)權(quán)利要求2所述的邏輯元件,其中,在第二操作模式下,每一第二模式輸出提供一個適當(dāng)子集的控制信號的完整函數(shù)。
4.根據(jù)權(quán)利要求1所述的邏輯元件,其中,在第二操作模式下,一個或者多個控制信號被分裂為多個子控制信號,以便在連接到所述分裂控制信號的每個多路復(fù)用器處用相應(yīng)的子控制信號替代每個分裂控制信號。
5.根據(jù)權(quán)利要求1所述的邏輯元件,進(jìn)一步包括一個或者多個控制多路復(fù)用器,其輸出連接到邏輯元件的一個或者多個控制信號,其輸入由多個控制-多路復(fù)用器的輸入確定。
6.根據(jù)權(quán)利要求5所述的邏輯元件,進(jìn)一步包括一個或者多個輸入-輸出多路復(fù)用器,其輸入連接到控制多路復(fù)用器的一個或者多個輸入端,并且這些多路復(fù)用器的一個或者多個輸出按照等級進(jìn)行排列。
7.根據(jù)權(quán)利要求6所述的邏輯元件,其中,至少兩個控制多路復(fù)用器接收一個相同的控制多路復(fù)用器輸入。
8.根據(jù)權(quán)利要求6所述的邏輯元件,進(jìn)一步包括一個或者多個觸發(fā)器,其輸入連接到控制多路復(fù)用器的一個或者多個輸入。
9.根據(jù)權(quán)利要求6所述的邏輯元件,進(jìn)一步包括一個或者多個觸發(fā)器,其輸入端連接到輸入-輸出多路復(fù)用器的一個或者多個輸出端。
10.根據(jù)權(quán)利要求1所述的邏輯元件,進(jìn)一步包括連接到該邏輯元件的一個或者多個模式多路復(fù)用器,用于在第一操作模式和第二操作模式之間切換。
11.一種可編程邏輯設(shè)備,包括一個依照權(quán)利要求1的邏輯元件。
12.一種數(shù)據(jù)處理系統(tǒng),包括一個依照權(quán)利要求11的可編程邏輯設(shè)備。
13.一種制造邏輯元件的方法,包括提供多個存儲元件;提供多個多路復(fù)用器,所述多路復(fù)用器按照多個等級進(jìn)行排列,包括最高等級的多路復(fù)用器,其具有連接到存儲元件的輸入端以及連接到次高等級的多路復(fù)用器的輸入端的輸出端,所述多路復(fù)用器還包括第一等級的多路復(fù)用器,其具有連接到第二等級的多路復(fù)用器的輸出端的輸入端和至少一個輸出端,以及提供多個控制信號,這些控制信號被連接到多路復(fù)用器,其中在第一操作模式下,控制信號確定在第一等級的多路復(fù)用器的至少一個輸出端處的第一模式輸出,以及在第二操作模式下,控制信號確定在除第一等級多路復(fù)用器以外的多路復(fù)用器的所選輸出端處的多個第二模式的輸出。
14.根據(jù)權(quán)利要求13所述的方法,其中,在第一操作模式下,第一模式輸出提供控制信號的完整函數(shù)。
15.根據(jù)權(quán)利要求14所述的方法,其中,在第二操作模式下,每個第二模式輸出提供一個適當(dāng)子集的控制信號的完整函數(shù)。
16.根據(jù)權(quán)利要求13所述的方法,其中,在第二操作模式下,一個或者多個控制信號被分裂為多個子控制信號,以便在連接到所述分裂控制信號的每個多路復(fù)用器處用相應(yīng)的子控制信號替代每個分裂控制信號。
17.根據(jù)權(quán)利要求13所述的方法,進(jìn)一步包括向邏輯元件添加一個或者多個控制多路復(fù)用器,其輸出連接到邏輯元件的一個或者多個控制信號,其輸入由多個控制多路復(fù)用器的輸入確定。
18.根據(jù)權(quán)利要求17所述的方法,進(jìn)一步包括向該邏輯元件添加一個或者多個輸入-輸出多路復(fù)用器,其輸入連接到控制多路復(fù)用器的一個或者多個輸入端,并且這些多路復(fù)用器的一個或者多個輸出按照等級進(jìn)行排列。
19.根據(jù)權(quán)利要求18所述的方法,其中,至少兩個控制多路復(fù)用器接收一個相同的控制多路復(fù)用器輸入。
20.根據(jù)權(quán)利要求18所述的方法,進(jìn)一步包括向邏輯元件添加一個或者多個觸發(fā)器,其輸入連接到控制多路復(fù)用器的一個或者多個輸入。
21.根據(jù)權(quán)利要求18所述的方法,進(jìn)一步包括向邏輯元件添加一個或者多個觸發(fā)器,其輸入端連接到輸入-輸出多路復(fù)用器的一個或者多個輸出端。
22.根據(jù)權(quán)利要求13所述的方法,進(jìn)一步包括向邏輯元件添加連接到該邏輯元件的一個或者多個模式多路復(fù)用器,用于在第一操作模式和第二操作模式之間切換。
23.一種邏輯元件,包括多個存儲元件;多個多路復(fù)用器,所述的多個多路復(fù)用器按照多個等級進(jìn)行排列,包括最高等級的多路復(fù)用器,其具有連接到存儲元件的輸入端以及連接到次高等級的多路復(fù)用器的輸入端的輸出端,所述的多個多路復(fù)用器還包括第一等級的多路復(fù)用器,其具有連接到第二等級的多路復(fù)用器的輸出端的輸入端和至少一個輸出端,以及多個連接到多路復(fù)用器的控制信號,一個或者多個控制多路復(fù)用器,其輸出連接到邏輯元件的一個或者多個控制信號,其輸入由多個控制多路復(fù)用器的輸入確定;以及連接到該邏輯元件的一個或者多個模式多路復(fù)用器,用于在第一操作模式和第二操作模式之間切換,其中在第一操作模式下,控制信號確定在第一等級的多路復(fù)用器的至少一個輸出端處的第一模式輸出,以及在第二操作模式下,控制信號確定在除第一等級多路復(fù)用器以外的多路復(fù)用器的所選輸出端處的多個第二模式的輸出。
24.一種可編程邏輯設(shè)備,包括一個依照權(quán)利要求23的邏輯元件。
25.一種數(shù)據(jù)處理系統(tǒng),包括一個依照權(quán)利要求24的可編程邏輯設(shè)備。
全文摘要
一種邏輯元件包括存儲元件,多路復(fù)用器和控制信號。這些多路復(fù)用器按等級排列并且包括最高等級的多路復(fù)用器,其具有連接到存儲元件的輸入端和連接到次高等級的多路復(fù)用器輸入端的輸出端,這些多路復(fù)用器還包括一個第一等級的多路復(fù)用器,其具有連接到第二等級的多路復(fù)用器的輸出端的輸入端和至少一個輸出端。控制信號被連接到多路復(fù)用器。在第一種操作模式下,控制信號確定在至少一個第一等級多路復(fù)用器輸出端處的第一模式輸出,在第二操作模式下,控制信號確定在所選擇的非第一等級多路復(fù)用器輸出端處的第二模式輸出。
文檔編號H03K19/173GK1540865SQ200410033018
公開日2004年10月27日 申請日期2004年2月9日 優(yōu)先權(quán)日2003年2月10日
發(fā)明者D·路易斯, B·彼得森, S·卡普塔諾盧, A·李, D 路易斯, 蒙, 賬 德 申請人:阿爾特拉公司
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
墨玉县| 宁化县| 卢氏县| 大渡口区| 菏泽市| 吉首市| 沙雅县| 湘潭市| 三门峡市| 肇东市| 兴安县| 蓬安县| 清流县| 苍梧县| 新源县| 威海市| 宜君县| 大化| 湖州市| 济阳县| 宜昌市| 富源县| 永善县| 永修县| 淮安市| 大方县| 汉寿县| 扶沟县| 佛教| 鲁山县| 黔东| 潜山县| 河北省| 阿瓦提县| 正蓝旗| 永修县| 蕉岭县| 攀枝花市| 宜丰县| 观塘区| 高邮市|