專利名稱：驅(qū)動電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的驅(qū)動電路涉及到這樣的驅(qū)動電路，它的輸出信號通過導(dǎo)線等具有寄生電感的部件與下級裝置的輸入端連接，進(jìn)行電流驅(qū)動或電壓驅(qū)動，特別涉及到能通過合適的材料與安裝來減少不同的寄生電感的影響，維持著良好的輸出耦合與寬帶特性的驅(qū)動電路。
背景技術(shù)：
近年來，由于因特網(wǎng)的普及，光通信用IC中所要求的傳輸速度向著10Gb/s～40Gb/s的高速化方向發(fā)展。為了實現(xiàn)IC的高速化，需要提高構(gòu)成IC的晶體管的高速響應(yīng)性，還需抑制安裝時限制了帶寬等特性退化的問題。尤其是與IC輸出端的寄生電容(焊盤電容或晶體管的輸出電容等)和下一級裝置的輸入端相連接的導(dǎo)線等的寄生電感所形成的LC電路中帶寬受限制或輸出失配已成為特性退化的主要原因。
為了解決上述問題，已有在輸出端構(gòu)成非專利文獻(xiàn)1(“40Gh/s 2∶1Multiplexer and 1∶2 Demultiplexer in 180nm CMOS”，ISSCC Digest ofTechnical Papers，pp.334-345，2003)中圖19.6.2所示的濾波器。
具有非專利文獻(xiàn)1的濾波器的驅(qū)動電路的已有結(jié)構(gòu)的例子示明于圖11。在圖11中，驅(qū)動電路IC芯片1具有差動晶體管對Q1、Q2；連接在差動晶體管對Q1、Q2的發(fā)射極端子與IC內(nèi)負(fù)電壓端子之間，用于設(shè)定由差動晶體管對驅(qū)動的電流的恒定電流源I1；將從發(fā)射極端子取出的輸出信號輸入給上述差動晶體管對Q1、Q2的基極引出端的發(fā)射極跟隨晶體管Q3、Q4；分別連接在上述發(fā)射極跟隨晶體管Q3、Q4的發(fā)射極端子與IC內(nèi)的負(fù)電壓端子之間，用于設(shè)定流到Q3、Q4的電流的恒定電源I2、I3；連接到差動晶體管Q1、Q2的集電極輸出端子上的IC內(nèi)部匹配用的終端電阻R1、R2；分別在差動晶體管對Q1、Q2的集電極輸出端與IC內(nèi)的正電壓端子間經(jīng)電阻R1、R2所連接的電感器L1、L2；分別設(shè)于IC 1的差動輸出部的焊盤P1、P2；分別插入差動晶體管對Q1、Q2的集電極輸出端子與焊盤P1、P2之間的電感器L3、L4；與IC內(nèi)的正電壓所連接的焊盤P5以及與IC內(nèi)負(fù)電壓連接的焊盤P6。
導(dǎo)線L9連接上述焊盤P5與安裝基板上的正電壓源，導(dǎo)線L10連接上述焊盤P5與安裝基板上的負(fù)電壓源。
由IC芯片1驅(qū)動的光輸出部2包括光調(diào)制器D和與之并聯(lián)的電阻3，光調(diào)制器D的陽極通過導(dǎo)線L5與上述焊盤5連接，光調(diào)制器D的陰極則與正電壓源連接。然后在上述焊盤P2與正電壓源之間則通過導(dǎo)線16與終端電阻R4連接。
在圖11的驅(qū)動電路中，通過于終端電阻R1、R2上分別串聯(lián)連接的電感值峰化用電感器L1、L2，差動晶體管對Q1、Q2的各集電極輸出，以及連接IC輸出焊盤P1、P2間的電感器L3、L4的效應(yīng)，實現(xiàn)IC的寬帶特性。此外，通過單片式電感(L1～L4)，差動變壓器對Q1、Q2的輸出電容，P1、P2的焊盤電容以及導(dǎo)線L5、L6構(gòu)成的濾波器，同時使L值最優(yōu)化，就能使此濾波器本身的截止頻率充分地高而不會成為IC整體的帶寬受限的主因。再有，通過L值的最優(yōu)化，能將濾波器的特性阻抗設(shè)定到所希望的值。這樣，通過具有濾波器的輸出電路，可以實現(xiàn)改進(jìn)帶寬和良好的輸出耦合特性。
在非專利文獻(xiàn)2中(“20Gb/s transimpedance preamplifier andmodulator driver in SiGe bipolar technology，”IEE Electron Lett.Vol.32.No.13，pp.1136-1137.19，June，1997)將導(dǎo)線串聯(lián)地插入終端電阻，改進(jìn)了輸出波形的上升/下降時間。

發(fā)明內(nèi)容
但是既有形式的具有濾波器的驅(qū)動電路中，需要在設(shè)計時專門確定導(dǎo)線L5、L6的電感值，例如對于驅(qū)動激光二極管與光調(diào)制器的驅(qū)動器，所用的封裝因用途而異，或是為使模塊與傳輸裝置小型化而采用裸片安裝，或者為了不使IC的發(fā)熱而給光器件帶來不利影響有意地加寬IC與光器件的間隔而以長的導(dǎo)線進(jìn)行連接，這樣，預(yù)先將導(dǎo)線L5、L6的電感值作唯一性地確定便帶來了困難。
因此，盡管構(gòu)成了濾波器，但在每次安裝中會受到不同電感值的影響，而存在不能充分抑制帶寬退化與輸出失配等問題。此外，在已有的使發(fā)射極跟隨器的信號進(jìn)行放大的實施形式的驅(qū)動電路中構(gòu)成濾波器的情形中，如以下所詳述，發(fā)射極跟隨器的特性會影響到驅(qū)動電路的輸出阻抗，而有差動晶體管對Q1、Q2的輸出電容不能視作為理想的電容、不能獲得良好濾波特性的問題。
下面說明差動放大器的輸出阻抗、發(fā)射極跟隨器的輸出阻抗以及發(fā)射極跟隨器作輸入連接時的差動放大器對輸出阻抗的影響。圖12示明基本的差動放大器的等效電路。圖12(a)示明包含晶體管Q1、Q2與終端電阻R1、R2的差動放大器的等效電路。圖12(a)的差動放大器中當(dāng)有差動信號輸入時，其用的發(fā)射極點成為假想的設(shè)置點，這時的差動放大器可由單端型的等效電路置換。因此，小信號等效電路可如圖12(b)表示(參考文獻(xiàn)Analysis and Design of Analog IntegratedCircuits，F(xiàn)ourth Edition)。
圖12(b)中，RS是輸入信號源的輸出阻抗、rb是基極電阻、rπ是輸入電阻、cπ是基極-發(fā)射極間電容、Cμ是基極-集電極間電容、gm為互導(dǎo)、RL為終端電阻R1或R2的電阻值、vi為信號源的電壓、V1為加到電阻rπ兩端的電壓，vo為從電阻RL的兩端取出的輸出電壓。
圖12(c)示明由圖12(b)的等效電路求出的輸出阻抗等效電路。如圖12(c)所示，晶體管Q1或Q2的輸出阻抗由并聯(lián)的兩個CR串聯(lián)電路表示。在這兩個CR串聯(lián)電路之中，與gm或正比的電容根據(jù)晶體管Q1或Q2的集電極電流的條件其大小發(fā)生改變，因此當(dāng)集電極電流大時，由與gm成正比的電容所構(gòu)成的CR電路的阻抗就變小，而起主導(dǎo)地位，但在晶體管為截止的狀態(tài)下，隨著gm的變小，與gm成正比的電容會變得比Cμ小，因而此時由Cμ構(gòu)成的CR電路的阻抗占主導(dǎo)地位。結(jié)果可以估計出晶體管Q1或Q2的輸出電容之一也能作為作支配地位的CR電路中的C。
圖13是將集電極電流較大狀態(tài)下的差動放大器的輸出的S22標(biāo)繪于史密斯圓圖中的圖形。從圖13也可看出，差動放大器的輸出阻抗是以負(fù)載電阻RL與CR的串聯(lián)電路的并聯(lián)電路表示，也即晶體管的輸出阻抗由CR串聯(lián)電路表示。因此在構(gòu)成濾波器時，可考慮從上述史密斯圓圖上估算出的CR串聯(lián)電路的C的值進(jìn)行設(shè)計。
下面說明發(fā)射極跟隨器的輸出阻抗。圖14示明基本的發(fā)射極跟隨器的等效電路。圖14(a)是包含晶體管Q3或Q4的發(fā)射極跟隨器電路的電路圖。發(fā)射極跟隨器的小信號等效電路則以圖14(b)表示。由于從此等效電路所求得的輸出阻抗等效電路在高速電路中對于I2與I3在數(shù)百μA以上而1/gm＝(RS+rb)時成為感應(yīng)性的作業(yè)，故可表示為圖14(c)所示的形式(參考文獻(xiàn)Analysis and Design of Analog Integratedcircuits，F(xiàn)ourth Edition)。
圖15是將發(fā)射極跟隨器的S22標(biāo)繪于史密斯圓圖上的結(jié)果，從圖15還可看出，發(fā)射極跟隨器的輸出阻抗可以由感應(yīng)性阻抗表示。
通過將發(fā)射極跟隨器的輸出阻抗表示為感應(yīng)性阻抗，對差動放大器的輸出阻抗的影響如圖16與17所示。圖16(a)示明對發(fā)射極跟隨器進(jìn)行輸入連接時的差動放大器的等效電路，將圖12(b)的輸入信號源的輸出阻抗RS置換為發(fā)射極跟隨器的輸出阻抗Zout-ef。
圖16(b)示明根據(jù)圖16(a)所示的等效電路求得的輸出阻抗的等效電路。在此等效電路中通過表示為與頻率平方成反比的電阻Rosc，還通過形成cπ與L的并聯(lián)諧振電路，晶體管Q1或Q2的輸出阻抗不可視作為單純的CR串聯(lián)電路。
圖17示明將發(fā)射極跟隨器連接到差動放大器的輸入端時的差動放大器的S22。與圖13所示的S22相比，曲線圖成為向外側(cè)膨脹的形狀，這反映出電阻Rosc的影響，這樣，發(fā)射極跟隨器的輸出的感應(yīng)性操作給差動放大器的輸出阻抗帶來影響的結(jié)果，將影響到將差動晶體管對Q1、Q2的輸出電容作為構(gòu)成要素的驅(qū)動電路輸出的濾波特性，難以獲得所希望的電感峰化量或輸出耦合，而成為驅(qū)動電路帶寬退化或輸出失配的原因。
本發(fā)明正是用于解決上述問題的，其特征為，IC內(nèi)部終端用的各終端端子不是在IC內(nèi)部以相互結(jié)合的狀態(tài)經(jīng)導(dǎo)線與外部連接，而是分開各終端端子，將導(dǎo)線布置成使各個端子與安裝基板或封裝引線連接。本發(fā)明的另一特征是，為了由此導(dǎo)線的電感器獲得所希望的電感值峰化量或輸出耦合，補加阻尼電阻。
通過設(shè)置上述電感器與阻尼電阻，在設(shè)計電路時不對輸出端子的導(dǎo)線的電感值作唯一性地確定，而是在每次安裝中對輸出端導(dǎo)線長度或?qū)Ь€形狀進(jìn)行設(shè)定，由于這樣能使電感值峰化量或輸出耦合最優(yōu)化，就可減少安裝時的波形失真，實現(xiàn)寬帶特性。


圖1是實施形式1的驅(qū)動電路的電路圖。
圖2是實施形式1的驅(qū)動電路與已有驅(qū)動電路的增益頻率特性圖。
圖3是實施形式1的驅(qū)動電路與已有驅(qū)動電路的群延遲特性圖。
圖4是實施形式1的驅(qū)動電路與已有驅(qū)動電路的輸出反射衰減量S22的圖。
圖5是實施形式2的驅(qū)動電路的濾波部分的具體布局圖。
圖6是實施形式3的驅(qū)動電路圖。
圖7是將發(fā)射極跟隨器連接到差動電路輸入端時的S22與阻尼電阻值的相關(guān)圖。
圖8是實施形式4的驅(qū)動電路的電路圖。
圖9是實施形式5的驅(qū)動電路的電路圖。
圖10是實施形式6的驅(qū)動電路的電路圖。
圖11是已有的驅(qū)動電路的電路圖。
圖12是基本的差動放大器的等效電路圖。
圖13是基本的差動放大器的S22的史密斯圓圖。
圖14是基本的發(fā)射極跟隨器的等效電路圖。
圖15是基本的發(fā)射極跟隨器的S22的史密斯圓圖。
圖16是發(fā)射極跟隨器連接到差動電路輸入端時的等效電路圖。
圖17是發(fā)射極跟隨器連接到差動電路輸入端時的S22的史密斯圓圖。
圖中各標(biāo)號的意義如下1，IC芯片；2，光輸出部；R1～R8，電阻；Q1、Q2，差動晶體管對；Q3、Q4，發(fā)射極跟隨器晶體管；P1～P5，焊盤；L1～L4，電感器；L5、L6、L7、L8、L9，導(dǎo)線。
具體實施例方式
實施形式1圖1例示本發(fā)明實施形式1的驅(qū)動電路的結(jié)構(gòu)。與圖11的電路比較可知，在圖1中，IC內(nèi)部終端用的各終端端子并不相互連接，將差動晶體管對Q1、Q2的各終端端子與前級的晶體管Q3、Q4的集電極連接到各個焊盤P3、P4、P5上，然后，各焊盤P3、P4、P5分別通過導(dǎo)線L7、L8、L9與正電壓源連接。
通過改變導(dǎo)線L7、L8的長度等，可以調(diào)整電感值。若是輸出端子一方的電感器L3、L4在安裝上增長，對于與IC設(shè)計時相比其電感值增大的情形，則從輸出端子P1、P2觀察光輸出部2或終端電阻R4時的電阻在高頻時升高，輸出信號損失增大，從而帶寬退化。但是導(dǎo)線L7、L8的電感同時增大時，由于晶體管Q1、Q2的負(fù)載電阻在高頻下變大使峰化量加大，故可以補償上述損耗造成的帶寬退化。
通過導(dǎo)線L7、L8進(jìn)行電感插入改進(jìn)了帶寬的效果示明于圖2～4中。在圖2中，實線表示以往的具有濾波器的驅(qū)動電路的增益效率特性；虛線表示以往結(jié)構(gòu)中驅(qū)動電路輸出端的電感器L3、L4的電感值變?yōu)?倍時的頻率特性；雙點劃線表示上述電感器L3、L4的電感值為2倍的狀態(tài)下采用實施例1的結(jié)構(gòu)，使導(dǎo)線L7、L8的電感值與L3、L4相同時的頻率特性；點劃線則表示在此實施形式1的結(jié)構(gòu)下插入具有比L3、L4大的電感值的導(dǎo)線L7、L8時的頻率特性。
在已有的電路中，當(dāng)L3、L4的值比設(shè)計值大時，4GHz以上的高頻下，帶寬退化。但是如實施例1所示，通過插入L7、L8，與已有電路相比，有可能使帶寬寬帶化。圖3表明前面所述各條件下的群延遲特性。當(dāng)輸出導(dǎo)線L3、L4的電感值比設(shè)計時的大，相對于頻率變化的群延遲特性的變化量在高頻區(qū)有加大傾向，但可知通過插入L7、L8能抑制群延遲特性的變化量。圖4示明前面所述各條件下輸出反射衰減量S22的特性。在已有的電路中，由于L3、L4比設(shè)計時大，使高頻下的輸出反射衰減量惡化。但在實施形式1的結(jié)構(gòu)下，通過改變導(dǎo)線L7、L8的長度，改進(jìn)了輸出反射衰減量。
實施形式2圖5是本發(fā)明實施形式1的驅(qū)動電路中濾波部分布局的具體例子。在圖5中，3是封裝的引線。如圖2～4所示，為了補償導(dǎo)線L5、L6的變長造成的特性惡化，要求導(dǎo)線L7、L8同樣地加長。如圖5所示，于IC芯片1的同一邊上設(shè)置P1、P2、P3與P4后，芯片1與封裝引線3之間的距離根據(jù)安裝形式或每次安裝中芯片位置的偏移，即便L5、L6的長度變化，L7、L8也同樣地改變其長度，從而能自動地補償L5、L6的長度給予驅(qū)動電路特性的影響。
實施形式3圖6例示本發(fā)明實施形式3的驅(qū)動電路的結(jié)構(gòu)。在圖6中，相對于圖1的電路在發(fā)射極跟隨器晶體管Q3、Q4的各發(fā)射極輸出端與差動晶體管對Q1、Q2的各基極輸入端之間，分別插入電阻R5與R6。
相對于將發(fā)射極跟隨器輸出端與發(fā)射極接地的基極輸入端之間相結(jié)合而形成的諧振電路，電阻R5、R6起到阻尼電阻的作用。插入電阻R5、R6的結(jié)果等于在圖16(b)中增加了rb的值，當(dāng)rb增大，由與Rosc并聯(lián)的Cμ×gm×rb所表示的電容也增大。當(dāng)此電容增大而阻抗比Rosc充分小時，難以看到Rosc的影響，在Cπ與L并聯(lián)的諧振中同樣如此，通過使與L串聯(lián)的rb增大，能取得諧振電路的阻尼效應(yīng)。
圖7中，實線表明無阻尼電阻時的S22，虛線表明R5、R6為5Ω時的S22，點劃線表明R5、R6為20Ω時的S22?？梢钥吹剑?dāng)電阻徐徐增大，圖17所示的S22特性在形狀上也漸漸一致。這樣，插入的電阻R5、R6，即使是發(fā)射極跟隨器的阻抗表現(xiàn)出電感性，也能抑制它帶來的影響，可以使差動晶體管對Q1、Q2的輸出電容接近理想的電容。但是，阻尼電阻R5、R6的插入等效于增加了基極電阻rb，由于無意識地增大了電阻值會影響帶寬特性，故應(yīng)對帶寬特性與輸出耦合特性作綜合調(diào)整決定出最佳值。
將這種阻尼電阻值最佳化的結(jié)果，使得驅(qū)動電路的差動晶體管對的輸出電容接近更理想的電容。從而能更容易地設(shè)計驅(qū)動電路的輸出濾波器，實現(xiàn)更理想的濾波器特性。
實施形式4圖8例示本發(fā)明的實施形式4的驅(qū)動電路的結(jié)構(gòu)。在圖8中，相對于圖1的電路在各個發(fā)射極跟隨器晶體管Q3、Q4的發(fā)射極輸出端與電流源I2、I3之間分別插入電阻R7與R8，從各個電阻與電流源的結(jié)合點取出到差動晶體管對Q1、Q2的基極輸入端的信號。
在如上述插入電阻R7、R8后，成為在等效電路上于發(fā)射極跟隨器晶體管Q3、Q4的輸出端與差動晶體管對Q1、Q2的基板輸入端之間串聯(lián)地插入阻尼電阻，而起到與實施形式3相同的效果。
實施形式5圖9例示本發(fā)明實施例5的驅(qū)動電路的結(jié)構(gòu)。圖9的電路是把實施形式2所示的阻尼電阻R5、R6應(yīng)用到圖11的已有的驅(qū)動電路上的結(jié)果，此電路結(jié)構(gòu)也能抑制發(fā)射極跟隨器的輸出阻抗的感應(yīng)性操作對差動放大器的輸出阻抗的影響，可獲得與實施形式3相同的效果。
實施形式6圖10例示本發(fā)明的實施例6的驅(qū)動電路的結(jié)構(gòu)。圖10的電路是把實施形式3所示的阻尼電阻R7、R8應(yīng)用于圖11的已有的驅(qū)動電路中的結(jié)果，在此電路結(jié)構(gòu)中同樣也能抑制發(fā)射極跟隨器的輸出阻抗的感應(yīng)性操作對差動放大器的輸出阻抗的影響，能獲得與實施形式3相同的效果。
權(quán)利要求
1.一種驅(qū)動電路，是具有各個輸入端與發(fā)射極跟隨器的輸出端連接的差動晶體管對的驅(qū)動電路，其特征在于將上述差動晶體管對的終端端子與各個焊盤(P3、P4)連接，同時用作為電感器而發(fā)揮作用的導(dǎo)線(L7、L8)分別連接各焊盤(P3、P4)與安裝基板或封裝引線之間。
2.權(quán)利要求1所述的驅(qū)動電路，其特征在于使差動晶體管對的各基極通過電阻與構(gòu)成上述發(fā)射極跟隨器的晶體管的發(fā)射極連接。
3.權(quán)利要求1或2所述的驅(qū)動電路，其特征在于對應(yīng)于設(shè)在上述差動晶體管對的輸出端側(cè)的電感器(L5、L6)的值，增減上述導(dǎo)線(L7、L8)的長度。
4.權(quán)利要求1～3中任一項所述的驅(qū)動電路，其特征在于將上述差動晶體管對的輸出端的焊盤(P1、P2)與前述焊盤(P3、P4)設(shè)置在安裝該驅(qū)動電路的芯片的同一側(cè)上。
全文摘要
本發(fā)明提供一種驅(qū)動電路。在設(shè)有用于消除輸出失配的濾波器的已有驅(qū)動電路中，存在著具體確定輸出部的導(dǎo)線L5、L6的電感值的困難。為此，在具有以各個輸入端與發(fā)射極跟隨器的輸出端連接的差動晶體管對(Q1、Q2)的驅(qū)動電路中，將上述差動晶體管對的終端端子與各焊盤(P3、P4)連接，同時將各焊盤(P3、P4)與安裝基板或封裝引線之間以作為電感器而發(fā)揮作用的導(dǎo)線(L7、L8)分別連接。還將差動晶體管對的各基板通過電阻與構(gòu)成上述發(fā)射極跟隨器的晶體管的發(fā)射極連接。
文檔編號H03F3/189GK1612341SQ20041005624
公開日2005年5月4日 申請日期2004年8月5日 優(yōu)先權(quán)日2003年10月28日
發(fā)明者宮下美代, 山本和也 申請人:三菱電機(jī)株式會社