專利名稱:∑-△變換裝置的制作方法
技術領域:
本發(fā)明系關于一種∑-Δ變換裝置。
背景技術:
以連續(xù)時間模式操作的∑-Δ變換器亦稱為CTSD(連續(xù)時間∑-Δ)調(diào)制器。
在進入千兆赫茲范圍的時鐘速度操作的此種∑-Δ變換器意欲用于尤其是直接在移動無線電接收裝置的天線上達到射頻模擬信號的數(shù)字化,接收裝置做為實例以GSM(全球行動通訊系統(tǒng))、UMTS(通用移動電信系統(tǒng))或WLAN(無線局域網(wǎng)絡)標準為基準操作。
當進行此種高速CSTD調(diào)制器的基本、限制因素為時鐘來源的顫動問題,其為必要的以定義在CSTD的回饋脈沖。因在此種回饋脈沖的能量正比于個別脈沖寬度,影響脈沖的上升或下降邊緣的任何顫動提供不欲的噪聲貢獻。其它限制因素為功率消耗、回路延遲及電路的最大操作速度(其受制造技術限制)。然而,所提及的后三項限制因素近來已可由下列方法避免在理論級,脈沖不變性轉換方法已被發(fā)展,其允許不連續(xù)時間SD調(diào)制器被對映為連續(xù)時間電路,此方法考慮在該SD調(diào)制器的回饋路徑上的DA變換器所提供的保持函數(shù)及系基于全時鐘周期或半時鐘周期。
具傳輸頻率顯著高于100GHz的低次微米CMOS制造方法的可提供性將此種SD變換器的操作速度向上推進一大步。
在電路設計的新穎方法允許CSTD調(diào)制器以敏感的功率消耗進行。
L.Hernandez,S.Paton的文件”具傳輸線路諧振器及改良的顫動及超出回路延遲回路性能的連續(xù)時間∑-Δ調(diào)制器”提出由相對應不連續(xù)時間模型得到連續(xù)時間SD調(diào)制器的替代理論。使用此理論,CSTD變換器的轉移函數(shù)可由不連續(xù)時間調(diào)制器的轉移函數(shù)得到,若在連續(xù)時間調(diào)制器的積分器使用轉移線路模型化。在此情況下,積分器系使用四分之一-λ諧振器而產(chǎn)生。此發(fā)表文件亦指出在該兩個轉移函數(shù)間的相等表示趨向顫動的敏感性以數(shù)量級減少。此結果系由仿真及具分離組件的原型支持。
使用以上所指出文件而產(chǎn)生的該方法之基本缺點為外部的轉移線路,稱之為四分之一-λ諧振器,為需要的,在本實例中其為陶瓷-四分之一-λ諧振器。此不僅使得此方法因外部諧振器的高成本及高空間要求而對大量生產(chǎn)為不具吸引力的,但亦表示所提出原則對在該芯片的內(nèi)部(稱之為集成)及外部組件的電性質間的不一致非常敏感。特別是,有問題的不一致可發(fā)生于四分之一-λ延遲組件(其系由外部轉移線路所產(chǎn)生)及該時鐘產(chǎn)生器的時鐘速率之間,此時鐘速率定義在該SD變換器的回饋路徑上的量化器的取樣速率。
發(fā)明內(nèi)容
本發(fā)明目的為訂定一種以連續(xù)時間模式操作的∑-Δ調(diào)制器,其可在進入千兆赫茲范圍的時鐘速率操作及適合用于大量生產(chǎn)。
本發(fā)明藉由∑-Δ變換裝置達到該目的,此裝置具-在該∑-Δ變換裝置的輸入及輸出間的一串聯(lián)電路,其包括至少一個具預先決定轉移函數(shù)的放大器及具時鐘輸入的量化器,-回饋路徑,其連接該串聯(lián)電路的輸出至其輸入及包含數(shù)字/模擬轉換器,-具可調(diào)整頻率的諧振器,其輸出系耦合至該放大器以形成積分器,及-頻率控制塊,其控制具可調(diào)整頻率的諧振器之頻率及系耦合至該量化器的時鐘輸入。
使用所提出原則,進行積分器功能的該諧振器被設計為具可調(diào)整頻率。為控制該諧振器頻率,頻率控制塊被提供其同時提供在該∑-Δ變換器的回饋路徑的該量化器的時鐘頻率。
在此情況下,該量化器的時鐘頻率及該諧振器被活化的頻率不必要為相同的;然而,所提出原則提供在該兩個頻率或時鐘速率間的同步化。
使用所提出可調(diào)整諧振器做為在∑-Δ變換裝置的積分器,可有利地免除外部四分之一-λ延遲線路。
所示出原則避免所敘述的不一致。此外,在該量化器的時鐘速率及操作做為積分器的諧振器之頻率及/或相位間的耦合被確保。此以頻率控制塊確保,其有利地包括鎖相回路、鎖頻回路或其它頻率合成器。
該頻率合成器較佳為包括回路濾波器或用于頻率調(diào)變的其它組件。
在該諧振器的頻率及該量化器的時鐘頻率之間的耦合亦可使用負型阻抗振蕩器達到。具可調(diào)整頻率的諧振器做為實例可為揮發(fā)經(jīng)頻率控制振蕩器(VCO)的形式,如總是出現(xiàn)于鎖相回路。因此種頻率或鎖相回路亦促進該量化器的時鐘信號之產(chǎn)生,得到在具可調(diào)整頻率的諧振器及該量化器之間的進一步改良一致性。在CMOS、BICMOS或雙極電路中此種高品質VCOs可無困難地產(chǎn)生。
或者是,具可調(diào)整頻率的諧振器亦可為BAW(塊體波)諧振器的形式,此種BAW諧振器可使用具在數(shù)千范圍品質的硅技術無困難地產(chǎn)生,BAW諧振器可使用”多塑模塊件”產(chǎn)生,此替代方案亦允許特別良好的一致性可在積分器的頻率及該量化器的時鐘頻率之間得到。
在另一替代方案中,具可調(diào)整頻率的諧振器亦可為陶瓷諧振器的形式。
所有被敘述的諧振器,其被設計為具可調(diào)整頻率,可被積分于一芯片或是以個別組件產(chǎn)生。它們被設計為具基于該量化器的時鐘速率之可調(diào)整頻率之事實表示沒有任何一類不一致性或制造變化的問題發(fā)生。
為使該BAW諧振器或陶瓷諧振器為可調(diào)整的,可加入可變電容二極管。該可變電容可為與如實際諧振器并聯(lián)連接的可調(diào)整可變電容二極管的形式。
該∑-Δ變換器或∑-Δ調(diào)制器可為單級及多級設計。該多級SD變換器較佳為包括具可調(diào)整頻率的諧振器于每一個級,該諧振器系由個別頻率合成器控制。在此裝置中,該諧振器較佳為相同設計。
數(shù)字/模擬轉換器可在頻率控制塊及于可調(diào)整諧振器上的調(diào)整輸入間連接,此使得調(diào)整個別調(diào)整信號的補償值為可能而與其它諧振器或組件無關。
被設計為具可調(diào)整頻率及較佳為具與其它可調(diào)整諧振器為相同設計的進一步諧振器可被有利地提供于被制造為控制回路的頻率合成器。在此情況下,具可調(diào)整頻率的諧振器(其被操作為積分器)僅以經(jīng)控制方式操作。
所提出原則的其它細節(jié)及有利細節(jié)可在相依項權利要求看見。
本發(fā)明參考附圖使用許多示例具體實施例詳細解釋于下文,其中第1圖顯示基于所提出原則的連續(xù)時間∑-Δ調(diào)制器的第一示例具體第2圖顯示具啟動具可調(diào)整頻率的諧振器的獨立地可調(diào)整補償電壓的自第1圖的示例具體實施例之發(fā)展,及第3圖顯示具藉由控制總線的D/A變換器的啟動之本發(fā)明∑-Δ變換器的第三示例具體實施例。
具體實施例方式
第1圖顯示以連續(xù)時間模式操作的∑-Δ調(diào)制器的示例具體實施例,其亦稱為∑-Δ變換器。此為例如二階調(diào)制器的形式,回饋路徑包括一串聯(lián)電路,其包含第一放大器1,具阻抗Z0的倒數(shù)值的梯度gm,及進一步放大器2,其同樣地具倒數(shù)阻抗值Z0的梯度gm,連接在第二放大器2下游的是多電路開關3,其具時鐘控制輸入,頻率Fm被供應于此,此頻率對應于時鐘周期T的倒數(shù)。連接于該開關3的輸出的是限制放大器4,其輸出形成該∑-Δ變換器的回饋路徑的輸出。該開關3及該限制放大器4一起形成量化器,此表示不連續(xù)時間及不連續(xù)值信號在該量化器3、4的輸出產(chǎn)生。回饋路徑5、6連接該量化器3、4的輸出至耦合該第一及第二放大器1、2至彼此的電路節(jié)點,該回饋路徑5、6包括轉移組件,其在z平面具轉移函數(shù)z-1,及,此轉移組件的下游,電流源極電路6,其依據(jù)在功能塊5的輸出之信號輸出正電流Ir或負電流-Ir。整體言之,該回饋路徑5、6具數(shù)字/模擬變換器的功能。
連接至該放大器1、2的輸出側的是個別諧振器7、8,其每一個使其頻率被調(diào)整及其為相同設計。為進行調(diào)整目的,該諧振器7、8具個別頻率控制輸入,在該放大器1、2的輸出的諧振器7、8形成個別積分器。為控制該諧振器7、8的頻率,鎖相回路9被提供,其包括進一步諧振器10,其輸出系連接至相位檢測器11的輸入,該相位檢測器11經(jīng)由回路濾波器12路由至該諧振器10的頻率控制輸入。該諧振器7、8的頻率控制輸入亦連接至該回路濾波器12的輸出。該相位檢測器11具用于供應在參考頻率fref的時鐘信號及供應使用控制總線CTRL-BUS供應數(shù)字數(shù)據(jù)。為作動在該量化器3、4的多電路開關3之目的,該諧振器10的輸出經(jīng)由兩個緩沖放大器13、14亦連接至該開關3的時鐘輸入。在此裝置中,該放大器13為負阻抗放大器-G0的形式,其減少該諧振器10的阻尼,連接于該放大器13下游的該放大器14為緩沖放大器的形式。
為進一步改良該∑-Δ變換器的可操作性,具可調(diào)整頻率的另一諧振器15被提供,類似其它諧振器的頻率控制輸入,該諧振器15的頻率控制輸入系連接至該回路濾波器12的輸出。具可調(diào)整頻率的諧振器15之輸出系連接至該第一放大器1的輸入及因而至該∑-Δ變換器的輸入。
在諧振器10及阻尼折減放大器13間的耦合產(chǎn)生會振蕩的系統(tǒng)。該阻尼折減放大器13的輸出經(jīng)由緩沖放大器14饋送至該量化器3、4,及在該鎖相回路9的相位檢測器11。該相位檢測器塊11亦包括進一步功能塊(未示出),例如充電泵電路、除頻器等。在該相位檢測器11的輸入之總線被使用以控制除頻器比值、充電泵電流等。做為實例,使用晶體振蕩器或其它外部參考提供了該相位檢測器11的的參考頻率。該回路濾波器12被使用以路由穿隧信號至該可變電容7、8、10、15,其在本實例為LC振蕩器的形式,亦即包括電感及電容做為組件,其決定振蕩頻率。該諧振器7、8皆操作做為傳送線路及因而形成積分器。該諧振器7、8實際上具與該諧振器10相同的諧振頻率,其幾乎與該阻尼折減放大器13合并的中央頻率振蕩,由該阻尼折減放大器13所引起的些微延遲產(chǎn)生些微程度的相位補償,其必然產(chǎn)生些微程度的頻率補償。然而,此不會大為損傷該電路裝置的整體操作。
該額外諧振器15在該∑-Δ變換器的輸入具額外抗混淆濾波器的功能。此外,該諧振器15具頻率預選擇的”預選擇器”的功能。該諧振器15對轉換器的基本操作為不需要的,但是可進一步改善其性能及用作輸入濾波器。
在本情況下,該諧振器7、8、10、15皆為LC平行諧振電路形式的相同設計,它們被設計為具可調(diào)整頻率,基于此目的,可變電容二極管較佳為被提供做為在該LC諧振電路的可調(diào)整組件。然而,或者,該諧振器7、8、10、15亦為具平行連接的調(diào)整可變電容的陶瓷諧振器的形式。
在本情況下,該諧振器7、8、10、15系為集成組件的形式。當已知硅方法被使用,此產(chǎn)生在大于10的范圍之品質?;蛘撸摽勺冸娙菀嗫蔀榉蛛x組件的形式或者可使用分離組件制造,其允許可得到大于15的品質。
若分離組件被使用,其包括被動集成可變電容及被動集成電感于硅中,亦可得到大于20的品質。在此情況下,該諧振器可使用黏結電路、倒裝法或使用其它技術而被連接至主要電路。
做為另一個替代方案,該諧振器7、8、10、15亦可為FBAR(薄膜塊體波諧振器)諧振器的形式,其系基于硅制造方法,個別與可變電容并聯(lián)連接。與可變電容二極管并聯(lián)連接的陶瓷諧振器或FBAR諧振器產(chǎn)生較并聯(lián)LC振蕩器為更高的品質因子,但LC振蕩器具較寬調(diào)整范圍的優(yōu)點。
以連續(xù)時間模式操作的所提出的∑-Δ調(diào)制器操作于較高品質及能夠在低或高頻率數(shù)字化模擬信號。較佳為,所提出∑-Δ變換器被用于以GSM、WLAN、藍牙或UMTS標準為基礎操作的無線接收器,所提出∑-Δ變換器具低顫動及低噪聲及可在進入千兆赫茲范圍的時鐘速率操作,此允許射頻頻率信號直接在接收器的天線被數(shù)字化。
不消說,取代所提出的二階變換裝置,使用所提出原則,亦可能產(chǎn)生較第1圖所示的為較低或較高階變換器。
所提出方法保證在組件及所使用功能塊間的良好一致性及諧振器與該量化器的時鐘速率間的同步響應。
取代鎖相回路9,亦可能使用鎖頻回路(FLL)或其它頻率合成裝置。
第2圖顯示自第1圖的∑-Δ變換裝置之發(fā)展,在第1及2圖所示的兩個示例具體實施例在所使用組件、其中間連接及所產(chǎn)生、有利的動作模式方面緊密地一致。在此范圍,附圖敘述不再于此方面重復。
此外,在第2圖的變換裝置具許多數(shù)字/模擬轉換器16、17、18,其個別地連接在回路濾波器12的輸出及諧振器15、7、8的調(diào)整輸入之間。使用額外模擬/數(shù)字轉換器16、17、18,有利地可與其它諧振器無關及與控制電壓無關地調(diào)整該諧振器7、8、15的調(diào)整信號之補償電壓。
第3圖顯示自第1圖的∑-Δ變換裝置的示例、替代具體實施例,其中四個諧振器7、8、10、15的每一個由其輸入必然耦合至控制塊20的輸出的數(shù)字/模擬轉換器17、18、19處理,該控制塊20具許多輸入,尤其是用于供應控制總線。該控制塊20取代在第1圖的鎖相回路9,該諧振器10的頻率因而僅受到開回路控制,而非受到閉回路控制。有利的是,該控制塊20具一個表,此表知道在該諧振器10的調(diào)整頻率及所得頻率間的關聯(lián)及若合適時,其亦可被校正。
有利的是,在第3圖電路的所有諧振器的所有調(diào)整電壓可使用模擬/數(shù)字轉換器16至19及在該控制塊20的總線調(diào)整,此表示補償控制為可能的而與由該控制塊所供應的調(diào)整電壓無關。
不消說本發(fā)明范圍亦允許所提出原則被轉換為具非所示出設計的∑-Δ變換器。
參考符號清單1 放大器2 大器3 多電路開關4 限制器5 1/z塊6 電流源極電路7 諧振器8 諧振器9 PLL10 諧振器11 相位檢測器12 路濾波器13 阻尼折減放大器14 緩沖器15 諧振器16 D/A轉換器17 D/A轉換器18 D/A轉換器19 D/A轉換器20 控制塊
權利要求
1.一種∑-Δ變換裝置,其具-在該∑-Δ變換裝置的輸入及輸出間的一串聯(lián)電路,其包括至少一個具預先決定轉移函數(shù)的放大器(2)及具時鐘輸入的量化器(3、4),-回饋路徑,其連接該串聯(lián)電路的輸出至其輸入及包含數(shù)字/模擬轉換器(5、6),-具可調(diào)整諧振頻率的諧振器(8),其輸出系耦合至該放大器(2)以形成積分器,及-頻率控制塊(9、20),其控制具可調(diào)整諧振頻率的諧振器(8)之諧振頻率及系耦合至該量化器(3、4)的時鐘輸入。
2.根據(jù)權利要求第1項的∑-Δ變換裝置,其中該量化器(3、4)包括含開關(3)及限制放大器(4)的串聯(lián)電路,其中該開關(3)具耦合至該頻率控制塊(9、20)的時鐘輸入。
3.根據(jù)權利要求第2項的∑-Δ變換裝置,其中進一步數(shù)字/模擬轉換器(18)被提供而連接該頻率控制塊(9、20)至在具可調(diào)整諧振頻率的諧振器(8)的調(diào)整輸入。
4.根據(jù)權利要求第1項的∑-Δ變換裝置,其中進一步數(shù)字/模擬轉換器(18)被提供而連接該頻率控制塊(9、20)至在具可調(diào)整諧振頻率的諧振器(8)的調(diào)整輸入。
5.根據(jù)權利要求第1至4項其中一項的∑-Δ變換裝置,其中該頻率控制塊包括具控制回路(9)的頻率合成器,其具相位及/或頻率比較器(11)及亦具回路濾波器(12)及具可調(diào)整諧振頻率的進一步諧振器(10)。
6.根據(jù)權利要求第5項的∑-Δ變換裝置,其中該具可調(diào)整諧振頻率的諧振器(8)系為BAW諧振器的形式。
7.根據(jù)權利要求第5項的∑-Δ變換裝置,其中該具可調(diào)整諧振頻率的諧振器(8)系為陶瓷諧振器的形式。
8.根據(jù)權利要求第5項的∑-Δ變換裝置,其中該具可調(diào)整諧振頻率的諧振器(8)系為可調(diào)整LC振蕩器的形式。
9.根據(jù)權利要求第5項的∑-Δ變換裝置,其中其為多級設計。
10.根據(jù)權利要求第5項的∑-Δ變換裝置,其中另一具可調(diào)整諧振頻率的諧振器(15)被提供,其系耦合至該∑-Δ變換裝置的輸入及其諧振頻率系由頻率控制塊(9、20)控制及其被用于預先選擇。
11.根據(jù)權利要求第5項的∑-Δ變換裝置,其中具可調(diào)整諧振頻率的諧振器(8)及該具可調(diào)整諧振頻率的進一步諧振器(10)具相同設計。
12.根據(jù)權利要求第5項的∑-Δ變換裝置,其中該具可調(diào)整諧振頻率的進一步諧振器(10)系耦合至該量化器(3、4)以供應參考時鐘。
13.根據(jù)權利要求第12項的∑-Δ變換裝置,其中具可調(diào)整諧振頻率的諧振器(8)及該具可調(diào)整諧振頻率的進一步諧振器(10)具相同設計。
14.根據(jù)權利要求第10至13項其中一項的∑-Δ變換裝置,其中另一具可調(diào)整諧振頻率的諧振器(15)被提供,其系耦合至該∑-Δ變換裝置的輸入及其諧振頻率系由頻率控制塊(9、20)控制及其被用于預先選擇。
15.根據(jù)權利要求第14項的∑-Δ變換裝置,其中該具可調(diào)整諧振頻率的諧振器(8)系為BAW諧振器的形式。
16.根據(jù)權利要求第14項的∑-Δ變換裝置,其中該具可調(diào)整諧振頻率的諧振器(8)系為陶瓷諧振器的形式。
17.根據(jù)權利要求第14項的∑-Δ變換裝置,其中該具可調(diào)整諧振頻率的諧振器(8)系為可調(diào)整LC振蕩器的形式。
18.根據(jù)權利要求第14項的∑-Δ變換裝置,其中其為多級設計。
19.根據(jù)權利要求第1至4及10-13項其中一項的∑-Δ變換裝置,其中其為多級設計。
20.根據(jù)權利要求第19項的∑-Δ變換裝置,其中該具可調(diào)整諧振頻率的諧振器(8)系為BAW諧振器的形式。
21.根據(jù)權利要求第19項的∑-Δ變換裝置,其中該具可調(diào)整諧振頻率的諧振器(8)系為陶瓷諧振器的形式。
22.根據(jù)權利要求第19項的∑-Δ變換裝置,其中該具可調(diào)整諧振頻率的諧振器(8)系為可調(diào)整LC振蕩器的形式。
23.根據(jù)權利要求第1至4、9至13及18項其中一項的∑-Δ變換裝置,其中該具可調(diào)整諧振頻率的諧振器(8)系為可調(diào)整LC振蕩器的形式。
24.根據(jù)權利要求第1至4、9至13及18項其中一項的∑-Δ變換裝置,其中該具可調(diào)整諧振頻率的諧振器(8)系為陶瓷諧振器的形式。
25.根據(jù)權利要求第1至4、9至13及18項其中一項的∑-Δ變換裝置,其中該具可調(diào)整諧振頻率的諧振器(8)系為BAW諧振器的形式。
全文摘要
本發(fā)明訂定一種∑-Δ變換裝置,其具包含放大器(2)及具時鐘輸入的量化器(3、4)的前進路徑(2、3、4)及具D/A轉換器(5、6)的回饋路徑。該放大器(2)為系耦合至為具可調(diào)整頻率的諧振器(10)的形式之積分器及由亦規(guī)定該量化器(3、4)的時鐘速率的頻率合成器(9)驅動。以不昂貴的積分能力,量化器(3、4)及諧振器(10)間的同步化產(chǎn)生高度準確的一致性,此表示該∑-Δ調(diào)制器適合用于如移動無線電。
文檔編號H03M3/02GK1578155SQ20041006358
公開日2005年2月9日 申請日期2004年7月12日 優(yōu)先權日2003年7月11日
發(fā)明者V·戴安斯, J·芬克 申請人:因芬尼昂技術股份公司